Sunteți pe pagina 1din 90

Dan MIHAI Electronic Digital

1


ELECTRONIC DIGITAL

PROF. UNIV. DR. ING. DAN MIHAI









2009


Dan MIHAI Electronic Digital

2


Cuvnt nainte: Electronica digital - importan i coninut

Civilizaia actual, cu dominan tehnologic, i datoreaz n cea mai mare msur progresul electronicii digitale.
Este greu de gsit un domeniu (tehnic, economic, din sfera social i chiar a artei) care sa nu beneficieze direct ori
indirect de aportul structurilor numerice - mai mult sau mai puin complexe.
Se poate spune c electronica digital este, cumva, o condiie de fapt cotidian. Fiecare dintre noi o utilizm; de la
telefonul mobil i ceas, la calculatorul personal, telecomenzile pentru diferite aparate de uz casnic i automobil. Este
imposibil s imaginm acum o medicina fr electronic. Un parc de distracii fr echipamente moderne ar deveni un
muzeu. Construciile, agricultura i comerul nu ar mai fi practic posibile fr instrumentele generate de electronica
digital.
Desigur, n atare condiii trebuie fcut distincie ntre aspectele utilizrii electronicii digitale i cele legate de
cunoaterea ori aprofundarea unor elemente de coninut. Inginerul de astzi, mai ales avand un profil larg, nu-si poate
onora statutul profesional fr s cunoasc un minim de elemente din interiorul electronicii numerice. Rezolvarea
majoritii problemelor de concepie, exploatatre i chiar de comercializare a unor produse implic stpnirea unor
noiuni de baz ale electroniii digitale. De aceea, n toat lumea, studenii de la profilele inginereti inva electronic; i
mai ales electronic digital.
Cartea se adreseaz studenilor de la Facultatea de Inginerie n Electromecanic, Mediu i Informatic Industrial.
Ea poate fi ns util ns oricui dorete s se iniieze n domeniul electronicii digitale.
Materialul este rezultatul experienei inginereti a autorului (n activitate de service a mainilor i liniilor automate
din industria automobilului), a mai multor ani de activitate didactic i tiinific la Universitatea din Craiova precum i
a unor stagii de specialitate la universiti de prestigiu din Anglia, Canada, Frana, Belgia, Italia i Spania.
Formularea "Electronic digital" este perceput difereniat, sfera de cuprindere fiind destul de larg. Sensul de
baz se refer la componente electronice i circuite funcionnd n comutaie, deci cu dou stri logice: 0 i 1. Acestea
se asociaz att logicii binare (booleene) ct i aritmeticii binare, ntre ele existnd corelri i diferenieri.
Nivelul la care se refer coninutul materialului este acela de circuit cu o funcie bine definit. Este un pas
pregtitor pentru structuri digitale mai complexe, din sfera echipamentelor de comand. Acestea vor fi studiate ulterior,
la alte discipline.
Prezentarea este simplificat fa de variantele abordate n cadrul unor profiluri unde Electronica digital face parte
din pregtirea fundamentala (ingineria calculatoarelor, electronic i telecomunicaii), structurarea i prezentarea fiind
adaptate profilului electromecanic. Se consider mai puin importante detalii interne de construcie i funcionare pentru
dispozitive i circuite electronice i se insist asupra unor elemente eseniale necesare inginerului utilizator de
echipamente numerice.

Capitolul 1 sistematizeaz elementele de baz ale algebrei binare logice, insitnd asupra operaiilor i funciilor
logice cu larg utilizare, regulilor eseniale de operare i simbolurilor necesare.
Capitolul 2 este dedicat aritmeticii binare. Sunt prezentate succint sistemele de numeraie binar, hexazecimal
precum i codurile numerice folosite n structurile digitale.
Capitolul 3 prezint circuitele combinaionale la nivel de metode pentru analiz i sintez. De ademenea sunt
descise structurile reprezentative: decodificator, demultiplexor, multiplexor, codificator, convertor de cod.
Capitolul 4 are un coninut similar pentru circuite secveniale. Dup metodele de analiz i sintez, sunt prezentate
aici circuitele bistabile, numrtoarele, registrele i memoriile.
Elementele fizice care intervin n materializarea structurilor anterioare (cu componente discrete sau - mai ales -
integrate) fac obiectul unei prezentri la nivelul practicii utilizator n capitolul 5.
Un capitol final este dedicat exclusiv aplicaiilor legate de utilizarea unor circuite digitale n ingineria electric /
electromecanic. Sunt prezentate dispozitive automate simple (unde se parcurg etape de analiz ori sintez) dar i
sisteme digitale cu un grad de complexitate mai ridicat. Aplicaii mai ample legate de coninutul materialului pot fi
consultate n bibliografia recomandat.

Prezentarea unei liste de abrevieri se dorete un ajutor pentru orientarea ntr-o terminologie care utilizeaz foarte
multe acronime (provenind din limba englez).


Craiova, august 2009 Autorul




Dan MIHAI Electronic Digital

3
Cuprins
Pag.
Cap. 1 Noiuni de algebr Boole 4
1.1 Operaii i funcii logice 4
1.2 Algebra Boole 5
1.3 Sisteme funcionale complete (SFC) 6

Cap. 2 Reprezentarea informaiei n structurile digitale 7
2.1 Sistemul de numeraie cu baza 2 7
2.2 Sistemul de numeraie hexazecimal 10
2.3 Coduri binare 11
2.4 Reprezentarea numerelor pozitive i negative 12

Cap. 3 Funcii i circuite logice de tip combinational 13
3.1 Funcii logice pentru circuitele combinaionale 13
3.1.1 Mintermeni, maxtermeni. Formele canonice P i S 14
3.1.2 Reprezentarea funciilor logice cu ajutorul operatorului NAND 17
3.1.3 Teoremele de dezvoltare ale lui Shannon 19
3.2 Minimizarea funciilor logice 19
3.3 Circuite logice combinaionale reprezentative 23
3.3.1 Decodificatorul 24
3.3.2 Demultiplexorul 24
3.2.3 Multiplexorul 25
3.3.4 Codificatorul 27
3.3.5 Convertorul de cod 28

Cap. 4 Funcii i circuite logice de tip secvenial 31
4.1 Analiza i sinteza circuitelor logice secveniale 31
4.1.1 Elemente de baz: definiii, structur, terminologie, exemple 31
4.1.2 Analiza CLS 33
4.1.3 Sinteza CLS asincrone 35
4.2 Circuite digitale secveniale reprezentative 43
4.2.1 Circuite basculante bistabile 43
4.2.2 Numrtoare 49
4.2.2.1 Numrtoare asincrone 49
4.2.2.2 Numrtoare sincrone 50
4.2.2.3 Numrtoare sincrone reversibile i presetabile 52
4.2.2.4 Divizoarele programabile 53
4.2.3 Registre 55
4.2.3.2 Registrul de memorie (paralel) 56
4.2.3.2 Registrul serie paralel 56
4.2.4 Memorii 57
4.2.4.1 Memorii implementate prin registre 58
4.2.4.2 Memoria ROM 59
4.2.4.3 Memoria RAM 61

Cap. 5 Circuite logice fizice 63
5.1 Circuite logice cu contacte i relee 63
5.2 Circuite logice cu diode i tranzistoare 64
5.3 Circuite logice integrate 65
5.3.1 Familia TTL 65
5.3.2 Familii de circuite integrate MOS 69
5.3.3 Alte familii de circuite integrate logice 71

Cap. 6 Aplicaii 72
6.1 Aplicaii cu circuite digitale de tip combinaional 72
6.2 Aplicaii cu circuite digitale de tip secvenial 74

Bibliografie 88
List cu abrevieri 88
Dan MIHAI Electronic Digital

4
Cap. 1 Noiuni de algebr Boole

Elementele sistemelor digitale (discrete) lucreaz n regim de comutaie, folosind dispozitive i circuite
cu dou nivele stabile. Cnd comutaia se face printr-o micare mecanic, elementul este cu comutaie
dinamic, n caz contrar are comutaie static. 0 se asociaz valorii "fals" iar 1 valorii "adevrat".
Instrumentul fundamental de analiz al circuitelor electronicii digitale i baza teoretic a comenzilor
numerice este algebra Boole, creat de George Boole. Acesta, prin cartea sa ,,An Investigation of the Laws
of Thought" (O investigaie asupra legilor gndirii), a introdus un aparat matematic pentru analiza simbolic
a unor expresii caracterizate prin dou stri: da - nu, adevrat - fals. Ulterior, Shannon i estakov au adaptat
instrumentul matematic al lui Boole la circuitele de comutaie specifice electronicii digitale.

1.1 Operaii i funcii logice

Ecuaiile generale ale sistemelor discrete sunt:

)
i
u ,
i
x ( f
1 i
x
)
i
u ,
i
x ( g
i
y Y;
i
y U;
i
u X;
i
x (1.1)

Indicele i desemneaz momentul (secvena) de timp. Sisteme automate binare au proprietatea c spaiile
X, U, Y ale variabilelor de stare, intrare i respectiv de ieire sunt mulimi de dou elemente: {0, 1}.
Circuitele fr memorie, numite combinaionale, nu sunt caracterizate de mrimi de stare i sunt complet
definite de ecuaia intrare - ieire:

)
i
u ( g
i
y (1.2)

Cu notaia: Y = U = L
2
= {0, 1} i considernd sisteme (circuite) cu o ieire i p intrri, ecuaia:

y = g (u
1
, u
2
, ..., u
p
) (1.3)

definit prin aplicaia: g : L
2
x L
2
x L
2


x. . . x L
2
L
2
(1.4)

se numete funcie logic.

Sisteme automate cu stri finite (SSF) au proprietatea c sunt sisteme cu memorie i spaiile X, U, Y au
un numr finit de elemente. SSF la care U, Y, X = L
2
se numesc sisteme / circuite secveniale.
Pentru automatele combinaionale, numrul valorilor pe care le poate lua funcia logic (1.3) este N= 2
p
.
Se pot tabela valorile unei funcii logice, cu o linie pentru fiecare combinaie de 0, 1 a intrrilor i valoarea
corespunztoare (0 sau 1) a ieirii, rezultnd tabela de adevr a funciei logice. Un element / sistem logic este
complet caracterizat de tabela de adevr sau de funcia sa logic prin exprimarea analitic (algebric,
boolean) a ei.
Operaia logic este un caz particular de funcie logic, operaia aplicndu-se la cel mult la dou
variabile. Funcia logic rezult deci prin folosirea de un numr finit de ori a operaiilor logice.
Numrul funciilor logice (la p variabile de intrare) este:
F =
P
2
2 (1.5)

Pentru p=1:

Simbolizare: u y
0
y
1
y
2
y
3

0 0 0 1 1
1 0 1 0 1
Operaia: ZERO DA NU UNU

Dan MIHAI Electronic Digital

5
Dintre acestea, operaia logic nebanal este y2, asociat cu ceea ce se numete inversorul logic.

Pentru p = 2 ; F =
P
2
2 = 16
Argumente Operaii logice

u1 u2 | y0 y1 y2 y3 y4 y5 y6 y7 y8
0 0 | 0 0 0 0 0 0 0 0 1
0 1 | 0 0 0 0 1 1 1 1 0
1 0 | 0 0 1 1 0 0 1 1 0
1 1 | 0 1 0 1 0 1 0 1 0
Denumiri: zero i inhibiie da inhibiie da xor sau nor
Simbol algebric

Simbol grafic


y9 y10 y11 y12 y13 y14 y15
1 1 1 1 1 1 1
0 0 0 1 1 1 1
0 1 1 0 0 1 1
1 0 1 0 1 0 0
Denumire: coinciden nu implicaie nu implicaie nand unu
Simbol algebric

Simbol
grafic


Denumire operatori:
NU = NOT (lb. englez) SAU-NU (NICI) = NOT OR = NOR
I = AND I-NU = NOT AND = NAND
SAU = OR SAU EXCLUSIV = XOR
Exprimrile analitice:


2
u
1
u
1
y
2
u
1
u
2
u
1
u
9
y

2
u
1
u
2
y
2
u
10
y
y
3
= u
1

2
u
1
u
11
y

2
u
1
u
4
y y
12
=
1
u (1.6)
y
5
= u
2
y
13
=
2 1
u u

2
u
1
u
2
u
1
u
6
y
2
u
1
u
14
y
y
7
= u
1
+ u
2
y
15
= 1

2 1
u u
2
u
1
u
8
y y
0
= 0

Operaiile I, SAU, NU sunt elementare, intervenind n construirea celorlalte.

1.2 Algebra Boole

M - o mulime nevid dotat cu operaiile { I, SAU, NU } - constituie o algebr boolean dac sunt
satisfcute 5 axiome:
Dan MIHAI Electronic Digital

6

1. Comutativitatea
x+y = y+x ; xy = yx (1.7)

2. Asociativitatea
(x+y)+z = x+(y+z); x(yz) = (xy)z (1.8)

3. Distributivitatea
x(y+z) = xy+xz; x+yz = (x+y)(x+z) (1.9)

4. Absorbia
xy+y = y; x(x+y) = x (1.10)

5. Complementaritatea
x x +y = y ; (x+ x )y = y (1.11)

Proprietai derivate:

1. Idempotena:
x + x = x ; xx = x (1.12)

2. Necontradicia (teriul exclus) :
x x = 0 ; x+ x = 1 (1.13)

3. Proprietatea elementelor 0 i 1:
0x = x ; 1 + x = 1 ; 1 0 ; 0 1 (1.14)

4. Proprietatea negaiei :
xy = 0 i x+y = 1 y= x (1.15)

5. Dubla negaie
x = x (1.16)

6. Teoremele lui De Morgan
y x y x ; y x y x (1.17)

sau, mai general:

i
u
i

i
u
i
;
i
u
i
i
u
i
(1.18)

, : suma i respectiv produsul logic

M formeaz n raport cu + i "" o structur de inel (grup abelian pentru + ).

1.3 Sisteme funcionale complete (SFC)

Un SFC este reuniunea acelor operaii logice cu ajutorul crora se pot exprima toate funciile logice. Se
mai numete baz. SFC au o mare importan practic n sensul realizrii unor circuitete de comand cu un
numr redus de elemente tipizate (module).
Baze : {NICI} { I, NU}
{NAND} {SAU, NU}
{I, SAU, NU}
Dan MIHAI Electronic Digital

7

Baza este minim dac nlturnd cel puin o operaie nu mai rmne un SFC.

Ex: { I, SAU, NU} nu este o baz minim .

Baza minim {I , NU} realizez operaia logic SAU prin :

a + b = b a = b a (1.19)

Baza minim {SAU, NU} realizeaz operaia I prin:

a b = b a b a (1.20)

Baza minim NICI (NOR) realizeaz :

- negaia: 0 u u u u y (1.21)
- I : y = u
1
u
2
=
2 1
u u =
2 1
u u (1.22)
- SAU: y = u
1
+ u
2
=
2 1
u u (1.23)

Baza minim NAND realizeaz:

- negaia: y = u = u u ; Sau y = u 1 (1.24)
- I: y =
2 1 2 1
u u u u (1.25)
- SAU: y = u
1
+u
2
=
2 1 2 1
u u u u (1.26)

Cele mai utilizate SFC sunt (I, SAU, NU) i (NAND).

Se atrage atenia asupra faptului c simbolurile prezentate pentru operatorii logici de baz (pori logice),
dei au cea mai larg utilizare, nu reprezint un standard universal. Ele corespund simbolizrii americane,
normele ulterioare (ANSI Y 32.14 + 1973, IEEE Std 91 1973, IEC 617 12) impunnd un format
rectangular complex, cu posibilitatea indicrii unui mare numr de elemente i caracteristici funcionale.
Elementele grafice simplificate pentru operatorii combinaionali de baz n cadrul acestor normative sunt:






Cap. 2 Reprezentarea informaiei n structurile digitale

2.1 Sistemul de numeraie cu baza 2

Baza de numeraie optim pentru reprezentarea informaiei este numrul " e " - baza logaritmilor
naturali. Fiind un numr iraional (2,71...), deci neutilizabil practic pentru un sistem de numeraie, se folosesc
cele mai apropiate baze: 2 i 3.
Sistemul binar de numeraie este cel mai utilizat n structurile digitale i n comenzile numerice datorit
numrului redus de simboluri (cifre) i asocierii fireti a lor cu funcionarea n comutaie a marii majoriti a
elementelor tehnice.
De asemenea, operaiile aritmetice cu cifre binare sunt foarte simple:
Dan MIHAI Electronic Digital

8

0 + 0 = 0 0 - 0 = 0 1 - 1 =0 0 x 1 = 0
0 + 1 = 1 1 - 0 = 1 1 x 1 = 1
1 + 1 = 0 (i transport 1) 0 - 1 = 1 (cu mprumut)
n continuare trebuie fcut distincie ntre setul de operaii aritmetice de sumare i produs (+, ) i setul de
operaii logice cu aceeai notaie dar semnificnd SAU i respectiv I logic. De asemenea, cifrele binare 0 i
1 (ale sistemului de numeraie cu baza 2) folosesc aceleai simboluri cu valorile logice 0 i 1 (fals - adevrat)
analizate n cap. 1. Dac ntre cifrele binare i valorile logice se pot totui face asocieri, acestea nu sunt
admise la nivelul operaiilor. Cifrele binare 0 i 1 se numesc bii (Bit - Binary Digit).
Dezavantajele sistemului binar:
- operatorul uman lucreaz n baza 10, fiind necesare conversii 10 2;
- numrul de ranguri necesar pentru reprezentarea informaiei este mare.
La n ranguri zecimale, numrul maxim reprezentat n baza 10 este N = 10
n
- 1.
Acelai numr reprezentat n baza 2 ocup x ranguri:

2
x
- 1 = 10
n
- 1
x = 3,3
lg2
n
(numr de 3,3 ori mai lung ) (2.1)

Economicitatea unui sistem de numeraie se stabilete prin produsul cifr (numr de simboluri) - rang
(numr de ranguri necesare pentru reprezentarea numrului), notat cu CR. Reprezentarea unui numr n baza
10 i respectiv n baza 2 conduce la urmtoarele rezultate:
n x 10 = 10 n / pentru B10
3,3n x 2 = 6,6 n / pentru B2
Fig. 2.1 red grafic dependena CR de baza sistemului de numeraie.





Cu ajutorul a n ranguri binare se pot reprezenta 2
n
numere binare distincte.
Ex: n = 4 N
10
2
3
2
2
2
1
2
0
Ponderi
------|-------------------|
Fig. 2.2. Reprezentarea n cod binar 0
10
| 0 0 0 0
natural a primelor 16 1
10
| 0 0 0 1
numere zecimale 2
10
| 0 0 1 0
3
10
| 0 0 1 1
Codurile binare alturate sunt 4
10
| 0 1 0 0
utilizate des i este indicat exersarea 5
10
| 0 1 0 1
cu ele pentru a le reine; vor fi utili- 6
10
| 0 1 1 0
zate la descrierea unor circuite digitale 7
10
| 0 1 1 1
(numrtoare, registre etc) sau la 8
10
| 1 0 0 0
formarea adreselor prin utilizarea sis- 9
10
| 1 0 0 1
temului de numeraie hexazecimal. 10
10
| 1 0 1 0
11
10
| 1 0 1 1
12
10
| 1 1 0 0
13
10
| 1 1 0 1
14
10
| 1 1 1 0
15
10
| 1 1 1 1
Fig. 2.1 Variatia produsului cifr rang.
Dan MIHAI Electronic Digital

9

Pentru un sistem de numeraie oarecare, cu baza B, un numr N se scrie sub forma:

N: a
n
a
n-1
...a
1
a
0
; 0 a
i
(B-1) (2.2)

Echivalentul su zecimal este:

N
10
= a
n
B
n
+ a
n-1
B
n-1
+ . . . + a
1
B
1
+ a
0
(2.3)

Pentru B = 2, rel. (2.3) constituie formula de transformare a unui numr binar ntreg ntr-un numr
zecimal. a
n
are ponderea cea mai mare i se numete cel mai semnificativ bit (MSB - Most Significant Bit )
iar a
0
are ponderea cea mai mic i se numete cel mai puin semnificativ bit (LSB - Least Significant Bit ).
Un grup de bii formeaz un cuvnt (word). Cel mai des utilizat cuvnt are 8 bii i se numete octet (byte).
n structurile digitale se folosesc i cuvinte de 16, 32 i 64 de bii.

Conversii din baza 2 n baza 10

2
n
2
n-1
2
0
2
-1
2
-m
(ponderile binare)
a
n
a
n-1
a
n-2
. . . a
0
, a
-1
a
-2
. . . a
-m
=

= a
n
2
n
+ a
n-1
2
n-1
+ ... + a
0
2
0
+ a
-1
2
-1
+ ... + a
-m
2
-m
(2.4)

Sau, cu metoda factorizrii (pentru partea ntreag):

a
n
2
n
+ a
n-1
2
n-1
+ . . . + a
0
2
0
= a
0
+ 2 (a
1
+ 2 (a
2
+ . . . 2 a
n
)) . . .) (2.5)

Se dubleaz bitul cel mai puin semnificativ. Apoi se adun vecinul spre dreapta. Rezultatul se dubleaz i iar
se adun vecinul spre dreapta .a.m.d.
Ex.:
1001
2
9
10

1 x 2 + 0 = 2
2 x 2 + 0 = 4
4 x 2 + 1 = 9

Pentru numere subunitare se procedeaz similar:

a
-1
2
-1
+ a
-2
2
-2
+ ... + a
-m
2
-m
= 2
-1
(a
-1
+ 2
-1
(a
-2
+ ... ) ...) (2.6)

Bitul cel mai puin semnificativ se mparte la 2 i se adun bitul vecin la stnga. Rezultatul se mparte la 2 i
se adun bitul vecin la stnga etc. Ultima operaie este de divizare cu 2.
Ex.:
0,101
2
= 0,625
10

1/2 + 0 = 0,5
0,5/2 + 1 = 1,25
1,25/2 = 0,625

Conversii din baza 10 n baza 2

Pentru numerele ntregi se poate utiliza metoda mpririlor succesive. Numrul se mparte la 2 , se
stabilesc ctul i restul. Ctul se mparte la 2 .a m.d. pn se obine ctul 0. Secvena invers constituit din
Dan MIHAI Electronic Digital

10
ultimul ct i resturi este numrul binar. Fig. 2.3 ilustreaz acest procedeu. Metoda descompunerii ntr-o
sum de puteri ale lui 2 este aplicabil pentru numere mici.

89 = 64 + 16 + 8 + 1 = 1011001
2

2
6
2
4
2
3
2
0






Fig. 2.3 Ilustrarea metodei mpririlor succesive i a metodei descompunerii.

Pentru numere fracionare se folosete cel mai uor metoda nmulirilor repetate cu 2: numarul fracionar
zecimal se multiplic cu 2, se separ partea ntreag iar noua parte zecimal se nmulete cu 2. Se continu
pn la obinerea unei pri fracionare 0, a preciziei dorite sau se ajunge la numrul de ranguri permis.
Ex.:
0, 575
10
= 0,1001001....
0,575 x 2 = 1,15 ; 0,15 x 2 = 0,3
0,3 x 2 = 0,6 ; 0,6 x 2 = 1,2 ; 0,2 x 2 = 0,4 ; 0,4 x 2 = 0,8
0,8 x 2 = 1,6...

2.2 Sistemul de numeraie hexazecimal

Alfabetul (setul de simboluri) utilizat este:

A
16
= {0 , 1 , 2 , 3 , 4 , 5 , 6 , 7 , 8 , 9 , A , B , C , D , E , F}

Acest sistem de numeraie este utilizat preponderent n structurile /comenzile digitale programate (deci
este legat de folosirea tehnicii de calcul, a unui microcalculator). Servete la codificarea informaiei
alfanumerice (text), a adreselor. De asemenea realizeaz un format compact pentru descrierea informaiei
binare (din sistemele cu microprocesor pentru programele n cod main, din coninutul memoriilor de date
de la analizoarele logice etc.).
Legtura ntre cifra hexazecimal i reprezentarea binar const n corespondene ntre un grup de 4 bii
(tetrad) i o cifr hexazecimal.
0000 - 0 0110 - 6 1100 - C
0001 - 1 0111 - 7 1101 - D
0010 - 2 1000 - 8 1110 - E
0011 - 3 1001 - 9 1111 - F
0100 - 4 1010 - A
0101 - 5 1011 B

Dup cum se observ, o parte din aceste corespondene se regsesc n fig. 2.2.

Conversii din baza 2 n baza 16

De la virgul spre stnga i spre dreapta se fac grupe de cte 4 bii, grupele extreme se completndu-se
cu zerouri. Fiecrei tetrade i se asociaz o cifr hexazecimal.
Ex.:
16
8 , 10101000 , 10101110 A AE
A E A 8

Transformri 16 2

Dan MIHAI Electronic Digital

11
Fiecare cifr hexazecimal se nlocuiete cu o tetrad.
Ex.: AB8
16
= 1010 1011 1000
2


Transformri 16 10

Cu regula general:

Ex: BAC, E
16
= 11 16
2
+10 16
1
+ 12 16
0
+ 14 16
-1

Transformri 10 16

Se fac cel mai comod n etape: 10 2 16 . Se poate utiliza metoda mpririlor succesive la 16 pentru
partea ntreag i a nmulrilor succesive pentru cea fracionar.

Operaii cu numere hexazecimale

Se realizeaz la fel ca n baza 10 dar se ine seama c operaiile se fac modulo 16.

Ex: 3 + E = 3 + 14 = 16 + 1 = 1, transport 1

F + F = 30 = 16 + 14 = E, transport 1

F x F = 225 = 16 . 14 + 1 = 1, transport E

2.3 Coduri binare

Prin cod binar se nelege o convenie de asociere ntre informaie i reprezentrile ei prin intermediul
cifrelor binare 0 i 1. Codul binar natural (cu ponderi binare naturale i regula de asociere exprimat prin rel.
2.3) nu este singurul folosit n comenzile numerice.

Codul binar zecimal (BCD - Binary Code Decimal )

Regula de formare: n locul codificrii globale n binar a unui numr se reprezint individual fiecare cifr
a numrului prin codul su binar. Primele 10 linii din fig.2.2 redau asocierea respectiv. Sunt necesari 4 bii
pentru codificarea oricrei cifre zecimale.
Ex: 1992
10
= 0001 1001 1001 0010

Utilizare : Pornind de la o informaie zecimal, dispunnd de o tastatur cu 10 taste (0 9), cu acest cod
se poate obine o informaie binar simplu i fr operaii matematice.
Circuitele de calcul, concepute pentru a efectua operaii aritmetice asupra numrului n cod binar natural,
dau rezultate afectate de erori dac li se furnizeaz numere n cod BCD
8421
. Aceste erori se detecteaz i se
corecteaz uor, dup corecie rezultatele fiind exprimate n cod BCD
8421
. Regul: decada care a provocat
transport parial (ntre tetrade) sau depete reprezentrile BCD
8421
, se corecteaz prin adunare cu 6
(0110). Aceast regul este att de util nct microprocesoarele au o instruciune de corecie specific
(DAA).





Fig. 2.4 Aplicarea coreciei zecimale n 2 cazuri.
Dan MIHAI Electronic Digital

12
Codul HEXA

Corespunde de fapt reprezentrii informaiei n sistemul hexazecimal i permite furnizarea ntr-o form
condensat (printr-o tastatur cu 16 taste) de informaii microprocesorelor.

Codul GRAY (binar reflectat)

Regula de formare: Pentru fiecare rang, cifrele se succed n ordine natural (0 1) i apoi n ordine
invers ( 1 0), fiecare repetndu-se de un numr de ori egal cu ponderea rangului considerat n cod
natural. Proprietea esenial a codului GRAY este adiacena numerelor binare vecine (difer printr-un
singur bit).
Exemplu de utilizare: codificarea discurilor de la traductoarele numerice absolute de poziie pentru evitarea
hazardului care apare la utilizarea codului binar natural unde pot comuta simultan biii de la mai multe piste.
Acest cod este inadecvat calculelor aritmetice, implicnd necesitatea unui convertor de cod GRAY binar
natural sau BCD.
Liniile ngroate din fig. 2.5 sugereaz o regul de scriere simbolic a codului Gray, regul ce va fi
ulterior folosit n cadrul metodelor de reprezentare grafic a funciilor logice prin diagrame Karnaugh -
Veitch. Liniile punctate reprezint axele de simetrie ale secvenelor din regula de formare.


















2.4 Reprezentarea numerelor pozitive i negative

Reprezentarea n mod complement de 2:
- complementul de 1 pentru numrul binar A se obine prin inversarea logic a fiecrui bit;
- complementul de 2 pentru numrul binar A: A" care este suma aritmetic dintre A' (complement
de 1) i 1.

Reprezentarea n modul i cu bit de semn
MSB = 0 pentru semn +
; modulul se reprezint pe 7 bii n binar natural.
1 pentru semn -
Caracteristici:
- formare uoar;
- inadecvat calculelor aritmetice pentru c:
- sunt dou reprezentri pentru 0;
Fig. 2.5 Codul Gray pentru 4 bii.
Dan MIHAI Electronic Digital

13
- suma a dou numere inverse este diferit de zero.

Ex:
N = 01101101 = + 109
N
'
= 11101101 = - 109
N + N
'
= 101011010 0

Ex:
A = 10101100
A' = 01010011
-------------------
A+A' = 11111111 +
1
| -------------
1| 00000000

A + A" = A + A' + 1
A + A" = 0 A" = - A

Acestei reprezentri i se asociaz un bit de semn : 0 N > 0 binar natural
1 N < 0 complement 2
Ex. 0 1111111 = 127
10
; 0 0000001 = 1
10

1 0000000 = -127
10
; 1 1111111 = -1
10


Adunarea binar - se efectueaz ca n sistemul zecimal.

Scderea binar:

S = A - B = A + (-B)
S = A + B" = A +

B' + 1

Obs. Unele circuite de calcul nu au posibilitatea de a detecta dac un numr are semn sau nu (bitul de
semn nu poate fi recunoscut ca atare de aceste circuite). Ele furnizeaz rezultatele corespunznd unei
operaii aritmetice cu numere considerate ca fiind codificate n cod binar natural (de ex. pe 8 bii). Un
oarecare numr de informaii, odat operaia efectuat, va fi necesar pentru a putea interpreta corect
rezultatele. Acesta va fi rolul biilor indicatori de stare utilizai n tehnica microprocesoarelor: Z (zero), N
(negativ), S (sign - semn), V (overflow - depire), C (carry - transport ) i H (transport parial). De ex.
cnd Z = 1, rezultatul operaiei este nul.

Cap. 3 Funcii i circuite logice de tip combinational

n prima parte a acestui capitol vor fi parcurse elementele teoretice generale referitoare la structurile
combinaionale, dup care, n partea a doua, vor fi prezentate structura i funcionarea circuitelor
reprezentative.

3.1 Funcii logice pentru circuitele combinaionale

Pentru sinteza i materializarea unor circuite digitale sunt necesare funciile logice corespunztoare.
Se consider un sistem logic (schem bloc) cu n variabile binare de intrare i o variabil binar de ieire -
fig. 3.1.
Dac funcia de ieire depinde numai de variabilele de intrare la momentul t (n cazul mai general
vectorul de ieire depinde numai de vectorul binar de intrare n momentul t) i nu i de evoluia anterioar a
variabilelor, sistemul se numete combinaional i va fi referit n continuare cu abrevierea CLC (circuit logic
Dan MIHAI Electronic Digital

14
combinaional). Descrierea analitic se face printr-o ecuaie de tipul:

y = f ( x
1
, x
2
, ... , x
n
) (3.1)






Caracterizarea CLC se face cu ajutorul tabelelor de adevr - reprezentri tabelare discrete ale relaiilor
intrare - ieire sau ale expresiilor algebrice (booleene, analitice) de tipul ec. (3.1). Evaluarea f (x
1
, x
2
,..., x
n
)
pentru o combinaie de valori binare se face conform tabelelor de adevr ale operaiilor logice implicate (cap.
1).
X1 X2Xn f (X1,X2,.,Xn)
0 0. 0
.
.
.
1 1. 1
f (0 , 0 , .., 0)
.
.
.
.


3.1.1 Mintermeni, maxtermeni. Formele canonice P i S

Definiie: Pentru colecia de variabile binare {x
1
, x
2
, ..., x
n
} se numete mintermen un produs logic al
tuturor celor n variabile n stare direct sau negat.

en
n
x ....
e2
2
x
e1
1
x
i
m (3.2)

Cu :
0
i
e pentru
i
x
1
i
e pentru
i
x
i e
i
x i e1e2en
2
= i
10
(3.3)


(e1e2en)
2
= i
10

Ex.: {x
1
, x
2
, x
3
} ; m
4
=
3 2 1
x x x = x
1
1
. x
2
0
. x
3
0

m
7
=
3 2 1
x x x ; m
3
=
3 2 1
x x x

Pentru o colecie de n variabile exist 2
n
mintermeni distinci, adic numrul combinaiilor binare pentru
variabilele respective.

Proprieti:

- Produsul logic al oricror 2 mintermeni distinci este zero (m
i
. m
j
= 0 pentru oricare i diferit de j). Ei difer
prin cel puin o variabil x
i
care apare n stri complementare, iar produsul logic i
i
x x = 0 antreneaz zero
logic pentru produsul mintermenilor respectivi.
- Suma logic a tuturor celor 2
n
mintermeni este 1.

Fig. 3.2 Organizarea tabelei de adevr.
Fig. 3.1 Structura tip CLC.
Dan MIHAI Electronic Digital

15
Definiie: Suma logic a tuturor celor n variabile din colecia {x
1
....x
n
} n stare direct sau
complementat se numete maxtermen.

M
j
=
en
n
x ...
e2
2
x
e1
1
x ; j
10
= (e
1
e
2
... e
n
)
2
(3.4)

Ex. M
2
=
3 2 1
x x x ; M
7
=
3 2 1
x x x

Proprieti:
- Suma logic a doi maxtermeni este 1: M
i
+ M
j
= 1 i j ;
- Produsul logic al tuturor maxtermenilor este zero ;
- Complementul oricrui mintermen este maxtermenul cu acelai indice i reciproc:


k
M
en
n
x ....
e2
2
x
e1
1
x
en
n
x ....
e2
2
x
e1
1
x
k
m (3.5)

Formele normale sau canonice de scriere a funciilor logice constituie un instrument simplu i eficace de
sintez a circuitelor combinaionale.

Forma canonic P

Teorem: Orice funcie boolean se poate reprezent cu ajutorul sumei mintermenilor si pentru care este
proiectat n 1 (are valoarea logic 1).

f (x
1
,..., x
n
) =
1
T
i
m ; T
1
: mulimea combinaiilor de variabile care proiecteaz funcia n 1. (3.6)
Forma (3.6) se mai numete canonic disjunctiv. Pentru trecerea de la forma tabelar a funciei logice la
forma P se parcurge algoritmul:
- se marcheaz combinaiile proiectate n 1;
- pentru fiecare combinaie marcat se scrie mintermenul corespunztor;
- mintermenii se reunesc prin SAU (+).
Ex. 1 (fig. 3.3a): 1,2
2
m ,
1
m
1
x
1
x
2
x
1
x f
Ex. 2 (fig. 3.3b):
3
x
2
x
1
x
3
x
2
x
1
x
3
x
2
x
1
x f
6 2, 1,
6
m ,
2
m ,
1
m













Pentru trecerea de la expresia boolean a unei funcii logice la forma canonic P, se parcurg urmtoarele
etape:

- pe baza axiomelor i teoremelor algebrei Boole se prelucreaz expresia pentru determinarea unei forme
a.
b
. Fig. 3.3 Exemple pentru sinteza funciilor logice n forma canonic P.
Dan MIHAI Electronic Digital

16
disjunctive (sum de produse logice);
- acei termeni care nu cuprind cele n variabile se multiplic cu
k
x
k
x , x
k

fiind variabila care
lipsete;
- folosindu-se axiomele de distribuie se prelucreaz expresia generndu-se mintermeni;
- mintermenii identici se reprezint printr-un singur mintermen.

Ex.
1 3 2 1 3 1 2 1 3 2 1
x x x x3 x x x x x x , x , x f ;
5,6,7
3
x
2
x
1 3
x
2
x
1
x
3
x
2
x
1
x
3
x
3
x
1
x
2
x
3
x
1
x
3
x
2
x
1
x
3
x
2
x
1
x
3
x
2
x
1
x
1
x
2
x
1
x
3
x
2
x
3
x
1
x
2 1
x
3
x
1
x
2
x
1
x
3
x ,
2
x ,
1
x f
x
x
6,7 x x x x x x x x x x x x , x , x x g
3 2 1 3 2 1 3 3 2 1 2 1 3 2 1


Din punct de vedere al realizrii circuitului, forma canonic P corespunde unei structuri n dou nivele: al
porilor I i al porilor SAU. n continuare, grupul de operatori (pori) care comut simultan va fi numit
nivel. Cu ct numrul nivelelor dintr-un circuit este mai redus cu att acesta este mai rapid.

Forma canonic S

Teorem: Orice funcie boolean se poate reprezenta sub forma produsului maxtermenilor si proiectai n
zero.

f (x
1
,..., x
n
) =
0
T
i
M ; T
0
: mulimea combinaiilor proiectate n 0. (3.7)
Algoritmul de trecere de la forma tabelar la forma S (canonic sau normal conjunctiv) este imediat,
fiind similar cu cel pentru sinteza formei P.
- se marcheaz combinaiile proiectate n 0;
- pentru fiecare combinaie marcat se scrie maxtermenul corespunztor;
- maxtermenii se reunesc prin I ( ).
Ex. 1 (fig. 3.4a): 0,3 x x x x f
2 1 2 1

Ex. 1 (fig. 3.4b): 0,4 x x x x f
3 2 1 3 2 1
x x













Trecerea de la expresia boolean la forma S:
- se aduce expresia la forma conjunctiv (un produs de sume) prin utilizarea teoremelor i axiomelor
algebrei logice;
- n acele sume n care nu apar toate variabilele, se adaug 0
k
x
k
x , x
k
fiind variabila lips;
- se prelucreaz noua expresie cu axiomele de distribuie;
a.
b.
Fig. 3.4 Exemple de sinteze n forma canonic S.
Dan MIHAI Electronic Digital

17
- dac apar doi maxtermeni identici, se reine numai unul.
Ex.:
;
3
M
1
M
0
M
3
x
2
x
2
x
1
x
3
x
3
x
2
x
1
x
3
x
1
x
2
x
1
x
3
x ,
2
x ,
1
x f

S-a folosit i axioma de distribuie a operaiei SAU (+) fa de operaia I ( ) .

Se numete ponderea unei funcii booleene numrul combinaiilor pentru care funcia este proiectat n
1. Utilizarea formei canonice P se recomand atunci cnd ponderea este mic, adic funcia este
dezechilibrat spre zero. n caz contrar se recomand utilizarea formei canonice S. Dei formele canonice S
i P sunt optime din punct de vedere al vitezei de transfer (avnd doar dou nivele), uneori sunt
recomandabile i soluii cu mai multe nivele din urmtoarele motive :
- formele prelucrate pot fi mai simple (minime, deci mai ieftin de implementat);
- intervin limitri prin factorii de conexiune Input / Output (FI i FO) ai circuitelor utilizate sau prin
indisponibilitatea unor tipuri de pori.
Ex. f = x
1
. x
2
. x
3
. x
4
. x
5
materializat prin utilizarea porilor cu trei intrri:







3.1.2 Reprezentarea funciilor logice cu ajutorul operatorului NAND

Teorem: Orice funcie boolean poate fi reprezentat printr-o disjuncie de forma:

1
en
n
x
1 - en
1 n
x ....
e4
4
e3
3
x
e2
2
x
e1
1
x x f
T
x (3.8)
T
1
este mulimea combinaiilor de variabile proiectate n 1
ntr-adevr:

e2
2
x
e1
1
x
e2
2
x
e1
1
x
e2
2
x
e1
1
x
e3
3
x
e2
2
x
e1
1
x
e3
3
x )
e2
2
x
e1
1
(x
e2
2
x
e1
1
x
e3
3
x
e2
2
x
e1
1
x
en
i
x ....
e3
3
x
e2
2
x
e1
1
x
i
m

i aa mai departe, adic f(x) este dat de reuniunea mintermenilor proiectai n 1 (forma canonic P). n rel.
(3.8) fiecare mintermen al funciei este exprimat numai prin operatori NAND cu cte 2 intrri dar ntre
mintermeni apare sumare logic. Aceasta se va exprima prin NAND folosind una din teoremele lui De
Morgan:


k
m
1 k
m ....
3
m
2
m
1
m
i
m
1
T
i
m x f (3.9)
k este ponderea funciei.
Algoritmul de trecere de la forma tabelar de scriere la exprimarea n NAND cu 2 intrri:
- se noteaz combinaiile proiectate n 1;
- fiecare combinaie notat se reprezint cu ajutorul relaiei din paranteza (3.8);
- funcia se scrie cu ajutorul relaiei (3.9);
Dan MIHAI Electronic Digital

18
- complementele se exprim prin NAND : 1 m m m m

Se poate utiliza i o form pentru NAND -uri cu 3 intrri:

f (x) =
en
n
x
1 - en
1 n
x ...
e5
5
x
e4
4
x
e3
3
x
e2
2
x
e1
1
x (3.10)

Pentru formele conjunctive, orice funcie se poate reprezenta :


i
m
0
T
f(x) (3.11)

Justificare: complementului unui mintermen este un maxtermen, deci aceast form de scriere corespunde
formei canonice S. Pentru a trece la o reprezentare n NAND, se aplic o dubl negare:


k
m ....
2
m
1
m
0
T
i
m f(x) (3.12)

Algoritmul de trecere de la forma tabelar de scriere:
- se puncteaz combinaiile proiectate n 0;
- se scriu mintermenii combinaiilor notate cu rel. (3.11);
- se scrie expresia funciei cu rel. (3.12).

Trecerea de la forma canonic P la scrierea cu NAND

- se complementeaz de 2 ori forma P;
- primul complement este folosit cu teorema lui De Morgan;
- fiecare produs negat se nlocuiete cu NAND;
- fiecare variabil complementat se exprim prin NAND.
Ex.
c) b a ( ) c b (a c) b (a
c b a c b a c b a c b a c b a c b a f(x)


Un algoritm similar se poate aplica pentru exprimarea n NAND a oricrei forme disjunctive, nu neaprat
canonice.

Trecerea de la forma conjunctiv S la scrierea cu NAND

- se prelucreaz expresia n vederea obinerii formei normal conjunctive;
- cu ajutorul teoremei formelor duale se obine o form disjunctiv;
- se complementeaz de 2 ori expresia;
- se aplic teorema lui De Morgan pentru prima negaie;
- fiecare produs negat se nlocuiete cu NAND;
- se exprim variabilele complementate prin NAND.

Forma dual f
D
(x) se obine prin schimbarea operaiei logice SAU prin I iar a operaiei I prin SAU.
Teorema formelor duale afirm echivalena logic ) , , ( ) , , ( x f x f .

Ex.: ) c b ( ) c a ( b) (a c) b, f(a,
Dan MIHAI Electronic Digital

19
c b c a b a (x)
f
D

c b c a b a ) x (
f
D

c b c a b a ) x (
f
D


3.1.3 Teoremele de dezvoltare ale lui Shannon

Orice expresie boolean se poate dezvolta n raport cu oricare variabil a sa cu ajutorul:
a. formei disjunctive
) x ,.., 0 .., ,.. x , E(x x ) x ,.., 1 ,..., x , E(x x ) ,....x x , E(x
n
i
2 1 i n
i
2 1 i n 2 1
(3.13)

b. formei conjunctive:
E(x
1
, x
2
, ...,x
n
) = )] x ,..., 1 ,.. x , E(x x [ )] x ,..., 0 ,...., x , E(x [x
n
1
2 1 i n
i
2 1 i
(3.14)

Justificarea echivalenelor logice se face simplu, considernd succesiv cele 2 valori logice pe care le poate
lua variabila x
i
n raport cu care se face dezvoltarea.
Aceste 2 forme sunt utile pentru:
- prelucrarea expresiilor logice n sensul obinerii unor forme mai simple (fiecare nou subexpresie depinde
de mai puine variabile);
- sinteza funciilor logice prin metoda cascadelor, conform algoritmului:


2 1 1 1
f x f x f(x) (dezvoltare form iniial n raport cu x
1
)

122 2 121 2 1
f x f x f (f
1
dezvoltat n raport cu x
2
)

1232 3 1231 3 12
f x f x f

2232 3 2231 3 22
f x f x f
... (pn la epuizarea variabilelor)

Reasamblnd grafic aceste etape, se pot construi scheme logice orict de complexe.

3.2 Minimizarea funciilor logice

Minimizarea funciilor logice presupune transformarea lor n altele echivalente care s necesite un volum
mai mic de circuite pentru implementare, n scopul reducerii preului de cost al echipamentului numeric de
comand i al ameliorrii fiabilitii circuitelor respective. Se disting 2 aspecte:
- simplificarea expresiilor booleene, n care se cere prelucrarea n vederea obinerii unor forme mai simple;
- minimizarea expresiilor booleene, n care se cere determinarea formei minime conform unui criteriu dat.
Exist mai multe metode de prelucrare n vederea obinerii formei minimale, unele asistate de calculator. O
prim categorie de metode se bazeaz pe prelucrarea expresiilor cu teoremele i axiomele algebrei Boole. Se
recomand n cazul unor expresii simple i const n principal n aplicarea teoremelor i axiomelor:
1 x x
0 x x
y y x y x Rezultatul are o variabil mai puin.
A A x A x A este o expresie.
x y + x = x Axioma absorbiei (x acoper pe y).
(x + y) x = x
x y + x z + y z = x y + x z CONSENSUS (termenul y z este absorbit).
(x + y) (x+ z) (y + z) = (x + y) (x+ z) (termenul y+z este absorbit)
Dan MIHAI Electronic Digital

20
Ca etape, n primul rnd se urmrete obinerea unor expresii cu mai puini termeni, apoi reducerea
numrului de variabile. Prima corespunde reducerii umrului de pori iar a doua reducerii numrului de
intrri. Metoda este simpl ns n cazul expresii complicate nu asigur un procedeu sistematic de cutare a
formelor minime.

Metoda diagramelor Karnaugh-Veitch (K-V)

Metoda se bazez pe utilizarea unor diagrame / tabele care sunt nite variante ale diagramelor Venn din
teoria mulimilor. Pentru o funcie dat, diagrama K-V reprezint o transpunere bidimensional a tabelei de
adevr cu proprietile:
- liniile i coloanele diagramei alctuiesc o matrice binar ale crei componente sunt valorile funciei pentru
combinaiile specificate ale variabilelor;
- pe mulimea variabilelor se induce o partiie, primul grup de variabile fiind ataat coloanelor iar cel de-al
doilea liniilor;
- fiecare element al matricei (un ptrat, o celul, o caset) corespunde unei anumite combinaii a celor n
varibile. Deci pentru n variabile vor exista 2
n
celule.
- diagramele sunt astfel construite nct dou ptrate vecine difer printr-o singur variabil. Fiecrui ptrat i
se poate asocia mintermenul funciei sau se poate nota cu echivalentul zecimal al su.
Cele dou tipuri de diagrame - K i V - presupun n esen aceeai procedur. Difer modul de marcare al
combinaiilor binare pentru linii i coloane.
In fig. 3.5 s-au folosit caractere italicizate (nclinate) pentru marcajele casetelor; n continuare, n interiorul
lor se va trece valoarea binar a funciei.



















Algoritm de trecere de la tabela de adevr la reprezentarea funciei ntr-o diagram K-V
1. Se alege diagrama K-V corespunztoare ca numr de variabile.
2. Pentru fiecare mintermen (combinaie proiectat n 1), n celula corespunz toare se trece 1. n celelalte
se completeaz cu 0.
Ex: f (x,y,z) = (0, 1, 4, 7) = z y x z y x z y x z y x








Fig. 3.5 Construcia diagramelor K-V.
Fig. 3.6 Corespondena dintre P i diagrama K V.
Dan MIHAI Electronic Digital

21
Fig. 3.8
Cuplarea
casetelor.
Trecerea invers: dndu-se funcia prin diagrama K-V, se obine forma canonic P scriind pentru fiecare 1
combinaia de variabile care definesc poziia acelei celule.

Trecerea de la forma canonic S la reprezentarea n diagrame K-V:
1. Se alege diagrama K-V corespunztoare ca numr de variabile.
2. Se scriu combinaiile binare pentru fiecare maxtermen.
3. Se introduce cte un zero n diagram pentru combinaiile n zero. Restul celulelor se completeaz cu 1.
Ex. (fig. 3.7a): f(z,x,y) = ) ( ) (
1 1 1
0
1
0
z y x z y x

Trecerea invers:
1. Se puncteaz zerourile din diagram.
2. Se scrie maxtermenul fiecrei casete cu 0.
3. Se face produsul maxtermenilor.
Ex.: fig. 3.7b










Principiul utilizrii diagramelor K-V

Diagramele K-V au o proprietatea fundamental: ofer o imagine rapid a vecintilor, permind
depistarea imediat a posibilitilor de aplicare a teoremei de absorbie:

A A x A x

Dat fiind faptul c gruparea (cuplarea) se face totdeauna pereche, rezult c vecintile snt
date de 2
k
ptrate vecine coninnd valoarea logic 1 n diagram. Ele dau natere unor
suprafee elementare, crora le corespunde expresia A, adic rezult un termen elementar (fig.
3.8).
Fiecare celul cu 1 corespunde unui mintermen (termen canonic). Termenul corespunznd unei suprafee
elementare provenit prin cuplarea a 2
k
celule vecine cu 1 va depinde de (n-k) variabile.
Pentru ca procedura s conduc la sintez prin minimizare, se vor determina succesiv suprafeele
elementare care s acopere integral diagrama (adic pentru formele P acoperirea tuturor de 1) n aa fel ca
numrul termenilor s fie minim (deci numrul suprafeelor elementare s fie minim) i fiecare termen s
depind de un ct mai mic numr de variabile, adic s se rein suprafee elementare maxime. Termenul
corespunztor unei suprafee elementare conine variabilele comune ptratelor cuplate.

Ex: - fig. 3.9.

ntr-adevr (axioma absorbiei):

u z y u z y x u z y x


Diagramele K - V sunt nite reprezentri plane ale hipercuburilor n dimensionale, deci pentru a cuprinde
toate vecintile trebuie avut n vedere c marginile extreme sunt vecine - fig. 3.10. n fig. 3.11 se ilustreaz
elementele particulare relative la cuplarea extremitilor n cazul unor reprezentri spaiale pentru 5 i 6
Fig. 3.7a Diagrama K-V
pentru o form S.

Fig. 3.7b Obinerea formei S
din diagrama K-V.

Fig. 3.9 Generarea prin
absorbie a termenului minim.

Dan MIHAI Electronic Digital

22
variabile. Fiecare plac (plan) corespunde unei valori a celei de-a 5 - a variabile iar ptratele aflate pe aceeai
vertical sunt vecine (cuplate prin w).La n = 6, pe lng vecintatea pe vertical apare o vecintate nou,
ntre placa de sus i cea de jos.
Ex : f = 3,4,5,8,10,11,13)






























Metoda general de utilizare a diagramelor K-V pentru minimizarea funciilor logice

1. Se reprezint funcia n diagrama K-V;
2. Se caut suprafee elementare ct mai mari de cte 2
k
ptrate vecine nct o suprafa format s nu fie
parte integrant dintr-o suprafa mai mare - fig. 3.12 ( A+A.B = A).
3. Dup formarea tuturor suprafeelor de la punctul 2, se alege acea mulime de suprafee care:
- s acopere toi 1 din diagram;
- numrul suprafeelor s fie minim;
- dimensiunile suprafeelor s fie maxime.
Ex.: f = (2, 3, 6, 7, 8, 10, 12, 14) - fig.3.13
Relativ la fig. 3.13, suprafeele de 2 celule sunt incluse n cele 4. Fiecrei suprafee de 4 csue i va
corespunde un termen elementar de 2 variabile. Rezult:
d c d a c a d) c, b, f(a,

ntruct gruparea n suprafee elementare se poate face n mai multe moduri, este util o modalitate de
verificare pentru a nu se pierde termeni obligatorii din structura funciei. Pentru aceasta se definesc
urmtoarele noiuni:
Se numete implicant acel termen care dac are valoarea logic 1 implic i va- loarea 1 pentru funcie.
Implicant prim - acel implicant care nu este generat de nici un alt implicant. Suma tuturor implicanilor
primi ai unei funcii booleene se numete sum total. Ptrat esenial (1 esenial) - acel 1care e acoperit de o
Fig. 3.10 Exemple de cuplare casete.
Fig. 3.11 Construcia diagramelor K V i cuplarea spaial la n= 5 i 6.

Dan MIHAI Electronic Digital

23













singur suprafa elementar. Implicant prim esenial - acel implicant prim care acoper sau conine un 1
esenial.
Ex. - fig. 3.14
1* :1 esenial (acoprii de o singur suprafa);
d b : implicant prim esenial al funciei.
Din modul de definire al unui implicant prim esenial rezult c acesta este o parte obligatorie a
reprezentrii finale a funciei cci conine mintermeni ce nu sunt acoperii de nici o alt suprafa.

n cazul funciilor booleene incomplet specificate, combinaiile nespecificate sunt marcate n ptratele
corespunztoare cu x, d, . .
Ex. fig. 3.15 :
d
(2,4) (0,3) c) b, f(a,
La aplicarea algoritmului de utilizare a diagramelor K-V pentru determinarea formelor minimale, n
locul combinaiilor nespecificate se consider 0 sau 1 n aa fel nct s rezulte suprafee ct mai mari i ct
mai puine.













Se pot preciza acum etapele sintezei genrale a funciilor / circuitelor tip CLC:
1. Pornind de la descrierea funciei de realizat de ctre structura de comand se stabilesc variabilele de
intrare i de ieire i se ntocmesc tabelele de adevr.
2. Se scriu funciile de sintez cu formele canonice P sau S.
3. Se utilizeaz metode de minimizare pentru obinerea formelor minimale.
4. Fiind impuse anumite sisteme funcionale complete, se trece la prelucrarea formelor obinute pentru
materializarea circuitelor cu setul de operatori (pori) impus.

3.3 Circuite logice combinaionale reprezentative

Cele mai utilizate structuri combinaionale sunt: decodificatorul, demultiplexorul, multiplexorul,
codificatorul i convertorul de cod. Ordinea prezentrii este corelat cu asocieri funcionale. Majoritatea
acestor circuite sunt disponibile sub form integrat MSI sau LSI.

Fig. 3.12 Absortie la nivel
de suprafete.
Fig. 3.13 Generare direct termeni.
Fig. 3.14 Identificare
implicani primi eseniali.
Fig. 3.15 Marcare combinaii
nespecificate.
Dan MIHAI Electronic Digital

24
3.3.1 Decodificatorul

Decodificatorul (DCD) este un CLC care servete la identificarea unui cod binar de intrare prin activarea
unei singure linii de ieire, corespunzatoare acestui cod. Numr de intrri: n ; numr de ieiri : m = 2
n

(combinaiile posibile ale intrrilor binare).







Exemplu: decodificatorul de adres - activeaz linia de ieire a crei adres este prezent pe intrri - fig.
3.17.













3.3.2 Demultiplexorul

Demultiplexorul (DMUX) este un CLC care permite transmiterea datelor de la o intrare de date comun
la una din ieirile selectate printr-o adres..
De exemplu, pentru patru ieiri, circuitul din fig. 3.18 reprezint un decodor de adres similar cu cel
prezentat la 3.3.1 la care porilor I li s-a adugat o intrare suplimentar pentru date.



















O configuraie combinat DCD/DMUX pentru n = 3 i m = 8 este ilustrat n fig.3.19. Numrul porilor
NAND este egal cu numrul de ieiri. Fiecare poart are un numr de intrri egal cu numrul variabilelor de
intrare. La ieiri se obin complementele tuturor celor 8 termeni distinci, corespunztori celor trei variabile
Fig. 3. 16 Schema bloc DCD.
Fig. 3.17 Sinteza decodificatorului de adres pentru n=2.
Fig. 3.18 Structura i sinteza demultiplexorului pentru n=2.
Dan MIHAI Electronic Digital

25





























de intrare. Inversoarele I
1
I
3
genereaz variabilele complmentare; I
4
I
6
asigur ca liniile semnalelor de
adres A, B i C s fie ncrcate cu o singur unitate de sarcin. Adaugnd traseul cu linie subire, se obine
un demultiplexor care permite transmiterea datelor de pe o cale de intrare (E
0
sau E
1
) pe una din cele 8
ci de ieire. Selectarea cii de ieire se face prin aplicarea cuvntului corespunztor la intrrile A, B i C
care sunt intrri de adres (selecie). Cea de-a doua intrare a porii P (E
1
sau E
0
) se utilizeaz ca intrare
de validare a circuitului. DMUX se poate utiliza ca DCD dac intrarea de date se pune la mas (0).
Tipuri de DCD i DMUX:
- DCD BCD - zecimal: CDB 442 (TTL); MMC 4028 (CMOS). Au 4 intrri i 16 ieiri. Pot funciona i ca
DMUX cu 3 intrri i 8 ieiri.
- DCD Gray - Exces 3: 4 intrri i 16 ieiri (7443);
- DCD/ DMUX cu 2 intrri si 16 ieiri (74154).
Cu (m+1) DCD/ DMUX avnd fiecare m linii de ieire i n linii de intrare se poate extinde capacitatea la m
2

linii de ieire.

4.2.3 Multiplexorul

Multiplexorul (MUX) transmite datele de la una din cele m ci de intrare la o ieire
unic. Selectarea cii se face printr-un cuvnt binar de selecie de n bii, iar n =2
m
. Pentru n=3 i m=8
structura este cea din fig. 3.20.
Ecuaia care descrie funcionarea circuitului figurat este:

W=E (ABCD
0
+ABCD
1
+ABCD
2
+ABCD
3
+ABCD
4
+
+ABCD
5
+ABCD
6
+ABCD
7
) (3.15)
E constituie o intrare de validare (Enable).

Dintre MUX-urile cu utilizare curent se menioneaz urmtoarele tipuri:
Fig. 3.19 Structur DCD/DMUX.
Dan MIHAI Electronic Digital

26























- 16 intrari de date, o intrare de validare E i o ieire W, ambele active pe zero (74150);
- 8 intrri de date, o intrare de validare, 2 ieiri W i W (74151);
- 8 intrri de date, fr validare i cu o ieire W (74152);
- MUX cvadruplu cu cte dou intrri de date cu logica de selecie i validare comun i cte o ieire
(74157).

Extinderea capacitii de multiplexare (de selecie) se obine folosind un numr corespunzator de MUX-
uri validate succesiv cu un DCD (fig. 3.21). Extinderea de 2
k
ori necesit k linii de selecie suplimentare,
respectiv un DCD cu 2
k
linii de ieire.
Aplicaii MUX:
- selecia secvenial a datelor, prin modificarea codului de selecie n vederea transmiterii succesive spre un
receptor unic a datelor furnizate de sursele conectate la cele m intrri;
- conversia paralel - serie a datelor. Cuvntul paralel de m bii se aplic la intrrile de date. Codul de selecie
se modific succesiv cu ajutorul unui numrtor de n bii. Cuvntul serie obinut la ieirea W n m = 2
n

tacte corespunde unui interval mT, T fiind perioada tactului numrtorului.
- realizarea sistemelor de transmisie a datelor pe un singur canal;
- implementarea CLC cu o singur ieire.















Fig. 3.20 Multiplexor cu 8 intrri.
Fig. 3.21 Exemplu de extindere MUX.
Dan MIHAI Electronic Digital

27
Exemplul din fig. 3.22 este tipic pentru utilizarea unei perechi MUX - DMUX i acoper ca principiu
primele 3 categorii de aplicaii menionate. Utilizarea a 2 numrtoare este mai avantajoas ntruct implic
folosirea unei singure linii suplimentare, cea pentru impulsurile de ceas. Numrtoarele trebuie s aib
circuite locale de iniializare. Structura este echivalent cu un circuit electric format din 2 chei selectoare
sincronizate i cu contactele comutatoare legate galvanic.

























3.3.4 Codificatorul

Codificatorul (CD) este un CLC care furnizeaz la ieire un cuvnt binar de k bii atunci cnd numai una
din cele m intrri ale sale este activ. Numrul cuvintelor generate la ieirea CD este deci egal cu numrul
intrrilor (liniilor de cuvnt).
Exemplu: codificarea binar a cifrelor zecimale (fig. 3.23).


















CD se pot realiza i utiliznd matrici de diode sau tranzistoare. Dat fiind ncrcarea mai mic a liniilor
Fig. 3.22 MUX DMUX n tandem i echivalena electric.

Fig. 3.23 Codificatorul. Structura bloc, exemplu.
Dan MIHAI Electronic Digital

28
de intrare n cazul utilizrii tranzistoarelor, se prefer pori SAU cu tranzistoare bipolare funcionnd n
regim de repetor pe emitor (sau cu tranzistoare bipolare multiemitor) fig. 3.24.
Majoritatea CD sunt subsisteme ale unor circuite MSI sau LSI (convertoare de cod, memorii - ROM,
reele logice programabile - PLA). Distinct funcioneaz sub forma decodificatoarelor de adres.










Codificatorul de adres simplu din exemplul redat de fig. 3.25 codific o adres pe 3 bii, deci sunt
necesare 7 intrri.














Exist i un amendament la definiia dat pentru CD, sub forma codificatorului de adres prioritar. n
cazul activrii simultane a mai multor intrri, la ieire apare adresa intrrii cu prioritatea cea mai mare, care
crete cu numrul de ordine al intrrii (0 este cea mai mic prioritate). Exemplu tipic: 74148 cu intrri i
ieiri.

3.3.5 Convertorul de cod

Convertoarele de cod sunt CLC care transform un cod binar n altul.
Exemple: - cod binar natural n cod binar reflectat i invers;
- BCD - 7 segmente (BCD 7s).
BCD 7s este utilizat la comanda sistemelor de afiare numeric realizate cu 7 segmente luminoase
(becuri, LED - uri, cristale lichide). Dei literatura utilizeaz adesea pentru acest tip de circuit titulatura de
"decodificator BCD - 7 segmente", ncadrarea corect este n categoria convertoarelor de cod - a se revedea
definiia DCD.
Se ilustreaz sinteza unui convertor de cod - fig. 3.26 i 3.27. Casetele din tabel marcate cu X sunt
asociate segmentelor stinse pentru cifra respectiv. Casetele respective fiind mai puin numeroase, se face
sinteza dup semnalele active pe zero, care poate fi direct materializat pentru afiaje (digii, caractere) cu
anod comun. Pentru comanda fiecrui segment se extrage din tabel diagrama K-V corespunztoare pentru
sinteza minimal. Semnalele A,B,C,D sunt ieirile de la un numrtor BCD.

Exemple de convertoare de cod integrate pentru afiare pe 7 segmente:

- 7447, 7448 (TTL) ;
- 4511, 4543 comand att pentru anod ct i pentru catod comun (CMOS) ;
- TIL 308 (Texas Instruments), care ncorporeaz i afiajul cu 7 segmente.
Fig. 3.24 SAU din structura CD realizat cu tranzistoare.
Fig 3.25 Codificator de adres simplu pe 3 bii.
Dan MIHAI Electronic Digital

29














































Fig 3.26 Elemente pentru sinteza convertorului de cod.
Dan MIHAI Electronic Digital

30







































Cap. 4 Funcii i circuite logice de tip secvenial

n prima parte a acestui capitol vor fi prezentate noiuni teoretice generale relative la structura,
funcionarea, analiza i sinteza circuitelor logice secveniale, urmnd ca n partea a doua s fie prezentate
principalele tipuri de circuite.

4.1 Analiza i sinteza circuitelor logice secveniale

4.1.1 Elemente de baz: definiii, structur, terminologie, exemple

Dac z(t) = f(x(t), y(t)), x(t) fiind intrare, z(t) ieire iar y(t) definind starea circuitului, acesta se numete
secvenial (CLS) - fig. 4.1.
Cnd mrimea de stare y este caracterizat printr-o dependen de tipul:

y(t+1) = g (y(t), x(t)) (4.1)

Fig 3.27 Structura circuitului pentru convertorul de cod pentru
afiare pe 7 segmente.
Dan MIHAI Electronic Digital

31











circuitul este de tip Mealy.
Varianta Moore este caracterizat de dependena:

z(t) = f (y(t)) (4.2)

Blocul D de pe legtura invers este un element de ntrziere sau de memorie. Intervin urmtoarele noiuni:

x = ( x
1
, ..., x
n
): vector de iniiere (intrare propriu-zis) ;
z = (z
1
,..., z
m
) : vector de ieire ;
Y = (Y
1
,..., Y
r
): vector de excitaie (sau al funciilor secundare) ;
y = (y
1
,..., y
r
) : vector de stare (sau al variabilelor secundare).

Dependenele caracteristice:

z = F(x, y) (4.3)
z
i
= f(x
1
, x
2
, ..., x
n
, y
1
, y
2
, ..., y
r
)

(4.4)

Y = G(x, y) (4.5)
Y
i
= g(x
1
, x
2
, ..., x
n
, y
1
, y
2
, ..., y
r
) (4.6)

O stare se numete stabil dac: Y = y (Y
i
= y
i
) (4.7)

Pentru o stare instabil : i = 1,..., r : Y
i
y
i
(4.8)

Analiza CLS presupune determinarea strilor stabile i instabile precum i evoluia schemei de la o stare
stabil la alta prin aplicarea unor secvene de intrare. Cteva exemple de CLS sunt ilustrate de fig. 4.2.
La circuitul cu contacte i relee reacia se obine prin legtura funcional dintre bobine i contactele
corespunztoare, iar timpul de anclanare al releelor constituie timpul de ntrziere al reaciei. O serie de
noiuni specifice CLS vor fi descrise urmrind funcionarea unui circuit - fig. 4.3.















Fig. 4.1 Structura CLS i variabilele asociate.
Fig. 4.2 Exemple de circuite logice secveniale.
Dan MIHAI Electronic Digital

32















Circuitul este de tip Moore. Se procedeaz la analiza modului de funcionare urmrind comutrile din circuit,
deci nu cu o metod sistematic, algoritmizat (aceasta va fi prezentat ulterior).

S = 1 : A = 0 = B = C ; z
0
= 1, z
1, 2, 3
= 0

S = 1 : A = 1 ; B = C = 0 ( )
B = 0, C = 1 ( ) ; z
0
= 0, z
1
= 1, z
2, 3
= 0

S = 0 : A = 0 ; B = 0, C = 1 ( )
B = 1, C = 1 ( ) ; z
0, 1, 2
= 0, z
3
= 1

S = 1 : A = 1 ; B = 1, C = 1 ( )
B = 1, C = 0 ( ); z
0, 1
= 0, z
2
= 1, z
3
= 0

S = 0 : A = 0 ; B = 1, C = 0 ( )
B = 0, C = 0 ( ); z
0
= 1, z
1, 2, 3
= 0

Se observ c starea schemei la un moment dat depinde nu numai de comanda S n acel moment ci i de
starea anterioara a circuitului (de evoluia lui anterioar) iar numrul de stri n care se poate gsi sistemul
este mai mare dect numrul de combinaii binare ale intrrii. Variabilele de tip A, la care accesul este
nemijlocit, se numesc variabile primare. Variabilele de tipul B i C a cror comutare nu se poate face direct
reprezint variabile secundare. Ele definesc starea schemei la un moment dat. z
0
, z
1
, z
2
, z
3
sunt combinaii
ale variabilelor secundare i constituie funciile de ieire ale circuitului - circuit de tip Moore.
n evoluia schemei se disting dou tipuri de stri:

- stri n care schema se menine pe o durata echivalent cu durata procesului de comutaie din circuit (tip
) - stri instabile;
- stri n care schema se menine un timp indefinit (tip ) - stri stabile.

Tranziia ntre dou stri ai cror vectori de stare difer prin cel puin dou componente se numete curs.

Asupra circuitelor secveniale asincrone se face ipoteza ca ele lucreaz n mod fundamental, adic nu exist
dou variabile de intrare sau de stare care s comute simultan .
Presupunnd cursa y
0
(y
0
1 ,
, y
0
r
) y
1
(y
1
1
, ,y
r
1
) unde y
1
difer de y
0
prin y
j
0
y
j
1
; y
k
0
y
k
1
,ori se
modific prima componenta j, ori componenta k.
Cursele sunt de dou tipuri:

- critice, pentru care n funcie de ordinea de schimbare a variabilelor se ajunge n stri diferite;
- necritice, pentru care indiferent de ordinea de schimbare a variabilelor se ajunge n aceeai stare stabil.
Fig. 4.3 CLS cu comutaie dinamic.
Dan MIHAI Electronic Digital

33
Parcurgerea succesiv a mai multor stri instabile astfel nct dup un numr de tacte (tranziii) strile se
repet, se numete ciclu. O astfel de evoluie intern are loc fr comutarea variabilelor de intrare. Un ciclu
este definit de:

y(t) = y(t+k) ; y(t) y(t+j) j = 1, 2, ..., k-1 ; k este lungimea ciclului (4.9)

Determinarea ciclurilor este necesar pentru aprecierea instabilitii automatului secvenial.

Metoda de analiz a CLS cea mai utilizat este metoda matricial, prin care se construiete un tabel
(matrice) de faze (stri) ale circuitului ce specific strile stabile i instabile. Este un tabel de adevr al
funciilor logice ale circuitului n care se identific evoluia acestuia ntre diferite stri pentru anumite
secvene de intrare. De obicei secvenele de intrare determin comutri pe linia tabelului iar variabilele
secundare determin comutri pe coloane. Pentru exemplul din fig. 4.3:

B = (a+c) (b+a b) B, C: funcii secundare
C = (a+c) (b+b a) b, c: variabile secundare











O alt metod de analiz a CLS este cea a grafurilor de tranziie. Fiecrei stri a circuitului i se asociaz
un nod al grafului i fiecare tranziie dintr-o stare n alta se reprezint printr-un arc deasupra cruia se
noteaz intrrile ce au provocat tranziia. Exemplul din fig. 4.5 se refer la un circuit basculant bistabil de tip
RS asincron.










4.1.2 Analiza CLS

Algoritmul general de analiz const din parcurgerea urmtoarelor etape:

- se identific n configuraia sistemului variabilele de intrare, de stare i de ieire i se determin funciile de
comutaie asociate mrimilor de stare i de ieire (funciile booleene);
- se construiete tabelul funciilor de stare i de ieire. Primul se mai numete tabelul funciilor secundare i
conine ntr-o reprezentare Karnaugh 2
s
linii date de combinaiile variabilelor secundare (de stare) i 2
n

coloane date de combinaiile binare ale vectorului de intrare. n celule se trec valorile logice ale funciilor
secundare Y1, ..., Ys. Tabelul funciilor de ieire este o reprezentare Karnaugh cu aceeai organizare ale
crei celule dau valorile logice ale vectorului de ieire.
- se construiete tabelul de evoluie al strilor, se determin strile stabile i instabile, evoluia pentru fiecare
stare stabil i pentru toate combinaiile variabilelor de intrare;
Fig. 4. 4 Matricea de stri pentru circuitul din fig.4.3.

Fig. 4.5 Graful de tranziie pentru un circuit basculant bistabil RS.

Dan MIHAI Electronic Digital

34
Fig. 4.6 CLS precizat pentru analiz.
- se verific secvenele de lucru pentru stri iniiale i intrri specificate. Se verific funciile de ieire
obinute la fiecare stare.
Exemplu: fig. 4.6.

Funciile i variabilele secundare se identific observnd
legturile inverse n circuit. Din structura schemei rezult
urmtoarele forme analitice pentru funciile secundare i
funciile de ieire:

Y
1
=x y
2
+x y
1

Y
1
=x y
2
+x y
1

z
1
=y
1
y
2
z
2
=y
1
y
2

z
3
=y
1
y
2

z
4
=y
1
y
2


Cu ajutorul acestor funcii se completeaz tabelele
funciilor secundare i de ieire din fig. 4.7 a i b. Fiecare
coloan corespunde cte unei funcii secundare i respectiv de
ieire. Deci, spre deosebire de alte reprezentri de tip K-V de
pn acum, ntr-o caset se trece nu valoarea unei funcii logice
ci un vector al valorilor funciilor asociate. Numai astfel se pot
determina - la nivelul vectorilor de stare - strile stabile i instabile (prin compararea vectorilor Y i y) - fig.
4.7 a, c i d.











Strile se pot numerota, cele stabile fiind reprezentate printr-o cifr ncercuit. O tranziie de la o stare
instabil la o stare stabil se specific marcndu-le cu aceeai cifr.
Considernd de exemplu stare iniial (00), dac se comut x (intrarea) din 0 n 1, funciile secundare
indic o comutare la valoarea Y
1
Y
2
= 01; sistemul i va schimba starea proprie ntr-un interval finit de timp
t corespunztor propagrii valorilor funciilor secundare pe calea de reacie. Starea obinut este instabil,
cu o durat egal cu a proceselor de comutaie din circuit.
Considernd pe (1) ca stare iniial, dou comutri succesive ale intrrii x determin parcurgerea tuturor
celor 8 stri. n fig. 4.8 a, pentru inteligibilitate, s-au reprezentat exagerat de mari duratele strilor instabile.
Diagrama ieirilor indic posibilitatea utilizrii circuitului ca generator de faze.









Fig. 4.7 Etape analiz CLS.
Fig. 4.8 Diagramele temporale rezultate din analiza circuitului.

Dan MIHAI Electronic Digital

35
Utilitatea metodologiei prezentate pentru analiz este mai pregnant la circuite complexe, cu multe intrri i
variabile secundare.
n diagrama de stri se urmresc urmtoarele aspecte:

- existena curselor critice, care conduc la o funcionare nesigur a automatului. n etapa de sintez trebuie
evitate cursele critice.
- determinarea ciclurilor - surse ale instabilitii automatului;
- modalitile de control ale traiectoriei (evoluiei) automatului, prin specificarea secvenelor succesive ale
variabilelor de intrare care conduc sistemul dintr-o stare iniial dat ntr-o stare final precizat.

4.1.3 Sinteza CLS asincrone

Se va prezenta nti algoritmul general de sintez prin metoda Huffman, dup care se vor rezolva mai
multe exemple. Se parcurg urmtoarele etape:

1. Se determin matricea primitiv de stri conform modului impus de funcionare pentru automat. Matricea
primitiv este un tabel care conine pe o linie o singur stare stabil i toate tranziiile implicate de aceast
stare. Numrul de coloane este 2
n
(n intrri).
Se construiete n dreapta matricei primitive matricea de ieiri a sistemului, de asemenea urmrind
specificaiile protocolului de funcionare.
2. Se obine matricea de stri redus din matricea primitiv prin fuzionarea liniilor acesteia. 2 linii fuzioneaz
dac pe coloane apar aceleai numere de stri.
Reguli de fuzionare - fig. 4.9:
- 2 linii fuzioneaz dac locaiile respective din coloane corespund aceluiai numr de stare (stabil sau
instabil);
- prin fuzionare, din starea stabil i cea instabil rezult stare stabil;
- prin fuzionarea unei stri (stabile sau instabile) cu o stare interzis se obine starea respectiv. Strile
interzise corespund comutaiei simultane a mai multor variabile de intrare pornind dintr-o stare
stabil.
Fuzionarea conduce la o form redus dar care nu este unic datorit modalitilor diverse de grupare a
liniilor. Pentru o grupare a liniilor ct mai convenabil (n sensul fuzionrii unor grupuri cu mai mult de 2
linii astfel nct dimensiunile matricei reduse s fie ct mai mici) se formeaz diagrama de fuzionare. Se
numeroteaz liniile matricei primitive i se marcheaz prin segmente fuzionrile posibile. Dou sau mai
multe linii pot fuziona dac liniile respective formeaz un poligon complet (cu toate diagonalele formate).
Aceste poligoane definesc partiii de fuzionare - fig. 4.10.
Metodologia complet de construcie a matricei de faze reduse ia n considerare i alte aspecte relative la
codificarea ulterioar a variabilelor secundare, restricii determinate de o configuraie impus circuitului
secvenial etc.
Utilizarea matricei de stri reduse are consecine i n ceea ce privete repartiia variabilelor secundare pe
fiecare stare. Dac la matricea primitiv codificarea strilor se face exclusiv prin variabilele secundare, la o
matrice redus, pe aceeai linie se pot gsi mai multe stri stabile, identificarea uneia fiind fcut prin
variabile primare. De aici i posibilitatea de a evolua automatul dintr-o stare n alta numai prin comutarea
variabilelor de intrare.
3. Se ataeaz variabilele secundare pentru codificarea fiecrei linii a matricei de stri reduse, astfel nct s
corespund unei anumite tehnologii de circuit secvenial i s satisfac anumite condiii de calitate:
funcionare fr risc, fr curse critice, configuraie minimal.









Fig. 4.9 Exemple de fuzionare.

Fig. 4.10 Diagram (graf) de fuzionare.
Dan MIHAI Electronic Digital

36
Fig. 4.11 Graf de tranziii.
Matricea redus coninnd cel puin o stare stabil pe linie, trecerea dintr-o stare n alta pe linii trebuie s
implice comutarea unei singure variabile secundare. Atunci, la L linii ale matricei reduse, numrul de
variabile secundare s este dat de relaia 2
s
L.
Procedura de ataare se poate simplifica construind diagrama (graful) de
tranziii, cu attea noduri cte linii are matricea redus i cu fiecare
segment al diagramei corespunznd unei tranziii posibile ntre 2 stri ale
liniilor respective. Ex. - fig. 4.11. Pentru liniile a, b, c, d, strile
corespunztoare implic tranziiile:
a - c; a - d ; b - d.
Se impune o codificare ntr-o astfel de manier nct codul asociat unui
vrf s fie adiacent (adic s difere printr-un singur bit) tuturor
combinaiilor de cod din vrfurile alturate ale poligoanelor formate.

4. Se formeaz matricile funciilor secundare i de ieire.
Valorile funciilor secundare ale unei stri stabile vor fi date prin combinaia de cod a variabilelor
secundare ce codific linia cu starea respectiv. Codificarea strilor instabile se realizeaz prin aceeai
combinaie cu cea a strilor stabile corespunztoare.
Codificarea ieirilor depinde de restriciile impuse lor. Pentru a elimina riscul apariiei unor semnale false
la ieire pe durata strilor instabile, acestora li se asociaz acelai cod cu al strilor stabile cu acelai
numr, cod obinut direct din matricea primitiv.
5. Se sintetizeaz funciile secundare i de ieire din diagramele K-V obinute.
6. Se prelucreaz eventual funciile obinute (de exemplu n sensul utilizrii unui sistem funcional complet
impus)i se construiete schema circuitului.

Exemplul 1:
S se sintetizeze un CLS cu 2 intrri i o ieire care s funcioneze astfel:
- dac x
2
= x
1
, z trece n starea complementar celei pe care o avea n acel moment;
- dac x
2
x
1
, z ia valoarea lui x
2
.

Urmrind algoritmul, rezult matricile primitiv i redus din fig. 4.12.
Pentru x
1
x
2
= 0 0 i x
1
x
2
=1 1, sistemul poate avea 2 stri stabile, respectiv 1i 2 pentru prima combinaie
i 4i 5 pentru a doua, corespunznd cazului cnd comenzile sunt cu aceeai valoare logic , iar ieirea
trebuie s basculeze (dac era 0 devine 1i invers).Pentru combinaiile x
1
x
2
= 0 1i x
1
x
2
= 1 0, ieirea are o
singur valoare posibil, cea dat de x
2
(conform enunului temei).
Dac 1i 2 sunt stri iniiale, comutarea x
2
0 1 conduce sistemul n starea coloanei 01, starea 3.
Tranziia dintre linia strii 1i a strii 3 se face prin starea instabil 3. O comutare din 3 prin x
1
nseamn
trecerea la coloana x
1
x
2
= 1 1, n starea 4. Din 4 se poate reveni n 3 anulnd pe x
1
sau se poate trece n 6
anulnd pe x
2
. Din starea 5 se poate trece la starea 6 dac se anuleaz x
1
sau n starea 3 cnd se anuleaz
cealalt variabil de comand. Din 6 se poate ajunge fie n coloana 1 1 la starea 5, fie n starea iniial 2 a
coloanei 00, dup cum x
2
devine 1 sau respectiv x
1
devine 0. Completarea liniilor cu stri instabile se face












Fig. 4.12 Matricile primitiv i redus de stri.
Dan MIHAI Electronic Digital

37
lund n considerare starea iniial cu valoarea logic asociate ieirii, valoarea comenzilor pentru starea
final i specificaiile protocolului de funcionare pentru evoluia respectiv. Dac pe o coloan exist o
singur stare stabil, ea nu poate primi dect stri instabile cu acelai numr (sau stri interzise). De
exemplu, pornind din starea stabil 6, trebuie completat locaia din coloana a 3-a a aceleiai linii. Z iniial
este 0. Pentru noua locaie, intrrile au aceeai valoare deci z va trebui s devin 1. Dar pe coloana respectiv
starea stabil 5 are ieirea asociat 1, deci sistemul va trece printr-o scurt stare instabil cu acelai numr -
5.
Locaiile care corespund comutaiei simultane a 2 variabile primare se consider tranziii interzise n
evoluia sistemului (acesta lucreaz n mod fundamental).
Fuzionarea liniilor conduce la o matrice redus cu numai 2 linii. ntr-o asemenea situaie ataarea
variabilelor secundare nu ridic probleme de adiacen, fiind necesar o singur variabil y - fig. 4.12.
Pentru strile stabile, valorile funciei secundare sunt date de valorile variabilei secundare
corespunztoare. Strile instabile vor avea asociate aceleai valori pentru Y ca cele stabile. Din matricea
primitiv i matricea redus se completeaz tabela funciei de ieire - fig. 4.13. Sinteza K-V a funciei
secundare i a celei de ieire conduc la circuitul din aceeai figur. Ca element de reacie s-a utilizat o reea
de ntrziere cu durata propagrii semnalului prin 2 inversoare.




















Exemplul 2:
S se fac sinteza circuitului de comand a pornirii cu automeninere. Protocolul de funcionare este
urmtorul:

Dac P (comanda de pornire) este activat (=1), ieirea z devine 1i rmne
activ dup ce P a revenit la 0. Comanda O (oprire) este prioritar i
activarea ei conduce la z = 0, stare ce se menine i dup ce O nu mai este
activ.

Etapele sintezei se pot urmri n fig. 4.15. Pentru acest exemplu a rezultat aceeai matrice pentru funcia
secundar i pentru funcia de ieire. n fig. 4.15 s-au figurat mai multe moduri de implementare ale
circuitului: cu contacte i relee (se recunoate configuraia clasic a circuitului de pornire cu memorare a
comenzii), n logic NAND cu reacie tip temporizare i cu o reacie sincronizat. Aceasta din urm are
avantajul c semnalele P i O pot comuta simultan la intrarea NAND -urilor, ns comutarea strii se face
numai cnd tactul va deveni 1. Se utilizeaz un circuit basculant bistabil sincron tip D.
Temporizarea pe reacie la schemele cu comutaie dinamic se realizeaz prin ineria mecanic a releului.

Se propune ca exerciiu sinteza unei comenzi reversibile (dreapta / stnga) cu interblocaj: dac s-a activat
pornirea pentru un sens, o comand de pornire pentru sensul opus s fie interzis pn dup deconectare.
Fig. 4.13 Tabelele funciei secundare funciei de ieire i circuitul secvenial sintetizat.
Fig. 4.14 Semnalele asociate
circuitului de pornire cu
memorare a comenzii.
Dan MIHAI Electronic Digital

38


















Exemplul 3:
S se fac sinteza unui indicator secvenial de sens de rotaie a crui funcionare se bazeaz pe elementul din
fig. 4.16.
Ai B sunt contacte alunectoare i li se asociaz semnale binare de intrare cu acelai nume. Semnalele de
ieire sunt D - activ pentru sens de rotaie spre dreapta i S - activ pentru sens de rotaie spre stnga.
Elementul sesizor din fig. 4.16 poate fi realizat i fr contact mecanic, pe principiu optic sau magnetic. Fig.
4.17 red matricea primitiv iar celelalte elemente principale de sintez sunt coninute n fig. 4.18.






























Fig. 4.15 Sinteza comenzii cu automeninere.
Fig. 4.16 Elemente specifice
aplicaiei din ex. 3.
Fig. 4.17 Matricea primitiv de stri.
Fig. 4.18 Matricea redus, graful de tranziii i matricile funciilor secundare i de ieire.

Dan MIHAI Electronic Digital

39
Se propune ca exerciiu sinteza unui indicator al sensului de rotaie bazat pe 3 senzori i o pastil
magnetic montat pe arborele n micare de rotaie.

Exemplul 4:
Pentru realizarea unui sertisaj (strngere), un piston alimentat prin distribuitor cu electrovan trebuie s
preseze de 2 ori o pies cnd se face comanda de la un buton (cu revenire) a. Controlul micrii pistonului
(sfrit de curs) este realizat cu un detector de proximitate b. Structura instalaiei este redat n fig. 4.19.
Pentru matricea de stri se va porni de la succesiunea strilor sistemului cu valorile asociate ale
comenzilor i ieirii n cadrul unui ciclu funcional - fig. 4.19 - uurndu-se etapa de completare a matricei
primitive. Starea 1 se asociaz repaosului. La comanda a, pistonul se deplaseaz spre pies (starea 2) pn
cnd senzorul b sesizeaz atingerea captului de curs (starea 3). Din acest moment este suprimat comanda
electrovanei (starea 4), pistonul revenind n poziia sus datorit resortului. Fr alt comand, sistemul trece
n starea 5 asociat unei noi presri a piesei (z = 1). Dup ce b sesizeaz efectuarea celei de-a 2-a curse
(starea 6), comanda distribuitorului este dezactivat, pistonul revine sus i sistemul este pregtit pentru un
nou ciclu (starea iniial).
Prezentarea grafic a succesiunii strilor este dezvoltat n cadrul metodei (limbajului) GRAFCET de
programare a automatelor i al unor limbaje grafice de programare a microprocesoarelor (ex.: Flowcode /
Matrix Multimedia Ltd).
Matricea primitiv, matricea redus a strilor precum i celelalte elemente ale sintezei comenzii sunt
cuprinse n fig. 4.20. Dup cum se observ, nu se trec dect strile stabile mpreun cu cele instabile asociate
tranziiilor ntre ele. Principiul este folosit i la sinteza sistemelor mari, cu multe stri (n cadrul metodei
Girard). La acest exemplu, pe durata strilor instabile valorile ieirii s-au pstrat aceleai cu cele din strile
stabile din care sistemul a ieit, ideea fiind a continuitii comenzii. Circuitul de comand s-a materializat
folosind logica de comand cu contacte i relee.

Metode speciale pentru ataarea variabilelor secundare

n cazul n care apar dificulti legate de ataarea variabilelor secundare n sensul c pentru L = 4 nu se
poate face o asignare de 2 variabile astfel nct s fie satisfcut condiia de adiacen, se poate utiliza una
dintre metodele:

A. Metoda nodurilor suplimentare

Se consider matricea redus din fig. 4.21. Avnd n vedere tranziiile posibile (chiar din prima coloan)
care trebuie s implice modificarea numai a unei variabile secundare, oricum s-ar ataa combinaii y
1
y
2
la
vrfurile a-b-c-d ale diagramei de tranziii nu este posibil codificarea celor 4 linii cu numai 2 variabile
secundare nct s se pstreze adiacena nodurilor alturate din poligonul tranziiilor.


















Fig. 4.19 Ciclul funcional al instalaiei.
Dan MIHAI Electronic Digital

40


























Se vor utiliza atunci 3 variabile secundare cu codificarea din figur.












Tranziiile a-b, a-c, a-d respect condiiile de adiacen, n schimb cele ntre liniile b-d i c-d necesit
introducerea unor noduri suplimentare e i f , codificate prin 101 i 110.
Rezult matricea redus sub forma din fig. 4.22. Numrul mare de locaii indiferente permite o minimizare
substanial a funciilor secundare.

B. Codificare prin combinaii parial complementare

2 combinaii de cod de lungime s se spune c sunt parial complementare dac s-1 variabile ale codului
formeaz combinaii complementare.
Considernd dispunerea combinaiilor de cod pe un cub, o astfel de codificare corespunde alocrii la
fiecare din cele 4 linii a cte unui nod diametral opus din fiecare fa a cubului (la extremitile diagonalelor
mici). Ca exemplu se va considera o matrice redus care implic tranziii ntre toate liniile - fig. 4.23.
Codificarea prin combinaii parial complementare impune ca orice tranziie ntre 2 linii s se realizeze
prin schimbarea a 2 variabile secundare. Aceast evoluie poate fi efectuat ordonat, n dou faze distincte, n
fiecare faz comutnd o singur variabil, dac tranziia impus ntre cele 2 coduri se realizeaz prin nodul
nvecinat, disponibil.
Fig. 4.20 Etapele sintezei pentru exemplul 4.
Fig. 4.21 Matricea redus iniial i nodurile suplimentare necesare.


Dan MIHAI Electronic Digital

41




































Ex: 1 din linia b trebuie transferat n 1 din linia a fie prin vrful 001 fie prin 010. Atunci tuturor acestor
vrfuri, la secvena de intrare 00 li se aloc combinaia strii 1: 000. Prin aceast codificare, orice tranziie
ntre 2 linii necesit schimbarea a 2 variabile secundare (cte una la fiecare tranziie intern), deci 2 timpi de
tranziie; se obine astfel o simetrizare a timpilor de comutare pentru orice evoluie a sistemului. Rezult
matricea redus de stri codificat prin 3 variabile secundare din fig. 4.24.

C. Codificare prin combinaii complementare

Fiecare linie a matricei de stri primete 2 combinaii complementare de cod.
De ex. linia a se codific prin 111, b prin 001 i 110, c prin 010 i 101, d prin 011 i 100. Pentru identificarea
strilor, n codul fiecrei combinaii se introduce un indice suplimentar pentru fiecare stare a liniei. Fiecrei
linii i vor corespunde 2 vrfuri (situate la extremitile unei diagonale mari) din cubul binar, notate cu indicii
1i 2. De ex.:
1
1
corespunde combinaiei 000
1
2
corespunde combinaiei 111
5
1
corespunde combinaiei 001
5
2
corespunde combinaiei 110 etc.

Fig. 4.23 Tranziii i noduri parial complementare.
Fig. 4.22 Matricea redus cu noduri (linii) suplimentare i matricea
funciilor secundare.
Dan MIHAI Electronic Digital

42






















Strile instabile din fiecare linie se vor codifica astfel nct s asigure tranziia n nodul cel mai apropiat al
cubului. Se va considera aceeai matrice redus ca la metoda B (cu tranziii ntre toate liniile posibile).
Rezult matricea transformat pentru 3 variabile secundare din fig. 4.25.
De ex. pe linia b
1
(001), starea 6 implic tranziie n starea 6 din linia c
2
(101), deci este o stare de tipul
6
2
. Starea 4 de pe c
2
evolueaz n a
2
(111), cea mai apropiat, deci este o stare 4
2
.

D. Codificarea prin combinaii adiacente

Unei linii din matricea redus i se afecteaz 2 vrfuri vecine ale cubului. Astfel, unei stri din matrice i
vor corespunde prin codificare 2 stri denumite stri legate .
Codificarea strilor stabile se face ca la metoda C. Strilor instabile li se vor ataa combinaii care s asigure
tranziii n nodurile cele mai apropiate de pe cub.
Pentru o aceeai matrice redus de la metodele Bi C se ilustreaz aplicarea codificrii prin combinaii
adiacente prin fig. 4.26.


















Fig. 4.24 Matricea redus transformat.
Fig. 4.25 Ilustrare metoda combinaiilor complementare.

Dan MIHAI Electronic Digital

43




















Ex.: starea 4 /c
1
(110)
Tranziia n linia este cea care corespunde liniei 000 (combinaia cea mai apropiat) dar este necesar
nti o evoluie a strii 4 n combinaia 110 i apoi n 4
1
din linia 000. Aceste tranziii sunt specificate prin
sgei pentru fiecare stare instabil. Absena sgeii indic o tranziie normal, de la starea instabil la starea
stabil corespunztoare. Se observ c starea 2
1
este o stare redundant , n sensul c ea nu poate fi atins
prin nici o comutare normal de variabile secundare. Toate celelalte stri stabile reprezint stri stabile
controlabile prin secvene de intrare i secundare.

La toate metodele i variantele, matricea de ieire se codific dup procedura iniial, fiecrei stri
stabile, indiferent de combinaia secundar care o codific, atandu-i-se valorile funciei de ieire specificate
n matricea primitiv. De asemenea fuzionarea liniilor matricei primitive face abstracie de tabelul de ieire
alturat.
Pentru matrici de stare cu dimensiuni mari s-au pus la punct (Huffman, Girard) metode specifice de
codificare i sintez.

La ncheierea prezentrii prii teoretice referitoare la analiza i sinteza circuitelor digitale de tip
secvenial, se semnaleaz posibilitatea utilizrii unor pachete de programe pentru desenarea i simularea
funcionrii unor asemenea circuite. n acest sens sunt reprezentative programele ORCAD, MULTISIM - cu
variante anterioare sub numele / marca ELECTRONICS WORKBENCH (seciune distinct pentru circuite
digitale cu sintez forme canonice, minimale, transformri de sisteme funcionale, macroinstruciuni,
urmrire simulare cu analizor multicanal, help ), LOGIC WORKS, DIGITAL WORKS etc. Aceste
programme sunt uor de nsuit la nivelul exploatrii de baz i conin unelte variate pentru desenare,
simulare / analiz iar unele permit proiectarea circuitelor la nivel de cablaj imprimat. O parte din ele sunt
nzestrate cu biblioteci remarcabile de componente simbolice i de tip catalog, unele auxiliare de tipul
tastaturilor, comutatoarelor, micromotoarelor etc. Categoria aceasta de programe este mult mai uor de
utilizat dect cele de analiz intern de tip PSPICE i mult mai adecvat inginerilor preocupai de
exploatarea a unor circuite i echipamente de tip digital i nu de proiectarea unor dispozitive electronice.

4.2 Circuite digitale secveniale reprezentative

4.2.1 Circuite basculante bistabile

n echipamentele de comand i conducere ale IEM se regsesc, cu o frecven mai mare sau mai mic,
toate tipurile de circuite basculante: bistabile, astabile, monostabile. Ultimele dou tipuri intereseaz mai
Fig. 4.26 Ilustrare metodei combinaiilor adiacente.
Dan MIHAI Electronic Digital

44
puin sub aspectul sintezei structurilor numerice de comand, avnd funcii simple i realizri standard uor
exploatabile i suficient descrise sub aspectul utilizrii lor prin elementele de catalog aferente.
Circuitele basculante bistabile (CBB) sunt circuite secveniale, starea lor la un moment dat depinznd de
starea variabilelor de intrare (comand) la momentul respectiv i de starea ieirilor, memorat de aceste
circuite. Prezint dou ieiri Q i Q , comutarea lor fcndu-se direct sub aciunea semnalelor de la intrare
(CBB asincrone) sau n prezena unui impuls de tact (CBB sincrone) .

CBB de tip R S

Varinta asincron (tip Latch = zvorre, blocare - n sensul de memorare)

Schema bloc (fig. 4.27 a) pune n eviden semnalele de comand: R (Reset) - tergere i S (Set) -
ncrcare
Ieirea Q(t+1) comut n funcie de intrri i de valoarea anterioar Q(t) conform tabelului din fig. 4.27b i c
- ultimul reprezentnd o form condensat. Graful de tranziii este redat n fig. 4.27d iar matricea de stri n
fig. 4.27e. Materializrile cele mai utilizate (cu pori NAND i NOR) sunt figurate la 4.27f i respectiv g. Din
matricea de faze rezult ecuaia:

S R Q(t) 1) Q(t (4.10)

Tranziia (comutarea) se face practic pe frontul intrrilor, acestea putnd fi deci de tip impuls; n multe
situaii se utilizeaz montaje de tipul celor din fig. 4.28. Elementul esenial este circuitul de derivare C-R1,
durata impulsului depinznd de valorile acestor componente. Dioda D selecteaz impulsul de polaritate
corespunztoare, avnd un punct de funcionare fixat prin rezistena R2. La primul montaj tranzistorul T (de
comutaie ) realizeaz i o funcie de trigger.
Exist circuite integrate care conin mai multe latch-uri. Se pot folosi ca celule de memorare sau pentru
funcii particulare.

Varianta sincron

Deficiena latch-urilor este determinat de semnalele care indic i modul n care trebuie s aib loc
comutarea i momentul acesteia. n sistemele digitale este esenial distincia ntre comenzile ce controleaz
n timp procesul de prelucrare i cele ce controleaz natura prelucrrii. Circuitele discutate comut n





















Fig. 4.27 Elementele caracteristice pentru CBB R-S asincron.
Dan MIHAI Electronic Digital

45
momentul apariiei tranziiei active sau i conform acestei tranziii. Pentru a se corecta aceast deficien, se
utilizeaz latch-urile cu ceas (sincrone) - fig. 4.29.
La T (semnal de tact, ceas, clock ) = 0, bistabilul rmne n aceeai stare (A=B =1, ceea ce corespunde la
R=S=0 - active pe zero - pentru etajul asincron final). Cnd T = 1 circuitul funcioneaz conform tabelului
de adevr din fig. 4.27 b.
Pentru configuraia cu pori NAND:

Q(t) T S Q(t) T S Q(t) A 1) Q(t ; T S Q (4.11)

Nedeterminarea din tabelul de adevr (la activarea simultan a intrrilor R i S) se poate rezolva cu 3
variante de circuit derivate din cele de baz - fig. 4.30:
- CBB tip S - n cazul n care ambele intrri sunt active, funcioneaz numai pentru SET;
- CBB tip R - dac R i S sunt active funcioneaz ca RESET;
- CBB tip E - dac R i S sunt active pstreaz vechea stare.

CBB tip D (Delay - ntrziere)

Are o singur intrare de comand i o intrare de tact. Permite reinerea informaiei prezente la intrarea D
(date) pe durata unui tact.

T = 1 Q (t+1) = D(t) ( ntrziere a unui semnal aplicat la intrare)
T = 0 Q (t+1) = Q(t)
































Fig. 4.28 Formatoare de impuls.
Fig. 4.29 CBB R-S asincrone.
Fig. 4.30 CBB R-S fr nedeterminare.
Dan MIHAI Electronic Digital

46
Se poate obine dintr-un CBB tip R-S la care S = D i R = D. Tabela de adevr:

D Q ( t ) Q ( t+1) sau, condensat: T D Q(t+1)

0 0 0 0 x Q(t)
0 1 0 1 0 0
1 0 1 1 1 1
1 1 1
Cnd T = 0 circuitul este blocat (zvort) iar cnd T = 1 circuitul este transparent.

Variante constructive

Cel mai simplu circuit digital care realizeaz o ntrziere este o structur cu un numr par de inversoare,
evident aceasta neavnd ns caracter de circuit bistabil.
Pentru circuitul 4.31a: Pentru circuitul din fig. 4.31b:
1 Q 1 D & 1 T 1 Q 1 D & 0 T
0 Q 0 D & 1 T 0 Q 0 D & 0 T
Q(t) 1) Q(t : 0 T Q(t) 1) Q(t : 1 T
T D A T D A

Circuitul din fig. 4.31c evideniaz transformarea unui CBB R-S n CBB D dac semnalul de resetare este
complementul celui de date.

n afara structurilor CBB D - Latch prezentate (ex. circuitele 7475, 7477, 74259), se mai utilizeaz CBB
D active pe front (ex. circuitul 7474), la care structura este transparent numai pe durata frontului; acestea se
folosesc n construcia numrtoarelor i registrelor. Fig. 4.32 evideniaz o simbolizare specific pentru tact
activ pe front.
Semnalele asincrone prioritare de ncrcare P (Preset) i de tergere CL (Clear) se pot regsi la toate
tipurile de CBB; sunt de obicei active pe zero i lucreaz astfel:

CL 0
Q 0
P 1

CL 1
Q 1
P 0

(4.12)
CL 1 - comut conform tabelului
de adevr (lucreaz intrrile
P 1 de comand i tactul)
CL 1
- combinatie interzisa
P 0















Fig. 4.31 Variante de tip CBB de tip D.
Dan MIHAI Electronic Digital

47









CBB tip J-K

Este un circuit sincron cu 2 intrri de comand i una de tact. Modul de funcionare rezult din tabela de
adevr de la fig. 4.33.
J realizeaz setarea circuitului, S realizeaz tergerea (resetarea) iar n situaia n care ambele intrri sunt
active, bistabilul trece n starea complementar. Acest ultim mod de lucru definete un alt tip de CBB numit
T (Toogle - basculare), un circuit funcional, fr o construcie proprie, cel mai frecvent fiind un bistabil J-K
sincron cu J=K=1. El va comuta la fiecare tact.
Realizare CBB J-K: dintr-un CBB R-S sincron la care se introduc reacii de la ieire spre intrri, astfel ca
la R=S=1 s se schimbe starea; intrrile R i S se obin funcie de starea precedent prin pori la care au acces
tactul i comenzile J,K - fig. 4.34.

Comutarea circuitelor bistabile sincrone

Comutarea CBB sincrone se poate face pe frontul ascendent sau descendent al tactului. n fig. 4.35 se
analizeaz ambele variante.
La comutarea pe front ascendent, Q are o stare nedefinit pe durata tactului (mai ales dac
T
- durata
palierului activ a acestuia - este mic) - fig. 4.35a. La comutarea pe front descendent, Q are o valoare logic
definit pe durata impulsului de tact (fig. 4.35b). Modul de comutare este important la lanuri de CBB
(conectate n cascad) i n situaiile n care se impune ca toate CBB s fie comutate de acelai impuls de
tact.
























Fig. 4.32 CBB D activ pe front.

Fig. 4.33 Comutarea CBB de tip J-K.

Fig. 4.34 Structuri CBB J-K.
Dan MIHAI Electronic Digital

48












Ex: Q
i
J
i+1
; Dac primul CBB e comutat pe front ascendent (pozitiv, anterior) din 0 n 1, intrarea J
i+1

ncepe s treac spre 1 dup frontul ascendent. Ieirea Q
i+1
poate s treac n 1 sau nu pe durata impulsului
de tact pentru c J
i+1
are o stare nedefinit. Pentru o funcionare corect trebuie introduse circuite pentru ca
al doilea CBB s comute doar la al doilea impuls de tact.
La comutarea pe frontul descendent, CBB
i+1
va comuta n mod sigur numai dup al doilea impuls de
tact. Rezult c este mai bun comutarea CBB pe frontul posterior.

CBB comutate pe frontul posterior sunt realizate n modul MASTER-SLAVE (M-S: stpn-sclav).

Acesta este alctuit din 2 CBB sincrone, primul comandat de intrrile circuitului i este comutat pe frontul
ascendent, iar al 2- lea este comandat de ieirile MASTER pe frontul posterior al tactului.
Dac T = 1, M poate comuta conform R i S oricnd pn la T descendent. n acest interval, T
S
= 0 i S este
blocat. La apariia frontului descendent al tactului, T
M
= 0 i M este blocat, T
S
= 1 i S comut conform
coninutului lui M. Pe toat durata cu T
S
= 1, S nu se va modifica, Q
M
fiind stabil. Un alt tip de formulare:
cnd T = 1, M este transparent, ieirile sale recopiind intrrile (n sensul comutrii n funcie de acestea) iar
cnd T = 0, M este blocat i S este transparent, copiind valorile memorate n M. Pe ansamblu, circuitul este
activ pe frontul descendent al tactului i are ieirile izolate de intrri.
Exemple de circuite basculante bistabile integrate de tipul J-K M-S: 7473, 7476, 7478.
Legat de modul de comutare al componentelor structurii M-S, poate apare o funcionare hazardat
(incert) pe durata fronturilor. Este posibil ca pe acelai interval de timp ambele CBB s fie deschise i
atunci, datorit reaciilor globale M-S, pot apare oscilaii de nalt frecven. Pentru aceasta circuitele M-S se
realizeaz astfel nct s existe o asimetrie la pragurile de comutare ale lui M fa de S; ca urmare, la
momentele de trecere ambele module sunt deconectate. De asemenea nivelul de prag la care basculeaz
schema este ridicat. - fig. 4.38.

















Fig. 4.35 Moduri de comutare CBB J-K.
Fig. 4.36 Structura de principiu M-S. Fig. 4.37 CBB de tip J-K M-S.
Fig. 4.38 Comutarea structurii M-S.

Dan MIHAI Electronic Digital

49
Dac, CBB M-S devine un bistabil tip D ntrziind datele de la intrare cu un tact. Deosebirea fa de latch-ul
D: structura obinut comut ca urmare a tranziiei pozitive a ceasului, pe cnd latch-ul putea comuta oricnd
pe durata palierului activ.

Elementele care trebuiesc avute n vedere la utilizarea CBB integrate sunt:

- tipul familiei (TTL, MOS), deci tensiunea de alimentare i alte caracteristici;
- starea comenzilor prioritare (Clear, Preset) i modul de utilizare a lor;
- dac sunt sincrone sau asincrone;
- la cele sincrone pe ce front comut.

4.2.2 Numrtoare

Numrtoarele sunt circuite logice secveniale al cror cuvnt binar de ieire depinde de numrul de
evenimente (comutari, impulsuri) de la intrare. Definind registrele ca CLS care permit memorarea unui
anumit numr de bii simultan cu posibilitatea efecturii unor prelucrri logice sau numerice asupra
informaiei stocate, numrtoarele sunt registre care primesc la intrare impulsuri de numrat i care prezint
la ieire o informaie ntr-un cod binar determinat, corespunztoare numrului de evenimente logice (sau
impulsuri) primite la intrare.
Structural, sunt formate din CBB care au rol de memorare i circuite de comand (combinaionale) ce
determin schimbarea strii bistabilelor la fiecare impuls.
Dup diferite criterii, numrtoarele se pot clasifica n mai multe categorii:

- asincrone - la care CBB
i
comut ca o consecin a comutrii CBB
i-1
;
- sincrone - la care impulsurile de tact comut simultan CBB;

- directe - la fiecare impuls de tact numrul memorat crete cu 1;
- reversibile (directe sau inverse n funcie de comand);

- binare;
- binar-zecimale; (dup modul de codificare a informaiei)
- n alte coduri ( Aiken, Exces 3 etc.).

4.2.2.1 Numrtoare asincrone

Impulsurile de numrat se aplic la tactul primului CBB, ieirea acesuia va face s comute urmtorul
CBB .a.m.d.. Sunt construite de obicei pe baza CBB de tip J - K M - S n configuraie T.
Exemplu: un numrtor cu 3 ranguri, binar, cu comutare pe frontul descendent - fig. 4.39. Din fig. 4.40 se
observ c numrtorul asigur o divizare prin 8 a impulsurilor de la intrare. Regula de comutare este:

Q Q pentru T
0 0


0
Q pentru
1
Q
1
Q

1
Q pentru
2
Q
2
Q









Fig. 4.39 Numrtor asincron de 3 bii.

Fig. 4.40 Formele de und pentru numrtorul
de 3 bii.
Dan MIHAI Electronic Digital

50
Folosind ieirile
i
Q ale bistabilelor rezult un numrtor invers.
Impulsurile care trebuie numrate pot avea durate diferite i o distribuie oarecare n timp. n general, un
numrtor divizor prin N numr N-1 impulsuri iar la al N-lea l aduce la zero printr-o comand (intrare)
prioritar de tip Clear / Reset. Schemele se realizeaz cu numrtoare binare prevzute cu legturi de reacie.
Practic pentru o divizare cu N:
- se determin numrul de celule n : 2
n-1
N 2
n
;
- se leag toate ieirile Q ale CBB care la momentul N au starea 1 la intrarea unui NAND, a crui ieire se
conecteaz la Clear.
Ex.: divizor cu 5 = 101
2
- fig. 4.41

Problema tergerii numrtoarelor trebuie tratat cu maxim atenie ntr-o schem de comand. n primul
rnd trebuie fcut la punerea sub tensiune, n caz contrar circuitul putnd lua o configuraie de bii arbitrar.
Ex.: pentru Clear activ pe 1 (CL=0: numr), un asemenea circuit poate avea configuraia (divizor cu 9) din
fig. 4.42. Semnalul U
C
comut din 0 n 1la atingerea configuraiei binare de divizare; se obine prin circuitul
de derivare C
2
- R
2
un impuls (selectat ca polaritate de dioda D) care reseteaz numrtorul. Grupul C
1
- R
1

face acelai lucru la punerea sub tensiune a schemei. Se prefer (ca i n exemplu) activarea Reset cu
impulsuri scurte, iar cnd acesta este inactiv trebuie s aib un nivel logic bine fixat.

Numrtoarele asincrone prezint avantajul simplitii schemei. Dezavantajul lor este legat de ntrzierile de
comutare determinate de timpii de transfer n fiecare celul care conduc la un asincronism al ieirilor fa de
sosirea impulsurilor de numrat. Timpul de comutare total este egal cel mult cu suma timpilor de comutare a
bistabilelor. Utilizri:

domeniul frecvenelor joase:


CBB
t n
1
max
f (4.13)

Extinderea capacitii de numrare decurge din principiul construciei acestui tip de numrtoare - fig.
4.43.

4.2.2.2 Numrtoare sincrone

Impulsul de numrat se aplic la intrrile de tact ale tuturor CBB, avnd deci rol de semnal de ceas.
Comutarea sau necomutarea celulelor este controlat printr-o logic combinaional n funcie de poziia
celulei respective n ansamblul numrtorului i este sincronizat cu sosirea impulsurilor.


















Fig. 4.41 Principiul divizorului cablat.
Fig. 4.42 Divizor cu 9.
Fig. 4.43 Numrtor asincron de 8 bii.
Dan MIHAI Electronic Digital

51
O prim variant se refer la numrtorul sincron paralel. Sinteza schemei i modul concret de
implementare al funciilor blocurilor combinaionale CLC
i
, rezult din observaia (vezi secvenele de
impulsuri de la fig. 4.40) c un CBB din numrtor, cu excepia primului - care comut la fiecare impuls de
ceas, comut numai atunci cnd toi cei de ordin inferior sunt pe 1 logic n starea anterioar. Regula este
valabil pentru numrare nainte. La numrare invers, o celul comut la frontul activ al ceasului dac toi
biii inferiori sunt 0 logic.









Atunci: T
0
= 1 T
0
= 1
T
1
= Q
0
sau T
1
= T
0
Q
0
= Q
0

T
2
= Q
0
Q
1
T
2
= T
1
Q
1
(4.14)
T
n
= Q
0
Q
1
... Q
n-1
T
n
= T
n-1
Q
n-1


Formele din dreapta conduc la o structur mai simpl (dar mai lent) - sub forma numrtorului sincron serie
- fig. 4.45.







Sinteza numrtoarelor sincrone

Metoda prezentat n continuare este important nu numai ca un instrument de obinere a unui
numrtor sincron ci i ca o cale eficient de proiectare a unui controler cablat la care strile (etapele) sunt
generate de un numrtor. Se va prelucra un exemplu de sintez cu bistabile J-K utiliznd tabelele de
succesiune a strilor. Acestea deduc valorile logice ce trebuiesc aplicate la intrrile J i K ale fiecrui CBB
pentru trecerea lui n starea urmtoare la apariia urmtorului impuls de tact. Fiecare linie a tabelei conine
starea actual i valoarea intrrilor J i K pentru asigurarea strii urmtoare. Pentru numrtorul sincron pe 3
bii:










x - combinaie indiferent (0 sau 1)
C - LSB numrtor ; A- MSB numrtor.

Din tabela de succesiune a strilor se extrag diagramele K-V pentru sinteza funciilor combinaionale
aferente fiecrui semnal de comand de la celule. Rezult schema din fig. 4.46
Fig. 4. 44 Schema bloc a numrtorului sincron paralel.
Fig. 4.45. Numrtor sincron serie de 4 bii.
Dan MIHAI Electronic Digital

52














Analog se procedeaz pentru un divizor cu N. A N - 1 linie tranziteaz n 00 . . . 0; sinteza pentru J
A
, K
A
, . . ,
se face asemntor.
La numrtoarele inverse, ceea ce difer este secvena ABC. . . la care strile se succed: 000; 111; 110; 101;
. . . 001; 000.
Similar se pot ncerca sintezele altor numrtoare i compara structurile obinute cu schemele de catalog. De
ex., utiliznd rel. (4.14) i grupnd convenabil operatorii logici (formarea de operaii XOR), pentru un
numrtor sincron n binar natural se poate regsi structura circuitului 74161 (materializare cu CBB J-K sau
D).
Unele numrtoare sincrone posed i o intrare de validare a numrrii - ex. 74160. Acesta este un numrtor
binar zecimal sincron; sinteza lui se poate realiza cu diagrama de succesiune a strilor.

Se propun ca exerciii sintezele numrtoarelor care lucreaz n codurile:













Frecvenele maxime de lucru ale numrtoarelor sincrone sunt date de relaiile:

f
max sincron serie


SI
t 2) (n
0
CBB
t
1
(4.15)
f
max sincron paralel

SI
t
CBB
t
1
(4.16)

4.2.2.3 Numrtoare sincrone reversibile i presetabile

Aceste numrtoare se bazeaz pe o schem intern complex relativ la numrul CLC de comand al
CBB, circuite legate i de alte faciliti dect cea de selecie a sensului de numrare. Este vorba de comenzile
asincrone Clear (tergere) i Load (ncrcare). CBB utilizate trebuie s aib posibilitatea presetrii i tergerii
Fig. 5.46 Numrtorul sintetizat.

Dan MIHAI Electronic Digital

53
- intrri prioritare. Pot fi J-K M-S ntr-o conexiune D sincron. Astfel se poate realiza ncrcarea paralel a
celulelor. Semnalele specifice sunt evideniate n fig. 4.47:
CU (Count Up) - primete impulsurile pentru numrare nainte;
CD (Count Down) - primete impulsurile pentru numrare invers;
LD (Load) - comand preluarea cuvntului extern (prescrierea);
CL (Clear) - realizeaz tergerea numrtorului;
CY (Carry) - transport; activ cnd Q
0
=Q
1
=Q
2
=Q
3
= 1 la numrare nainte;
BR (Borrow) - mprumut; activ cnd Q
0
=Q
1
=Q
2
=Q
3
= 0 la numrare invers;
A,B,C,D - intrri de prescriere (presetare).
ncrcarea se face cnd LD = 0 ; CL = 1 determin Q
i
= 0. Formele de und care descriu funionarea
numrtorului sunt ilustrate de fig. 4.48. Se observ c dup ce semnalul LD nu mai este activ, nivelele
intrrilor de prescriere A - D nu mai conteaz. Pentru numrare nainte, un rang comut la apariia frontului
activ dac toi biii din fa sunt n 1; pentru numrare napoi, un rang va comuta la apariia frontului activ
dac toi biii din fa sunt n 0.

4.2.2.4 Divizoarele programabile

Spre deosebire de divizoarele prezentate la nceputul subcap. 4.2.2 la care modificarea divizorului
implic modificarea conexiunilor aferente, divizoarele programabile permit utilizarea aceluiai circuit pentru
diferii divizori, fiind deci o structur mai flexibil. Se folosesc n mod curent 2 variante:

A. Prin decrementarea divizorului

Pe intrrile de ncrcare se aplic devizorul iar, impulsurile se aduc pe intrarea de decrementare i se
utilizeaz semnalul BR pentru rencrcare. Conexiunea BR direct la LD nu este recomandabil pentru c BR
dureaz att ct Q
i
= 0 i anularea lui BR poate compromite ncrcarea. Atunci BR este memorat pe durata
unui impuls de tact de ctre un CBB RS - fig 4.49.



























Fig. 4.47 Numrtor sincron, reversibil i presetabil.
Fig. 4.48 Secvena tip de numrare.
Dan MIHAI Electronic Digital

54
B. Cu comutatoare numerice

Funcia de numrare impulsuri pe rang zecimal (des utilizat la sistemele de poziionare ale axelor de pe
maini unelte cu comand numeric din primele generaii - cu prescriere manual a cotelor) mai poate fi
implementat cu ajutorul comutatoarelor numerice, cu variante constructive n binar i zecimal. Primele sunt
avantajoase sub aspectul unui numr redus de conexiuni, dar presupun o codificare a informaiei. Prin
comutare mecanic, terminalul I este conectat cu terminalele O
0
, O
1
, O
2
, O
3
codificate binar- fig. 4.50 a,b.
Din punct de vedere constructiv, un comutator numeric (CN) este constituit dintr-un suport pe care
alterneaz poriuni conductoare i poriuni izolante dispuse pe mai multe piste pe care se deplaseaz
contactul alunector I. Pentru o anumit poziie (indexat mecanic aceasta corespunde unuia dintre sectoarele
figurate), se realizeaz legtura galvanic dintre I i poriunile corespunztoare biilor pe 1 din structura
divizorului. Dac sectorizarea este de tipul celei din fig. 4.50 b, dup a 10-a poziie intervine un opritor
mecanic; dac se folosesc sectoare de 36
o
, rotaia comutatorului poate fi continu pe 360
o
.
Impulsurile sunt numrate direct. Pn la obinerea configuraiei binare a divizorului cel puin o diod
conduce, ceea ce face ca T s fie blocat. Cnd biii de la numrtor coincid toi cu cei ai divizorului, diodele
sunt blocate, T se satureaz i se obine frontul descendent din colector care va trebui tratat corespunztor, fie
pentru a reseta numrtorul fie pentru a semnala starea, a da comenzi n restul schemei etc. Comutatoarele
numerice zecimale (decadice) folosesc 1+10 terminale i funcioneaz similar cu o cheie mecanic
comutatoare cu 10 poziii; acestea sunt ns marcate cu cifra corespunztoare. Avantajul reducerii numrului
de conexiuni n cazul numrtoarelor numerice binare este evident dac se ine cont c de obicei
comutatoarele respective (de fixare a cotelor) sunt montate pe un panou frontal. De exemplu, pentru
controlul cotei la 3 axe, fiecare cu 6 ranguri zecimale (de la sute de milimetri la sutimi de milimetru),
utilizarea comutatoarelor numerice binare n locul celor zecimale conduce la diminuarea numrului de
conexiuni cu: 3 x 6 x (11 - 5) = 108 - deci n mod semnificativ.






























Fig. 4.49 Divizor programabil cu decrementare.


Funcia de numrare impulsuri pe rang zecimal (des utilizat la sistemele de
poziionare ale axelor de pe maini unelte cu prescriere manual a cotelor) mai
poate fi implementat cu ajutorul comutatoarelor numerice, cu variante
constructive n binar i zecimal. Primele sunt avantajoase sub aspectul unui
numr redus de conexiuni, dar presupun o codificare a informaiei. Prin comutare
mecanic, terminalul I este conectat cu terminalele O
0
, O
1
, O
2
, O
3
codificate
binar- fig. 4.50 a,b. Din punct de vedere constructiv, un comutator numeric (CN)
este constituit dintr-un suport pe care alterneaz poriuni conductoare i poriuni
izolante dispuse pe mai multe piste pe care se deplaseaz contactul alunector I.
Pentru o anumit poziie (indexat mecanic aceasta corespunde unuia dintre
sectoarele figurate), se realizeaz legtura galvanic dintre I i poriunile
corespunztoare biilor pe 1 din structura divizorului. Dac sectorizarea este de
tipul celei din fig. 4.50 b, dup a 10-a poziie intervine un opritor mecanic; dac
se folosesc sectoare de 36
0
, rotaia comutatorului poate fi continu pe 360
0
.

Fig. 4.50 Divizor programabil cu comutator numeric.
Dan MIHAI Electronic Digital

55
Cascadarea numrtoarelor sincrone se face realiznd conexiunile CY
i
- CU
i+1
i BR
i
- CD
i +1
.
Numrtorul de capacitate mrit rezultat este ns cvasi-sincron; biii b
0
. . . b
3
comut de la ceasul de la
intrare iar b
4
- b
7
comut cu un ceas ntrziat de propagarea printr-o poart fa de cel de la primii bii . a.
m. d.. Exist i variante constructive (74169) care permit realizarea unor numrtoare sincrone cu mai mult
de 4 bii.

4.2.3 Registre

Registrele sunt circuite electronice care permit stocarea i / sau deplasarea unor cuvinte n cod binar. Pot
fi de mai multe tipuri:

- registre de deplasare;
- registre de memorie;
- registre combinate;
- registre universale.

n principiu, un CBB M-S poate fi extins prin cascadare formnd o structur cu numar par de latch - uri. Se
obine un registru de deplasare serie. Cu alte configuraii se poate realiza o extensie serie - paralel sub forma
registrului paralel de stocare. Cu ajutorul a patru bistabile D i a unor reele combinaionale se pot obine att
registre serie ct i paralel cu funcia controlat prin intrri de selecie.

4.2.3.1 Registrul serie

ntr-o varianta cu CBB-D, un astfel de registru are schema din fig. 4.51. Semnalul de ieire va fi identic
cu cel de intrare, dar ntrziat cu un numar de perioade de tact egal cu numarul de celule ale registrului -
fig. 4.52. Structura de principiu din fig. 4.51 este dezvoltat sub forma unei cascade de CBB M-S, ca n fig.
4.53. M sunt simultan deschise pentru CLK = 0, iar S sunt nchise n acest interval. Pentru CLK = 1, situaia
se inverseaz.


























Fig. 4.51 Structura registrului serie cu CBB D.
Fig. 4.52 Funcionarea unui registru serie de 4 bii.
Fig. 4.53 Registrul de deplasare cu CBB M-S.
Dan MIHAI Electronic Digital

56
Deci n nici un moment nu exist o cale combinaional deschis ntre D
IN
i D
OUT
, fapt ce permite
controlul deplasrii datelor n registru. Pentru CLK = 0, circuitele S
k
se "vars" n M
k+1
, coninutul S
3
se
pierde iar n M
0
se ncarc D
IN
. Pentru CLK = 1 se vars M
k
n S
k
. Master propriu-zis nu este dect M
0
iar
slave propriu-zis este S
3
, celelalte latch-uri putnd fi privite i ca tip M i ca tip S.
CBB - D se pot realiza din CBB R-S sau J-K:

OUT
D
3
);
1 i
(J
1 i
S
i
)
0
(J
0
S
IN
D Q Q ; (4.17)
dreapta spre deplasare de registru
3
);
1 i
(J
1 i i
)
1
(J
1
IN
D Q Q ; R R

Dac:

OUT
D
0
);
1 - i
(J
1 - i
S
i
)
3
(J
3
S
IN
D Q Q ; (4.18)
stanga spre deplasare de registru )
1 - i
(J
1 - i i
)
3
(J
3
IN
D Q ; R R

Registrele serie pot fi utilizate ca memorii cu acces serie (SAM).

4.2.3.2 Registrul de memorie (paralel)

Acest tip de registru este o colecie de CBB D acionate sincron de un ceas comun. Asigur stocarea
temporar a unor configuraii binare, putnd fi privit ca memoria zonelor de vitez maxim ntr-un sistem
digital.
Schema unui registru paralel de 4 bii este redat n fig. 4.54. Cu CBB D sincrone pe frontul anterior,
informaia se nscrie la apariia acestei tranziii (comanda WR - Write) i rmne neschimbat att pe
valoarea 0 ct i pe valoarea 1 a CLK. Se memoreaz astfel cuvntul de cod prezent la intrare n momentul
tranziiei din 0 n 1. Dac celulele sunt CBB D - latch, atunci pe valoarea 1 a impulsului de comand (LSI -
Latch Strobe Input) registrul devine transparent (ieirea copiaz intrarea). Cnd LSI trece din 1 n 0, celulele
D se zvorsc pe valoarea din acel moment a intrrilor i menin aceast valoare pe toat durata ct LSI = 0.
Cnd celulele sunt realizate cu CBB D - MS, n registru se va memora informaia de la intrare n momentul
trecerii din 1 n 0 i se pstreaz pn la trecerea din 0 n 1 a ceasului.

4.2.3.2 Registrul serie - paralel

Fig. 4.55 evideniaz faptul c fiecare CBB trebuie s poat primi datele din dou surse:
- CBB anterior la modul de lucru serie;
- exteriorul, la modul de lucru paralel.
Multiplexarea acestor dou surse la intrarea fiecrui CBB D este asigurat de circuite combinaionale. Cnd
semnalul S/P = 0, se deschid circuitele I care permit accesul datelor I
0
-I
3
n bistabilele corespunztoare i la
aplicarea impulsului de tact, registrul se ncarc paralel. Dac S/P = 1, registrul realizeaz o deplasare serie
de la stnga la dreapta o dat cu aplicarea impulsului de ceas.












Fig. 4.54 Registru paralel de 4 bii.
Dan MIHAI Electronic Digital

57
Alte tipuri de registre:
- registre de memorie multiport, utilizabile la constituirea memoriilor RAM;
- registrul universal, care cumuleaz funciile tuturor registrelor anterioare:
- deplasare ;
- ncrcare paralel;
- citire serie sau paralel a informatiei.
Posed de obicei i o intrare asincron de tergere - CLEAR.
Utilizri ale registrelor:

- constituirea blocurilor de memorie RAM, LIFO, FIFO;
- convertoare serie-paralel i paralel-serie pentru informaie binar;
- generatoare de secvene binare aleatoare sau deterministe;
- numrtoare n inel (din registre de deplasare cu reacie);
- blocuri pentru realizarea nmulirii i mpririi binare cu o putere a lui 2;
- blocuri pentru sincronizarea semnalelor;
- n construcia microprocesoarelor.

Exemplu (fig. 4.56): convertor paralel-serie a unor cuvinte de 8 bii.
MC este semnalul de comand pentru mod comutare serie-paralel. Funcionare:
S/P = 1 : registrul, pe frontul negativ al ceasului, se ncarc paralel, pe D
OUT
fiind generat D
0
. n
urmatoarele 7 impulsuri de ceas, pe durata ct S/P = 0, la ieirea D
OUT
vor fi generate succesiv D
1
, D
2
, ...,
D
7
, ciclul repetndu-se.



























4.2.4 Memorii

Posibilitatea de regsire a unor informaii reprezentate sub form binar care au fost anterior stocate
definete funcia de memorare. up suportul fizic utilizat pentru stocarea datelor, exist memorii magnetice,
memorii optice, memorii semiconductoare. Regsirea unei informaii stocate necesit furnizarea unor
Fig. 4.55 Registrul serie-paralel.
Fig. 4.56 Convertor paralel-serie cu registrul 7495.
Dan MIHAI Electronic Digital

58
semnale privind locul unde se gseste aceast informaie. Aceste semnale de intrare pentru circuitul de
memorie se numesc adrese - fig. 4.57. Transferul de date poate fi bidirecional (RAM, E
2
PROM) sau
unidirecional (ROM, PROM, EPROM).









Caracteristicile unei memorii:
- geometria sau modul de organizare a memoriei este reprezentat de lungimea unui cuvnt i de numrul
cuvintelor memorate;
- capacitatea memoriei: numrul de bii ce pot fi memorai - se exprim n Kb (1Kb = 1024 bii);
- timpul de acces la memorie, dat n [ms] sau [ns], este timpul necesar pentru citirea sau nscrierea unor
informaii;
- puterea consumat raportat [mW/ bit];
- volatilitate - pierderea informaiei se poate datora modului de stocare (memorii dinamice) sau datorit
dispariiei tensiunilor de alimentare ale circuitului.

4.2.4.1 Memorii implementate prin registre

Memoria FIFO (First In First Out)

Primul cuvnt nscris va fi primul citit. Numrul registrelor este determinat de lungimea cuvntului de
memorat. Pentru cuvinte de 4 bii, o structur de memorie FIFO este redat n fig. 4.58. Capacitatea
memoriei FIFO (numrul cuvintelor memorate) este dat de lungimea registrelor (numrul de celule binare
din care este format registrul).

Memoria LIFO (Last In First Out)

LIFO este o memorie stiv, ultimul cuvnt nscris fiind primul citit. Se realizeaz cu ajutorul unor registre
universale - fig. 4.59. Numrul registrelor este determinat
de lungimea cuvntului de memorat. Fig. 4.60 sugereaz modul de lucru al memoriei LIFO. La primul
impuls de tact cuvntul X
1
X
2
X
3
X
4
se nscrie n celulele Q
i

dac acestea sunt selectate s fac deplasarea
sus - jos (stnga - dreapta). Pentru citire se d comanda de deplasare dreapta - stnga (jos - sus) ceea ce
asigur citirea cuvintelor n ordine invers scrierii. Memoria stiv se poate organiza i software n RAM.
Este utilizat pentru stocarea adreselor ntreruperilor succesive din rularea unui program.














Fig. 4.57 Semnalele asociate unei memorii.
Fig. 4.58 Structur FIFO.

Dan MIHAI Electronic Digital

59

























4.2.4.2 Memoria ROM

ROM (Read Only Memory - memorie numai pentru citit) sunt circuite de memorie al cror coninut este
fix, nemodificabil n timpul utilizrii. Structural i funcional ROM este un convertor de cod compus dintr-un
DCD i un CD. Cele n linii de adres sunt decodificate n m = 2
n
linii de cuvnt, iar CD, care constituie
matricea de memorie, furnizeaz la ieire m cuvinte de cte k bii.



.








Memoriile ROM bipolare

Aceste memorii au timpi de acces foarte mici (zeci de ns). Pot fi programabile la productor prin masc (se
realizeaz unele legturi electrice n interior n conformitate cu cerinele aplicaiei) sau la utilizator, prin
proceduri de programare - n acest caz numindu-se PROM. n fig. 4.62 se reprezint partea corespunzatoare a
unei linii de cuvnt pentru codificator. Elementele care se programeaz sunt pelicule subiri de crom - nichel
(f
1
, f
2
,f
3
, f
4
)

deci care pot fi ntrerupte sau nu de utilizator prin trecerea unui curent de programare I
p
-
relativ intens (zeci, sute de mA) i de scurt durat (zeci de ms) prin circuitul marcat. Diodele impiedic
ramificarea curentului de programare. Pentru programarea cuvntului 1010 de ex., se ntrerup f
3
i f
1
.
Legturile ntrerupte nu se mai pot reface, eventual se poate modifica coninutul unor bii de pe 0 pe 1.


Fig. 4.59 Structur LIFO.
Fig. 4.60 Deplasarea datelor n memoria LIFO.
Fig. 4.61 Structura memoriei ROM.
Dan MIHAI Electronic Digital

60
Memoriile ROM n tehnologie unipolar

Aceste memorii de asemenea se pot programa prin masc sau la utilizator. La programarea prin masc, nti
se realizeaz toate tranzistoarele MOS din nodurile matricei codificatorului, cu excepia depunerii stratului
izolant al porii i al electrodului poart. Apoi tranzistoarele inactive (prin program) se realizeaz cu o
grosime mai mare a stratului izolant al porii, ramnnd blocate, indiferent de nivelul logic aplicat la linia de
cuvnt W
p
. Tranzistoarele active vor avea o grosime mai mic a stratului izolant. T
s
sunt tranzistoarele de
sarcin (fig. 4.63).
Memoriile fixe programabile EPROM (Erasable PROM - PROM cu tergere) numite i REPROM,
UVPROM se bazeaz pe folosirea unei pori flotante neconectate la circuitul exterior i plasat izolat ntre
poarta propriu-zis i substrat. Dac tranzistoarele sunt NMOS, ncrcarea porii flotante cu o sarcin
negativ echivaleaz cu creterea tensiunii de prag poart - surs. Aceast cretere poate fi att de mare nct
tranzistorul rmne blocat chiar dac la poart se aplic un potenial corespunztor nivelului logic superior.
Deci ncrcarea cu sarcin negativ a porii flotante duce la dezactivarea lui. Prin programare, utilizatorul
dezactiveaz unele tranzistoare din nodurile matricei codificatoare. tergerea informaiei nscrise (readucerea
tuturor tranzistoarelor n stare activ) se face prin iradierea matricei de memorie cu ultraviolete prin fereastra
de cuar cu care este prevazut capsula. Operaiile tergere - reprogramare se pot repeta.
Memoriile EAROM (Electricaly Alterable ROM - ROM cu modificare pe cale electric) au posibilitatea
tergerii pe cale electric.
Memoria KEPROM folosete un mecanism de protecie a datelor stocate pentru a crete securitatea
sistemelor i a soft - ului la utilizarea neautorizat. Coninutul memoriei este accesibil numai acelor
utilizatori care pot fi identificai printr-o secven de iniializare numit "handshake" (strngere de mn, n
sensul de dialog) de autentificare.
Memoria E
2
PROM utilizeaz efectul tunel i face posibil de asemenea tergerea pe cale electric a
informaiei.
Se prezint n fig. 4.64 un model de structur intern a unei memorii ROM: circuitul Intel 2708 de 1024
x 8 bii (8 kbii). Selecia unui cuvnt de ieire de 8 bii nu se face cu un DCD cu 1024 linii, ci - mai
economic - cu un DCD cu 128 linii i 8 MUX cu cte 8 ci permit selectarea sau deselectarea capsulei prin
intermediul a 8 amplificatoare de ieire care sunt prevzute cu ieire tip colector n gol sau cu trei stri
logice. Acestea pot face posibil conectarea memoriei la magistrala de date.
Cu un numr sporit de capsule se pot extinde capacitile de memorare fig. 4.65. Se poate extinde
partea de adres pstrnd dimensiunea cuvntului de ieire, dar este posibil i creterea capacitii simultan
cu a dimensiunii cuvntului de ieire.





















Fig. 4.62 Principiul programrii PROM.
Fig. 4.63 Structura de principiu la ROM unipolar.
Dan MIHAI Electronic Digital

61



































Aplicaii ROM:
- memorare instruciuni i date;
- implementarea CLC cu numr mare de intrri i cu mai multe ieiri;
- conversia de cod, n special n domeniul sistemelor de afiare prin 35 de puncte, 7 segmente, al
generatoarelor de caractere pentru afiare pe tub catodic;
- generarea unor secvene de impulsuri.

4.2.4.3 Memoria RAM

RAM (Random Acces Memory - memorie cu acces aleator) este o memorie pentru scriere i citire care
poate stoca o mare cantitate de informaie binar, cu posibilitate de a selecta o adres "arbitrar aleas" n
acelai interval de timp. Apare evident deosebirea ntre aceste memorii i cele implementate prin registre de
deplasare, la care timpul de acces depinde de adresa selectat. Informaia este stocat n celule de memorie,
adresa unei locaii fiind obinut prin decodificatoarele de adres ale celor doua axe de selecie - fig. 4.66.
nscrierea informaiei, citirea acesteia i validarea accesului la memorie sunt controlate de circuite
suplimentare (fig. 4.67). Circuitele de memorie utilizate sunt n principiu CBB realizate n variant bipolar
sau MOS.
Memoriile realizate n tehnologie unipolar sunt de dou tipuri:
- memorii statice, la care elementul de memorare este realizat cu un latch, deci cu o structur logic digital;

Fig. 4.64 Exemplu de structur intern PROM.
Fig. 4.65 Exemplu de extindere ROM.
Dan MIHAI Electronic Digital

62



























- memorii dinamice, la care elementul de memorare este realizat cu ajutorul unei capaciti ce reine un timp
limitat o sarcin ce depete un anumit nivel. Sunt necesare n acest caz circuite suplimentare ce asigur
regenerarea informaiei stocate n reeaua de condensatoare. Cel puin o dat la 2 ms (timpul maxim n
care variaia sarcinii pe condensatorul de memorare este suficient de mic pentru a nu modifica nivelul
logic dat de potenialul pe condensator) se face acces la fiecare celul (ciclul refresh - remprosptare).
Din punct de vedere al adresrii, se deosebesc dou soluii - fig. 4.68:
- cu 2n pini de adres (cazul memoriilor rapide, de regul statice);
- cu n pini de adres (pentru memoriile dinamice MOS, cu performane de vitez nu prea mari).
Intervin urmtoarele semnale:
WE(write enable) - condiioneaz scrierea n memorie;
CS (chip select) - condiioneaz selectarea circuitului;
LCLK ( RAS - row adress select) - permite accesul adresei de linie;
CCLK ( CAS- column adress select) - permite accesul adresei de coloan;
D
IN
- intrare de date; D
OUT
- ieire de date.
La aceeai capacitate, varianta a 2-a este mai lent deoarece selectarea unei celule se realizeaz n 2 etape; se
depune adresa pentru linie i apoi adresa pentru coloan. Memoria este n schimb mai ieftin (numr redus
de pini).









Fig. 4.66 Structura memoriei RAM.
Fig. 4.67 Circuite de control pentru RAM.
Fig. 4.68 Moduri de adresare RAM.
Dan MIHAI Electronic Digital

63
Extinderea RAM se face dup aceleai principii ca la memoria ROM.
Se produc circuite de memorie cu o singur cale de date (organizate pe cuvinte de un bit) i cu mai multe ci
de date (cuvinte de 4 sau 8 bii). Configuraii uzuale:

RAM static: RAM dinamic
- 256 x 1; - 1024 x 1
- 256 x 4; - 4056 x 1
- 256 x 8; - 16384 x 1
- 1024 x 1; - 65356 x 1
- 1024 x 4; - 262144 x 1
- 4056 x 1;
- 16384 x 1;

n aplicaiile curente prelucrarea i stocarea datelor se face n configuraii de 8, 16, 32 i chiar 64 de bii,
iar capacitile de memorie pot depi 1 MW (megacuvnt). Este necesar n aceste condiii construirea unei
reele complexe de memorii prin extinderea att a cuvntului de memorie, ct i a numrului de locaii. De
asemenea se utilizeaz divizarea ariilor de memorie n pagini selectabile.


Cap. 5 Circuite logice fizice

Structurile logice prezentate n capitolele anterioare se pot realiza folosind diferite tipuri de circuite
fizice. Cunoaterea caracteristicilor i a elementelor practice de utilizare a acestora constituie o condiie
necesar pentru o funcionare corect (fr hazard) a structurilor respective.
Principiul constructiv nu este unicul de clasificare al circuitelor logice (CL) i ine mai mult de evoluia lor n
timp, de la relee i dispozitive semiconductoare discrete, la circuite integrate i microprocesoare (logica
programat). Exist i clase particulare de CL: cu miezuri magnetice, cu diode tunel, cu cuplare prin sarcin -
-CCD, cu elemente fluidice etc.
Dup logica adoptat CL pot fi n logic pozitiv (1 atribuit potenialului nalt) sau n logic negativ (0
atribut potenialului nalt). Practic se utilizeaz aproape numai logica pozitiv. De asemenea logica poate fi
n tensiune (nivel) sau n curent.

5.1 Circuite logice cu contacte i relee

Utilizarea lor persist n aplicaiile industriale, la o scar din ce n ce mai mic; prezentarea lor se
justific ns datorit unei simbolistici intuitive asociat lor i generalizat la alte tipuri de structuri digitale
(de ex. limbajul LADDER pentru automate programabile). De asemenea comutaia dinamic deine nc o
pondere important n domeniul puterilor mari.
Simboluri:










Reguli de baz:
1. O funcie logic ) , xn, ..., x2, f(x1, se poate transpune ntr-o funcie echivalent logic
) , xn, ..., x2, (x1, f - schem cu topologie identic.
2 7: fig. 5.1.

Dan MIHAI Electronic Digital

64
5.2 Circuite logice cu diode i tranzistoare

Nu se mai utilizeaz ca familie distinct complet funcional datorit unor performane sczute (consum,
volum mari), ci local, permind prin mijloace simple realizarea simultan a unor funcii logice cu conectarea
funcional a unor module, subsisteme, semnale. Folosesc logica n tensiune. Tranzistoarele se aleg i se
polarizeaz pentru a lucra ntr-un regim de comutaie ct mai net (saturat - blocat). Configuraiile tip i
funciile asociate sunt redate n fig. 5.2 5.4.
Exemple de diode pentru comutaie: 1N4148, 1N914; tranzistoare de comutaie: 2N2222, 2N2219, 2N2904,
2N2905 etc.














































Fig. 5.1 Reguli de echivalen pentru circuite cu contacte.
Fig. 5.2 Circuite logice cu diode i cu tranzistoare npn.
Fig. 5.3Funcii logice asociate tranzistoarelor pnp n comutaie.
Dan MIHAI Electronic Digital

65











5.3 Circuite logice integrate

Circuitele integrate au parcurs mai multe etape, dup densitatea de integrare realizat (SSI, MSI, LSI,
VLSI) i dup structura intern, n funcie de care se deosebesc familiile: DTL, TTL, ECL, MOS, CCD. n
cadrul fiecrei familii se disting subfamilii caracterizate prin anumii parametri dinamici i energetici. n
viitor se va trece probabil de la tehnologia siliciului la tehnologia arseniur de galiu, circuite optice,
neuronale.
Principalele aspecte care trebuie avute n vedere se refer la:

A. Caracteristica de transfer intrare-ieire i legat de ea imunitatea la perturbaii, marginea de zgomot.
B. Factorii de conexiune la intrare i la ieire FI, FO;
C. Timpul de propagare = 1/2 (
HL
+
LH
) [ns];
D. Puterea disipat (de obicei pe poart) P
d
[mW];

Un criteriu global de apreciere comparativ l constituie factorul de calitate, sau de merit P
Q
= P
d
.t [pJ].
Ex. de valori: TTL - 100; CMOS - 3; neuron - 0,2.

5.3.1 Familia TTL (Transistor Transistor Logic)

Fig. 5.5 prezint poarta fundamental TTL. T1 multiemitor asigur funcia logic I; T2 este
amplificator intermediar iar T3, T4 constituie un etaj final n contratimp.
Dac U1 i U2 = 1 (peste 3,5 Vi sub 5 V), jonciunile BE (T
1
) sunt blocate, V
T1
=3.V
BE
= 2,1 V.
Jonciunea CB (T
1
) este direct polarizat, acesta are o funcionare n regim invers, V
C2
= 0,7 + 0,2 = 0,9 V -
insuficient pentru conducia
T
4
+ D i cu T
3
saturat U
0
= 0,2 V 0 logic.
Dac U
i
= 0, jonciunea BE
i
(T
1
) conduce, V
B1
=0,2+0,7=0,9 V- insuficient pentru conducia CB (T
1
) i BE
(T
2
) nseriate. T
2
blocat T
3
blocat V
CT2
= 5V conducia T
4
+ D U
0
= 1.

Nivelele logice - sunt dictate de caracteristica de transfer a porii - fig. 5.6. Valorile definesc plajele pentru
care starea circuitelor logice este perfect determinat, n intrri i ieiri. n afara acestor plaje, circuitul logic
este ntr-o stare nedeterminat.
Marginea de zgomot - este diferena ntre valorile tensiunilor garantate pentru strile logice ale circuitului
care comand i valorile tensiunilor permise ale unui circuit de acelai tip comandat - fig. 5.7.
1 = V
OH min
- V
IH min
= 0,4 V
1 = V
OL max
- V
IL max
= - 0,4 V
Deci familia TTL asigur o margine de zgomot n c.c. de 0,4 V. Se mai numete margine de zgomot
garantat i este legat de faptul c plajele de recunoatere ale nivelelor logice L i H, trebuie s fie mai largi
ca plajele nivelelor de ieire, o ieire putnd fi n general legat la intrarea altei pori.
Imunitatea la zgomot - este o margine de zgomot medie, avnd valoarea de cca 1 V sau mai mult (fig. 5.8).
Timpul de propagare este de cca 10 ns, crescnd dac Z
L
are caracter capacitiv. Se determin ca media dintre
timpul de comutare H-L i timpul de comutare L-H (fig. 5.9).
Fig. 5.4Funcii logice realizate cu diode i tranzistoare.
Dan MIHAI Electronic Digital

66








































Puterea disipat: 10 mW/poart (ca valoare medie fa de U
L
i U
H
la un factor de umplere de 50% i la
frecvene relativ joase ).
P
D med
= I
CC med
.V
CC

I
CC med
= (I
CC H
+ I
CC L
) / 2 - toate porile (circuitele) din capsul la "0" ieire.

ncrcarea n curent (la intrare i ieire):






Factorul de conexiune FO (fan - out) este numrul de intrri care pot fi comandate simultan de ieirea unei
pori.
Fig. 5.5 Poarta fundamental TTL. Fig. 5.6 Plajele asociate nivelelor logice.
Fig. 5.7 Definirea marginii de zgomot.
Fig. 5.8 Relativ la imunitatea la zgomot.
Fig. 5.9 Timpii de comutaie.

Dan MIHAI Electronic Digital

67
Pentru V
O

= 0 : N
L
= I
OL max

/ I
IL max

V
O
= 1 : N
H
= I
OH max

/ I
IH max



FO = min (N
L
, N
H
); FO
TTL standard
= 10

Depirea FO poate conduce la tensiuni n afara plajelor permise pentru "0" sau "1". Exist pori numite
buffere (de putere, tampon) cu FO > 10, folosind la ieire un tranzistor de putere - fig 5.10. Circuitele de
acest tip asigur curent de ieiremare i posibilitatea de a utiliza o tensiune superioar nivelelor V
cc
.

Codificare comercial
SN 74 LS 00 N: referin exemplu;

SN = sigla firmei (aici Texas Instruments)
74 = seria 54 = seria militar
74 = seria comercial
LS = tip subfamilie
00 = tip circuit
N = tip capsul J (DIL 14,16) ceramic
L (DIL 18)
N plastic (DIL 20, 24, 28, 40)
DIL = pini n linie (Dual In Line); devenit i DIPDual In Package.
n Romnia s-a fabricat familia de circuite integrate TTL cu codul CDB 4xx.

Temperatura de lucru: 0 ... 70
o
C seria comercial
- 55
o
... 125
o
C seria militar
Tensiuni de alimentare: 4,75 - 5,25 V seria comercial
4,5 - 5,5 V seria militar.
Intrri neutilizate
Pentru timpi de propagare buni i imunitate la zgomot optim, intrrile neutilizate se menin la 1 logic,
folosind o surs de tensiune separat de 2,4 - 3,5 V sau cuplndu-le printr-o rezisten de 1 k la Vcc.
Conectarea la mas a intrrilor se recomand pentru reducerea consumului. O soluie mai simpl este
sugerat n fig. 5.11.











Pori logice cu colectorul n gol (Open Collector) - permit realizarea funciei I cablat prin conectarea n
paralel a ieirilor - fig. 5.12 (conexiune strict interzis pentru pori normale).
Rezistena comun extern se calculeaz astfel:


max IH
I N
max OH
I m
min OH
V
min CC
V
max L
R ;
max IL
I N
max OL
I
max OL
V
max CC
V
min L
R

m = numrul de uniti ale cror ieiri se cupleaz n paralel;
N = numrul de uniti de sarcin (intrri comandate).

Fig. 5.11 Tratare a intrilor neutilizate.
Fig. 5.10 Exemplu de utilizare
buffer-driver.

Fig. 5.12 I cablat.

Dan MIHAI Electronic Digital

68
Pentru circuitele open-collector, ieirea este activ pe nivel jos, alimentarea sarcinii fiind extern.

Unele circuite TTL conin un trigger Schmitt i pot asigura astfel tratarea unor fronturi lente prin comutri
ferme, seriile obinuite putnd genera la ieire semnale false datorit unor fenomene de oscilaie. Circuitele
TTL cu trigger Schmitt sunt caracterizate prin existena unui histerezis care conduce la mrirea marginii de
zgomot n c.c.

Un alt aspect important care trebuie avut n vedere la utilizarea circuitelor
TTL este calitatea sursei de alimentare. Aceasta trebuie bine filtrat i
stabilizat, s aib o rezisten de ieire ct mai mic i s fie larg
supradimensionat faa de Icc calculat - aspect evideniat de fig. 5.13 n legtur
cu comutarea etajului final TTL. Timp de aproximativ 2 ns, cei 2 tranzistori
finali conduc i V
cc
trebuie s asigure un vrf de curent cu att mai mare cu ct
Z
L
are capacitate mai mare (incluznd capaciti parazite ale cablajului). Dac
multe circuite comut simultan, tensiunea de autoinducie L.di / dt este foarte
mare timp de aproximativ 2 ns (L inductana repartizat a liniei) i apare un gol n V
cc
pe linie, de unde
necesitatea unor capaciti 0,01 - 0,1 F ntre V
cc
i mas pentru fiecare circuit.

Subfamilii TTL

Subfamilia TTL rapid (HTTL) este caracterizat prin timpi de comutare mai mici (6 ns) obinui prin
utilizarea unei structuri particulare i a unor valori ohmice reduse ale rezistenelor.

Subfamilia TTL Schottky (74S) evit fenomenele de saturaie prin folosirea n schem a unei diode
Schottky. Timpul de propagare se reduce la 3 ns n condiiile creterii puterii disipate pe poart la 20 mW.

Subfamilia TTL de putere redus (74 L) se caracterizeaz printr-un consum redus n detrimentul parametrilor
dinamici.
Exist varianta combinat 74LS - rapid i de putere redus.

Subfamilia TSL (Three State logic - cu trei stri logice), constituie o alternativ bun de cuplare a porilor n
paralel, fiind utilizat de exemplu la transmiterea de informaie pe o magistral comun de date - fig. 4.14,
5.15 .
Schema intern face ca la, tranzistoarele din etajul final s nu conduc nici unul. Fa de porile cu colectorul
n gol, nu este necesar R
L
iar n starea HZ nu ncarc circuitele cu care este cuplat. Aplicaii: circulaia
bidirecional a informaiei la / de la "bus" comun, reducerea numrului de intrri - ieiri I /O ale unui circuit
- fig. 5.15.

















Fig. 5.13 Curent de
comutare.
Fig. 5.14 Funcionarea circuitelor cu 3 stri logice.
Fig. 5.15 Echivalen funcional i exemplu de utilizare pentru circuite TSL.

Dan MIHAI Electronic Digital

69
5.3.2 Familii de circuite integrate MOS

Circuitele integrate MOS (Metal Oxide Semiconductor) utilizeaz tranzistoare cu efect de cmp (FET-
Field Effect Transistor), de unde caracteristicile principale: rezisten de intrare foarte mare, consumuri
reduse, densitate mare. n schimb parametrii dinamici sunt mai slabi. Subfamiliile cu utilizare industrial cea
mai larg sunt CMOS (Complementary MOS) i LOCMOS (Local Oxidation CMOS), ultima fiind o variant
CMOS cu imunitate la zgomot mrit, obinut printr-o oxidare local suplimentar. De asemenea multe
microprocesoare i componente din arhitectura microsistemelor se construiesc n tehnologie MOS i chiar
CMOS. Elementele de baz relative la funcionarea n comutaie a tranzistoarelor MOS sunt reamintite n fig.
5.16. n aplicaiile industriale unde este esenial o comportare bun la perturbaii, subfamilia CMOS (i mai
ales seria LOCMOS) s-a impus n faa altor circuite cu nivele logice ridicate (HLL - High Level Logic) : FZH
100 - Siemens, MC 600 - Motorola etc.

Subfamilia CMOS

Se bazeaz pe o structur complementar, poarta fundamental NU fiind realizat dintr-un tranzistor cu
efect de cmp cu canal p i unul cu canal n. Utiliznd tranzistoare complementare, procedura de fabricare
este mai complex iar gradul de integrare nu prea ridicat - adecvat pentru circuite SSI i MSI. Aceasta
comparativ cu structurile HMOS sau PMOS. Produs iniial de RCA, seria standard are codul 4000 (CD,
MC, MMC - Microelectronica Bucureti). Merit menionat c firma National Semiconductor a dezvoltat o
serie CMOS (74C00) cu schem de conexiune extern identic cu cea de la circuitele TTL avnd aceleai
funcii.
Ri 10
10
- 10
12
implic I
IL

IH
0 ( neglijabili). I
0
ine cont de R
DS
( 1 k ). I
OH
nu trebuie
s determine pe R
DS
o cdere de tensiune prea mare (ar altera V
OH
) iar I
OL
nu trebuie s determine o
cretere prea mare a lui V
OL
. n aceste condiii, nivelele logice CMOS sunt foarte aproape de 0 V (L) i
V
DD
(H) - fig. 5.18.
CMOS este familia logic cu parametrii cei mai apropiai de valorile ideale.



























Fig. 5.16 Regimurile saturat blocat la tranzistoarele MOS.
Fig. 5.17 Poarta fundamental CMOS i comutarea ei.

Fig. 5.18 Nivelele logice CMOS.
Dan MIHAI Electronic Digital

70
Caracteristici:

Alimentare: 3 V
DD
15 V (4000 A) i 3 V
DD
18V (4000B).
Cu ct tensiunea este mai aproape de pragul superior, cu att se impun condiii de stabilitate ale sursei mai
severe. Valoarea minim a tensiunii are implicaii asupra vitezei i imunitii la zgomot. Dei nu se cer
filtraje pretenioase (se admit variaii ntre 10 i 20% din valoarea nominal), se recomand folosirea pe
fiecare plac CMOS a unor condensatoare 0,01 - 0,1 F pentru decuplarea cilor de zgomot.

Ex: V
DD
= 5 V
- oricare ar fi V < V
IL max
= 1,5 V, va fi nivel logic jos;
- oricare ar fi V > V
IH min
= 3,5 V, va fi nivel logic sus.

Consum:
- Static: foarte redus. La orice stare a ieirii exist totdeauna o rezisten ridicat ntre V
DD
i mas.
- Dinamic: la comutarea de la 0 la 1, un curent de sarcin nsemnat (tranzitoriu) este furnizat condensatorului
de sarcin (sarcina extern plus capacitatea de ieire a circuitului integrat). V
DD
trimite vrfuri scurte de
curent (5 mA / 20-30 ns) i cnd frecvena crete, media acestor cureni va fi mai mare, deci I
DD
crete.
- Sarcina maxim este de 10 mA pentru pori standard i 45 mA pentru pori buffer. Marea majoritate a
circuitelor din aceast familie sunt buferate. Circuitele CMOS posed o protecie intrinsec la scurtcircuit
pe perioade scurte de timp i la valori reduse V
DD
.
- Factorul de conexiune la ieire (FO) - este 100 (tipic), limitri ale lui fiind dictate de scderea vitezei de
comutare.
- Putere disipat : n regim staionar: 10 nW / poart (n regim dinamic depinde de V
DD
, frecven, Z
L
;
tipic 10 mW / poart la 1MHz , 50 pF - Z
L
).
- Marginea de zgomot de c.a. este 45% din U
H
i U
L
. Marginea de zgomot de c.c. garantat : 1 V ( indiferent
de tensiune, temperatur );
- Imunitatea la zgomot depinde de V
DD
, FI, FO, capaciti i inductane parazite, surse de zgomot, frecvena
de lucru.
V
NH
= V
OH min
- V
IH min
= 30% V
DD

V
NL
= V
IL max
- V
OLmax
= 30% V
DD

Tipic, se poate atinge o imunitate la zgomot de 45% V
DD
.
Pentru circuitele CMOS se pot defini imunitile la zgomot:

- n c.c. = valoarea maxim a tensiunii care poate apare la intrare fr a provoca comutare. CMOS
rejecteaz impulsurile parazite egale cu 45% din V
DD
(garantat 30%).
- n c.a. - arat dependena timpilor de propagare i a frontului la ieire de amplitudinea i durata
impulsului parazit.
- energetic - ia n considerare efectele amplitudinii zgomotului, influiena impendanei liniei de semnal,
timpul de rspuns al circuitului i durata zgomotului.
- Timp de propagare: (25 ns - 50 ns) - dependent de V
DD
(V
DD
crete, t
c
scade, iar P
d
crete). Viteza de
comutare mai redus se datoreaz grupului R
DS
- C. Dac V
DD
crete, R
DS
i t
c
scad.
- Conectarea n paralel - este posibil pentru pori de acelai tip, mrindu-se curentul debitat sau absorbit. Se
mbuntesc simultan performanele de vitez. Este recomandabil conectarea n paralel a porilor din
acceai capsul. Nu este permis conexiunea SAU cablat.
- Interconectarea circuitelor CMOS - se analizeaz din punct de vedere al frecvenei maxime care poate fi
transmis n funcie de lungimea liniilor (de exemplu cablu rsucit), conservnd imunitatea la zgomot.

Pentru aplicaii de putere echivalentul open-collector de la familia TTL este circuitul cu drena n gol (open -
drain), care poate comanda alte circuite i prin intermediul unor linii mai lungi.

Dan MIHAI Electronic Digital

71
- Agarea (latch - up). Operarea cu circuite CMOS ctre valorile maxime ale parametrilor poate amorsa un
efect parazit de tiristor denumit latch-up, care declanat poate duce la distrugerea dispozitivului.

Un bloc fundamental al seriei l constituie poarta de transmisie, care se comport ca un comutator cu A
variabil de control. Conine 2 tranzistoare conectate n paralel. I trebuie s fie pozitiv n raport cu V
SS
de la
tranzistorul cu canal n i negativ n raport cu substratul V
DD
al tranzistorului cu canal p. I poate fi n toat
gama tensiunilor de alimentare iar sensul de curgere al curentului prin poart este bidirecional.





Interfaarea cu alte circuite
Fig. 5.20 prezint elementele implicate n interfaarea cu circuite integrate din familia TTL.
Pentru conectarea CMOS -TTL de putere, se utilizeaz buffere MMC 4049, 4050 sau open - drain 40107.
Conectarea amplificatoarelor operaionale (AO) la circuite CMOS se realizeaz cu un montaj ca cel din fig.
5.21. Diodele de limitare menin semnalul la intrarea CMOS ntre limitele V
DD
-V
SS
.

Recomandri de utilizare:

- intrrile nefolosite trebuie s aib potenialul fixat (se conecteaz la mas, V
DD
sau la alt intrare);
- decuplarea surselor, lungimea i grosimea traseelor nu sunt restrictive ca la TTL;
- sursa trebuie stabilizat, fronturile lente putnd provoca oscilaii;
- manipularea circuitelor se face cu grij datorit faptului c, prin impedana Z
i
foarte mare, circuitele se pot
ncrca electrostatic i se distrug. Se pstreaz n ambalaj special (antistatic) i se evit atingerea pinilor cu
mna dac nu se folosete o brar de conectare la circuitul de pmntare.

Circuitele CMOS sunt mai ieftine ca TTL - la nivel de sistem.



















5.3.3 Alte familii de circuite integrate logice

Familia ECL (Emitter Coupled Logic - logic cu cuplare prin emitor)
Utilizeaz tranzistoare nesaturate cuplate n emitor, t
c
fiind mai mic de 4 ns. Sunt scheme cu comutare n
curent. FO depinde de marginea de zgomot acceptat.

Fig. 5.19 Poarta de transmisie CMOS.

Fig. 5.20 Conectarea circuitelor TTL CMOS.
Fig. 5.21 Interfaare AO CMOS.
Dan MIHAI Electronic Digital

72
Familia I
2
L (Integrated Injection Logic - logic integrat cu injecie)
Se caracterizeaz prin densitate mare, consum redus dar capacitate de ieire foarte mic, alimentare la
tensiuni reduse (chiar 1,5 V), excursii restrnse ale nivelelor logice (20 mV la 0). Factorul de merit este mai
mic de 1pJ.

Circuite CCD (Charge Coupled Devices - dispozitive cu cuplare prin sarcin)
Circuitele nu au echivalent n varianta cu componente discrete. Const dintr-o matrice de capaciti MOS de-
a lungul creia este transferat o sarcin electric prin intermediul unui cmp electric. Se pot realiza registre
de deplasare, dar i structuri I, SAU. Factor de merit : 0,25.
ap.

Cap. 6 Aplicaii

6.1 Aplicaii cu circuite digitale de tip combinaional

6.1.1 Comanda unui platou rotitor

Un micromotor cu reductor M antreneaz platoul rotitor P prevzut cu o cam care poate comuta
contactul b. La comanda prin butonul cu revenire a, platoul
trebuie s efectueze o rotaie. Sinteza schemei de comand:

Variabile de comand: a , b; (a, b = 1: buton acionat);
Variabila (funcia) de ieire: m ;

Strile succesive i valorile variabilelor:
1: oprire platou, b nchis (de ctre cam), m=0;
2: a acionat, m activat, b este nc acionat de cam;
3: a acionat, m comandat, b se deschide nemaifiind acionat de cam;
4: a eliberat, b deschis, platoul continu rotaia (m=1);
1: b acionat de cam, platou oprit.











6.1.2 Comanda unei came circulare

Cama din figura 6.3 permite deschiderea unei vane i este acionat cu un motor electric m. La
acionarea butonului cu revenire a, cama - aflat n poziia de repaus figurat - se rotete pn la acionarea
contactului c. Dup ce a nu mai este acionat, cama reia micarea de rotaie pn la poziia de pornire.

Sinteza schemei de comand:

Variabile de comand: a, b, c;
Variabil (funcie) de ieire: m.

Stri succesive i valori ale variabilelor:

Fig. 6.1 Elementul comandat.
Fig. 6.2 Sinteza comenzii platoului.
Fig. 6.3 Cama comandat.
Dan MIHAI Electronic Digital

73
1. Repaus, nici un contact acionat; poziia I
2. a = 1, b = c = 0, ncepe rotaia: m =1
3. a = 1; b = 0; c = 1, stop rotaie:m =1 ; poziia II
4. a = 0; b = 0; c = 1, continuare rotaie: m =1
5. a = 0; b = 1; c = 1, continuare rotaie: m =1
6. a = 0; b = 1; c = 0, continuare rotaie: m =1
1. a = 0; b = 0; c = 0, stop: m = 0



















Obs. Reglajul poziiilor contactelor b i c, deplasabile pe un arc de cerc cu centrul n axul camei, permite o
determinare a poziiilor I i II.

6.1.3 Circuit pentru citirea n V a riglelor optice

Trebuie sintetizat cu pori I-NU circuitul logic combinaional pentru citirea n V a riglelor optice
codificate n cod binar natural dintr-un sistem de poziionare. Riglele optice constituie traductoare numerice
absolute pentru deplasare. Pentru codificarea informaiei primare se utilizeaz codul Gray (cu tranziii 0 1
pe o singur pist la un moment dat), cod neadecvat ns prelucrrilor ulterioare (n special operaii
aritmetice) sau codul binar natural.
Sistemul citirii n V permite meninerea codului binar natural propice prelucrrilor aritmetice ns
caracterizat prin tranziii simultane pe mai multe piste (de unde posibilitatea apariiei hazardului) prin
modificarea sistemului de amplasare a elementului fotosensibil i dublarea numrului de puncte de citire, cu
excepia rangului 0. Acestea sunt aezate simetric n raport cu perpendiculara pe rigl care trece prin punctul
de citire de pe pista de rang 0, la distane date de (i l / 2), i fiind rangul pistei. Cnd elementul fotosensibil
de rang zero este n zona de tranziie, toate elementele de rang superior sunt n zone fr tranziii pe pistele
respective.
Logica de comutare este dat de relaia:


id
e
1 i
e
is
e
1 i
e
i
e (6.1)

Indicii s i respectiv d desemneaz elementele fotosensibile din stnga i din dreapta. n fig. 6.4 s-a
considerat poziia de citire (capul cu elemente fotosensibile) la zona de trecere de la numrul 19 la 20 (linia
M
1
- M
2
).Toate pistele, cu excepia ordinului 0 sunt prevzute cu cte 2 puncte de citire aezate simetric n
raport cu M
1
-M
2
. Dintre acestea, la un moment dat sunt active numai cte un punct de citire pentru fiecare
pist. Comutarea acestor puncte se face (conform ecuaiei anterioare) dup principiul: ordinul inferior
comand ordinul superior astfel ca semnalul logic 1 (diviziune transparent) de pe pista 2
m-1
comand
Fig. 6.4. Sinteza comenzii camei.
Dan MIHAI Electronic Digital

74
pentru citire elementul din stnga de pe pista 2
m
iar 0 (zon opac) de pe pista 2
m-1
comand pentru citire
elementul din dreapta pentru pista 2
m
. Aplicnd dubla negare la ecuaia logic anterioar, dup cteva
prelucrri se obine circuitul din fig. 6.8 realizat n logic NAND. Singurul semnal care iniiaz comanda
tuturor pistelor este cel dat de pista 2
0
astfel c nu poate apare nici o incertitudine n citire, iar inconvenientul
modificrii simultane a cifrelor binare de pe mai multe piste este eliminat.



























6.2 Aplicaii cu circuite digitale de tip secvenial

6.2.1 Comanda unui motor pas cu pas tetrafazat n secven dubl

Circuitul din fig. 6.7 poate realiza comanda reversibil pentru secvena dubl de alimentare a fazelor
unui motor pas cu pas tetrafazat cu un numr minim de circuite. Se utilizeaz CBB J-K M-S cu comutare pe
frontul descendent al tactului. Pentru o funcionare corect (sigur) a distribuitorului, ieirile A-D, nainte de
abordarea contactoarelor statice de pe faze mai sunt introduse n nite pori de separare. Semnalul SENS
stabilete succesiunea de alimentare a fazelor:
- D - A - B - C - D - A - ... pentru sens direct de rotaie;
- A - D - C - B - A - D - ... pentru sens de rotaie invers.

Pentru SENS = 1 (analiza n cazul SENS = 0 se face similar):
Se consider c la punerea sub tensiune, CBB s-au resetat prin mijloace adecvate (grupuri RC de exemplu),
deci iniial :

Q
1
= Q
2
= 0; 1
1
Q
1
Q
Cu:
I
x
: intrare (logic) a circuitului (porii) x;
O
x
: ieire (logic) a circuitului (porii) x.
se obine:
Fig. 6.5 Principiul amplasrii fotoelementelor.
Fig. 6.6 Prelucrarea semnalelor de la sistemul optic.
Dan MIHAI Electronic Digital

75















O
S1
= 1 0 = 0 ; O
S2
= 0 1 = 0
O
N1
= 1 = J
S
0 = 0 ; O
S4
= 0 1 = 0
O
N2
= 1 = J
1
; O
I3
= 0 = K
1


Starea stabil iniial este deci:
A = 0 ; B = 0 ; C = 1 ; D = 1 (etapa a din diagrama temporal fig. 6.8).
Cnd tactul comut pe frontul descendent, JK
1
este pregtit pentru tranziia Q

C iar JK2
rmne cu Q = 0 (faza b).
Comutarea CBB
1
nu mai afecteaz CBB
2
deoarece nivelele J
2
, K
2
se vor stabili ulterior terminrii frontului
activ al tactului datorit timpilor de propagare prin porile S
1
, S
2
, N
1
, N
2
. Acestea vor pregti nivelele J
2
,
K
2
pentru urmtorul front activ al tactului.

O
S1
= 1 ; O
S2
= 0
O
N1
= 0 = K
2
; O
I2
= 1 = J
2

O
S3
= 0 ; O
S4
= 0
O
N2
= 1 = J
1
; O
I3
= 0 = K
1


Urmtorul front descendent al tactului confirm Q
1
= 1 deci A = 1, C = 0 (etapa c) i se pstreaz
configuraia J
2
, K
2
. n schimb comut CBB
2
, deci B = 1, D = 0. Totodat vor comuta J
1
, K
1
pregtind
CBB
1
care va comuta dup faza e. Analiza continu n mod similar.















Fig. 6.7 Circuitul pentru comanda motorului pas cu pas.
Fig. 6.8 Formele de und pentru distribuitorul de impulsuri.
Dan MIHAI Electronic Digital

76
6.2.2 Comanda unui motor pas cu pas n regim de micropire

Regimul de micropire se caracterizeaz prin alimentarea combinat a fazelor astfel nct rotorul s se
poat situa n mai multe poziii stabile ntre axele a 2 faze alturate. Schema alimentrii unui motor pas cu
pas cu 4 faze i divizare prin 4 a pasului precum i formele curenilor rezultai sunt prezentate n fig. 6.9.
Curenii n faze nu mai au forme dreptunghiulare ci n trepte, dup secvene care se repet la fiecare 16
micropai. Pentru a realiza aceti cureni n faze, se utilizeaz 2 convertoare numeric-analogice CNA1 i
CNA2 realizate cu rezistenele R
11
- R
14
, respectiv R
21
-R
24
i comutatoarele statice T
11
-T
14
i T
21
-T
24
.
Fiecare CNA nseriaz cte dou faze opuse ( ) i ( ) prin intermediul ntreruptoarelor k
1
, k
3

respectiv k
2
, k
4
. Principiul comenzii: se conecteaz faza
1
, nchiznd K
1
i T
11
, T
12
, T
13
, T
14
. Rotorul
ocup poziia determinat de axa fazei
1
, curentul prin aceast faz fiind maxim. Se deschide acum T
11
i
se nchid K
2
i T
21
astfel nct curentul fazei
1
scade puin iar faza
2
preia un curent mic. Rotorul va
ocupa o poziie ntre axele fazelor
1
i
2
, mai aproape de
1
i deplasat fa de poziia iniial cu un
micropas. Comanda decurge n continuare similar, conform cu tabelul din fig. 6.10.







































Fig. 6.9 Circuitele electrice i forma curenilor la micropire.
Fig. 6.10 Comutaiile circuitului pentru divizarea cu 4 a pasului.
Dan MIHAI Electronic Digital

77
Nivelele intermediare de curent prin faze depind de valorile rezistentelor R
11
-R
24
. Fiind necesare 16
etape distincte, elementul central al blocului de comand va fi un numrtor binar de 4 bii, reversibil. Ieirile
acestuia vor fi prelucrate de un bloc combinaional pentru furnizarea semnalelor de comand ale
contactoarelor statice. Acest bloc poate fi realizat n mai multe moduri.
ntr-o prim variant se poate utiliza un decodificator 1/16 din ieirile cruia se sintetizeaz semnalele
de comand. Presupunnd c acestea sunt active pe 1, se exemplific sinteza ctorva semnale de comand:
T
11
= O
0
+ O
8
=
8
O
0
O
T
12
= O
0
+ O
1
+O
7
+ O
8
+ O
9
+ O
15

13
T = O
3
+ O
4
+ O
5
+ O
11
+ O
12
+ O
13
=
13
O
12
O
11
O
5
O
4
O
3
O
. . .
K
4
= O
9
+ O
10
+ O
11
+ O
12
+ O
13
+ O
14
+ O
15

Intrrile de adres se preiau direct de la numrtor.

O a doua variant nu utilizeaz dect ieirile numrtorului, notate n continuare cu x
0
, x
1
, x
2
, x
3
(x
3

= MSB) i sinteza liniilor de comand ale distribuitorului se va face cu diagrame K V - fig. 6.11. Schema
bloc de comand va avea structura de principiu din aceeai figur; se prezint de asemenea circuitul de
comutare a sensului de rotaie. Blocul SENS distribuie impulsurile la intrarea CU sau CD a numrtorului.



















O modalitate de materializare economic a blocului combinaional o ofer utilizarea unor reele logice
programabile (PLA). Dimensionarea complet a blocului de comand trebuie s mai in cont de frecvena
limit de comand (mai precis de caracteristica limit de pornire sau la mers n regim stabilizat ).

6.2.3 Schema de comand pentru un invertor trifazat cu tranzistoare

Pentru un invertor trifazat cu tranzistoare bipolare se precizeaz secvena de comand - fig. 6.12. O
perioad complet T conine 6 etape distincte, deci se va utiliza un decodificator 1/6 (care poate fi de tipul
7442 - decodificator BCD/Z) precedat de un numrtor divizor cu 6. Distribuitorul trebuie s sintetizeze
funciile de activare ale canalelor de comand T
1
- T
6
. Notnd ieirile decodificatorului 7442 (active pe
zero) cu A, B, C, D, E, F i etapele din diagrama de comand cu 1, 2, 3, 4, 5, 6, rezult:
F A F A 6 1
1
T D C D C 4 3
4
T
C A C A 3 2
2
T F E F E 6 5
5
T
E D E D 5 4
3
T B A B A 2 1
6
T
Fig. 6.11. Ex. de sintez a unor linii ale distribuitorului i elemente pentru schema de comand.
Dan MIHAI Electronic Digital

78
Aceste relaii i consideraiile anterioare conduc la schema de comad din fig. 6.13. Pentru a obine la
motor vitez variabil de ex. corespunztoare gamei de fecven 10 - 100 Hz, frecvena generatorului de
impulsuri trebuie s fie f
GI
= (60...600) Hz, condiie din care se dimensioneaz grupul RC. Grupul R
R
-C
R
este prevzut pentru iniializarea numrtorului la pornirea montajului. Pentru divizare cu 6, impulsurile
parvin numrtorului pe intrarea B (intrarea A face divizarea cu 2).
Sinteza se poate i face pornind direct de la ieirile numrtorului divizor, construind pentru fiecare linie
de comand T
k
o diagram Karnaugh -Veitch.
Similar se procedeaz pentru o variant de comand cu un coninut mai bogat n fundamental, cnd sunt
n conducie 3 tranzistoare (1 + 2) i sunt n orice etap parcurse de curent toate fazele motorului.






























6.2.4 Bloc logic de prelucrare a informaiei primare de la un traductor liniar incrementul optic

Blocul logic trebuie s permit sesizarea sensului micrii i msurarea cu rezoluie variabil a poziiei
folosind un traductor liniar incremental optic (rigl optic). Elementele constructive ale riglei fac referire la
un model industrial - tipul LIDA - Heidenhein, Germania. Construcia ei este din oel cu zgrieturi fine la
cte 40 m. Un fascicol paralel de lumin strbate o reea optic cu 4 fante apoi este reflectat de rigl spre 4
fotoelemente. Diviziunile riglei absorb lumina, iar spaiile dintre ele o reflect. Deplasnd capul de citire,
lumina captat de fotoelemente variaz din cauza zgrieturilor de pe rigl astfel c la ieirile celor 4
fotoelemente se obin tensiuni peri- odice decalate cu 1/4 perioad. Conectnd n antipararel ieirile de la
fotoelemente 0 / 180
o
electrice cu 90
o
/ 270
o
electrice se obin dou semnale cvasisinusoidale decalate cu
90
o
electrice. Acestea sunt amplificate, formate i transformate n impulsuri dreptunghiulare U
a1
, U
a2

defazate la 90
o
electrice i complementele lor. Capul de citire are o parte electronic cu schema bloc din fig.
6.14. Folosind un bloc logic adiional, este posibil citirea deplasrilor cu rezoluie de 10, 20 sau 40 m i
sesizarea sensului deplasrii. Utiliznd o singur ieire (U
a1
) rezoluia de msurare este de 40 m, adic
Fig. 6.12 Circuitul de putere i o diagram de comutaie a invertorului.
Fig. 6.13 Un circuit digital simplu pentru comanda invertorului.
Dan MIHAI Electronic Digital

79
pasul de divizare al riglei. mbuntirea rezoluiei se realizeaz prin multiplicarea cu 2 sau cu 4 a semnalului
de la traductor.















Schema blocului numeric adiional este redat n fig. 6.15 iar formele de und explicative n fig. 6.16.
Rezoluia variabil se realizeaz prin specificarea unui cod binar de multiplicare pe 2 bii XY.

X = Y = 0 rezoluie 40 m;
X = 1 Y = 0 E = A + C - rezoluie 20 m;
X = 1 Y = 1 E = A + B + C + D - rezoluie 10 m

Combinaia X = 0, Y = 1 nu trebuie s apar.

Determinarea sensului de deplasare se face prin comanda unui CBB - RS conform diagramelor de
semnal din fig. 6.16. Pentru realizarea complet a sistemului de poziionare mai sunt necesare blocuri de
prescriere cot, numrare, afiare i comand motor electric de acionare.


























Fig. 6.14 Schema bloc a capului optic i semnale de baz.
Fig. 6.15 Circuitul de prelucrare a semnalelor de la traductor.
Dan MIHAI Electronic Digital

80
















































6.2.5 Analiza unui circuit secvenial

Micarea de translaie alternativ a mesei de la o rabotez - fig. 6.17 - este realizat printr-un mecanism
urub-piuli. Motorul de antrenare are dou sensuri, iar limitatorii S
1
i S
2
delimiteaz cursa. Cheia a
comand ciclul de funcionare. Se cunoate schema electric de comand - fig. 6.17. Este necesar realizarea
unui tabel cu elemente ajuttoare pentru depanarea acesteia. Sistemul de comand este de tip secvenial, K
1
Fig. 6.16 Forme de und explicative pentru funcionarea circuitului de la fig. 6.15.
Dan MIHAI Electronic Digital

81
constituind funcia secundar iar K
S
, K
D
ieiri. a este variabila de comand i mpreun cu S
1
i S
2

formeaz vectorul variabilelor de intrare. Ecuaiile rezultate corespund unui circuit de tip Moore. Tabelul din
fig. 6.17 se refer la 4 defecte posibile i marcheaz cauzele corespunztoare.
















































6.2.6 Comanda unei vane

Se va realiza sinteza comenzii unei vane acionate electric. Elementele constructive sunt redate n fig.
6.18. Micarea este controlat printr-o cam care poate aciona un limitator b. La o comand scurt asupra
Fig. 6.17 Exemplu de analiz pentru un circuit de comand de tip secvenial pentru o
structur electromecanic.
Dan MIHAI Electronic Digital

82
butonului cu revenire a, motorul M trebuie s realizeze o rotaie de 90
o
. Variabile terminale:

- a, b: intrri;
- M : ieire.

Ciclul funcional, strile asociate, elementele
de sintez (metoda Huffman) i circuitul secvenial
asincron rezultat pentru comand sunt coninute n
fig. 6.19. Circuitele basculante monostabile CBM1
i CBM2 sunt formatoare de semnal logic pornind
de la comutrile contactelor mecanice a i b.
Durata strii instabile asociat lor este de ordinul
sutelor de s, mai mare dect perioada oscilaiilor
contactelor a i b. CBM2 folosete aceeai
configuraie de circuit cu CBM1 i s-a reprezentat
n schem simbolic. Optocuplorul realizeaz
funcia de driver impuls comand pentru triacul din circuitul de for, asigurnd i separarea galvanic dintre
comand i elementul de execuie conectat la reeaua industrial. S-a presupus utilizarea unui motor
universal cu colector.



































Fig. 6.18 Vana comandat.
Fig. 6.19 Comanda pentru motorul vanei.
Dan MIHAI Electronic Digital

83
6.2.7 Comanda unei instalaii de splat autovehicule

Instalaia este prezentat schematic n fig. 6.20. Cruciorul (aparatul de splat) este acionat de un motor
cu 2 sensuri de rotaie: D (dreapta) i S (stnga). Limitatorii de curs de pe calea de rulare a cruciorului
definesc distana pe care trebuie s lucreze sistemul de splare. n repaus acesta este retras n stnga.
Comanda ciclului se face de la un buton cu revenire a; la acionarea lui cruciorul pornete spre dreapta.
Dup ce a revine, se comand deschiderea vanei de ap V i este pus n micare motorul M de rotaie a
periei. Dup terminarea cursei dreapta, cruciorul revine pn la S
0
cnd toate elementele sunt dezactivate.
Pentru sinteza shemei de comand, se realizeaz diagrama de stri funcionale cu semnalele asociate acestora
- fig. 6.20 - dup care se folosete metoda Huffmann. Se completeaz matricea primitiv a strilor numai cu
locaiile corespunznd unor stri funcionale. Etapele sintezei sunt prezentate de fig. 6, 20, 6.21 iar schema
de comand (variantele cu comutaie dinamic i cu comutaie static) n fig.6.21.



































6.2.8 Comanda unei prese automate

Presa din fig. 6.22 folosete acionri hihraulice cu comand electric. Cilindrul P - principal - este cu
dublu efect iar cilindrul S realizeaz strngerea (fixarea) piesei i este cu simplu efect. Comanda se d de la
butonul cu revenire a. La terminarea strngerii (sesizat de S1), P avanseaz, elibernd pe S2. O nou
comand a scoate sistemul de ambutisare din poziia de presare i determin retragerea lui P i apoi a lui S.
Ciclul de funcionare i variabilele asociate: Etapele sintezei (metoda Huffmann) i schema rezultat sunt
prezentate n fig. 6.22 i respectiv 6.23.
Fig. 6.20 Instalaia electromecanic i strile pentru sinteza comenzii.
Dan MIHAI Electronic Digital

84



















































6.2.9 Circuit pentru tratare semnale de la un encoder

Se dorete mbuntirea rezoluiei de msur a unui traductor incremental de deplasare i sesizarea
sensului de rotaie. Metoda general de multiplicare a numrului de impulsuri (cu 2 sau 4, dar exist soluii
Fig. 6.21 Sinteza comenzii pentru instalaia de la fig. 6.20.
Dan MIHAI Electronic Digital

85
Fig. 6.22 Sinteza comenzii pentru o pres.























































Dan MIHAI Electronic Digital

86




















i pentru factori mai mari) va fi implementat cu ajutorul unei memorii ROM - fig. 6.24. Memoria are o
geometrie 16 x 4 bii. Biii de date D
0
i D
1
desemneaz sensul micrii activnd intrarea de numrare
nainte respectiv napoi a numrtorului impulsurilor de deplasare.
Presupunnd c la nceput A = 1 i B = 0, pentru adresa 1010 se gsete data 0010 - stare stabil a
structurii ntruct secvenele A
2
A
3
i D
2
D
3
sunt identice. n etapa urmtoare A
0
= A
1
= 1 i cuvntul
memorat este 1011 cu A
2
A
3
D
2
D
3
deci starea este instabil. D
0
va trimite un puls pe CU. Starea stabil se
va regsi cnd D
3
= D
2
= 1, deci pentru aceeai configuraie a intrrii sistemul va evolua spre adresa 1111, la
care cuvntul memorat este 0011. Dac n starea 3 se schimb sensul de rotaie, va fi activat CD. Analiza
decurge similar.
Pentru multiplicarea impulsurilor de la traductor cu 4 se poate utiliza schema din fig. 6.25. Ideea este a
contorizrii tuturor fronturilor semnalelor ce corespund rezoluiei de baz. Se utilizeaz un numrtor pe 16
bii obinut prin cascadarea a 4 circuite 74LS193, reversibile i cu comutare pe front descendent. DF este un
detector de fronturi, cu o ieire activat de fiecare front ascendent i cealalt la fiecare front descendent.
Imediat dup t
0
, LSB i LSB + 1 (care este chiar A) devin 1 i datorit impulsului de numrare napoi,
numrtorul trece de la 0000 H la FFFF H. Dup t
1
, acesta trece n starea FFFE H iar dup t
2
la FFFD H etc.


















Fig. 6.23 Circuitul rezultat pentru comanda presei.
Fig. 6.24 Dublare rezoluie encoder cu ROM.
Dan MIHAI Electronic Digital

87
















Pentru factori de multiplicare mai mari dect 4, se prelucreaz semnalele cvasisinusoidale de la senzor n
sensul obinerii unor diferite defazaje n raport cu informaia iniial. O funcionare corect a sistemului de
poziionare este condiionat de pstrarea defazajului n cuadratur A - B.

6.2.10 Analiza hazardului n funcionarea unui circuit secvenial

Fig. 6.26 prezint o structur simpl de tip releu cu memorare. Releul este comandat prin butonul b cnd
a = 1. Pentru a = 0, Y i memoreaz starea. Ecuaia logic:

Y = a b +a y

Y trebuie s funcioneze conform tabelului din fig. 6.27
Se va exemplifica n detaliu trecerea de la starea 4 la 5. Cnd a trece de pe poziia din dreapta (a) pe poziia
din stnga, releul Y nemaifiind alimentat, exist riscul desfacerii contactului y. n diagrama K-V se observ o
separare a suprafeelor elementare cu linie continu. Luarea n considerare i a suprafeei ncadrate cu linie
punctat conduce la o form care nu mai este minimal dar va ameliora funcionarea circuitului. Hazardul
dispare datorit unei ci suplimentare b.y care asigur trecerea curentului independent de valoarea variabilei
a.

Y = a b +a y + b y = a b + y a + b

Problematica hazardului n funcionarea circuitelor digitale este deosebit de important i de
complex; se recomand o consultare bibliografic n acest sens.














Fig. 6.25 Multiplicatorul de impulsuri.
Fig. 6.26. Analiza i corectarea funciuonrii unui circuit cu hazard.
Dan MIHAI Electronic Digital

88

Bibliografie

1. Ardelean I. Giuroiu H, Petrescu L, Circuite integrate CMOS. Manual de utilizare, Ed. Tehnic, Bucureti,
1986.
2. Blakeslee Th., Proiectarea cu circuite logice MSI i LSI standard, Ed. Tehnic, Bucureti, 1988.
3. Hintea S., Festil Lelia, Crlugea Mihaela, Circuite integrate digitale. Culegere de probleme. Editura Casa
Crii de tiin, Cluj-Napoca, 2000.
4. Holdsworth B., Martin Gr., Digital Systems Reference Book , Butterworth Heinemann, Oxford, 1991.
5. Ivnescu M., Cauil I., Automate industriale, Ed. Scrisul Romnesc, Craiova, 1984.
6. Mihai D., Comenzi numerice pentru sisteme electromecanice, Ed. Did. Nova, Craiova, 1996.
7. Nussbaumer H., Informatique industrielle, vol. 1- 4, Presses Polytechniques et Universitaires Romandes,
Lausane, 1986, 1987.
8. Sztoianov, J., De la poarta TTL la microprocesor. Ed. Tehnica, Bucuresti,1991
9. Toace Gh., Nicula D., Electronic digital, vol. I, Ed. Tehnic, Bucureti, 2005.
10. Valachi I., Brsan M, Tehnici numerice i automate, Ed. Junimea, Iai, 1986.
11. Wakerly J., Digital Design. Principles and Practices, Prentice Hall Int. Ed., London, 1994.


List cu abrevieri

ASCII: cod alfanumeric
ASIC: circuit LSI specializat pe aplicaie
ASM: main cu algoritm de stare

BCD: cod binar - zecimal
BCN: cod binar - natural
BR: mprumut

CAS: semnal selecie coloane
CBB: circut basculant bistabil
CBM: circuit basculant monostabil
CCD: circuite cu cuplare prin sarcin (familie de circuite integrate)
CCLK: tact pentru coloane
CD: codificator
CD: numrare napoi
CG: control pori (semnal)
CK, CLK: ceas (semnal)
CL: circuit logic
CL: terge (semnal)
CLC: circuit logic combinaional
CLS: circuit logic secvenial
CMOS: MOS complementar (familie circuite logice)
CR: cifr - rang (produs)
CS: selecie cip (semnal)
CU: numrare nainte

DCD: decodificator
DIL: dispunere pe 2 linii (pini)
DMUX: demultiplexor
DRAM: RAM dinamic
DSP: procesor de semnal
DTL: diod - tranzistor logic (familie de circuite integrate)

Dan MIHAI Electronic Digital

89
E: validare (semnal)
EAROM: PROM cu tergere pe cale electric
ECL: logic cu cuplare prin emitor (familie de circuite integrate)
EPROM: PROM cu tergere (prin expunere la ultraviolete)
E
2
PROM: PROM cu tergere pe cale electric

FET: tranzistor cu efect de cmp
FO: factor de ieire (ncrcare) la circuite integrate
FIFO: primul intrat - primul ieit (tip memorie)

H: nivel logic ridicat
HLL: nivel logic ridicat (grup de circuite integrate)
HS: hazard static
HTTL: subfamilie (rapid) TTL
HZ: impedan ridicat

I / O: intrare - ieire
IT: instalaie tehnologic
I
2
L: logic integrat cu injecie (familie de circuite integrate)

KEPROM: variant PROM
K - V: Karnaugh - Veitch (diagram)

L: nivel logic cobort
LCD: afiaj cu cristale lichide
LCLK: tact pentru linii
LD: ncrcare
LED: diod electroluminiscent
LIFO: ultimul intrat - primul ieit (tip memorie)
LOCMOS: MOS cu oxidare local (subfamilie de circuite integrate CMOS)
LSB: cel mai puin semnificativ bit
LSI: integrare la scar larg (circuite integrate)

MC: mod comutare registre
MOS: semiconductor metal - oxid (familie)
MSB: cel mai semnificativ bit
MSI: integrare la scar medie (circuite integrate)
MUX: multiplexor

NMOS: MOS cu canal N
Nr.: numrtor
NVRAM: RAM nevolatil (cu baterii)

OE: validare ieire (semnal)
OTP: memorie cu programare unic (EPROM)

PMOS: MOS cu canal P
PMUX: MUX programabil
PR: presciere (semnal)
PROM: ROM cu programare la utilizator

RAM: memorie cu scriere i citire
RAS: selectare linii de adres
RC: grup rezisten - condensator
Dan MIHAI Electronic Digital

90
RD: citire (semnal)
REPROM: variant PROM
ROM: memorie numai pentru citit

SAM: memorie cu acces serial
SFC: sistem funcional complet
SMD: dispozitive (circuite) cu montare la suprafa
SSF: sistem cu stri finite
SSI: integrare la scar mic (circuite integrate)
SVLSI: integrare la scar "super" foarte mare

TS: trigger Schmitt
TSB: buffer cu trei stri
TSL: logic cu 3 stri
TTL: logic tranzistor - tranzistor (familie de circuite integrate)

UVPROM: alt denumire pentru EPROM

VLSI: integrare la scar foarte mare (circuite integrate)
WR: scriere (semnal)