1

Universitatea Transilvania Braov

Facultatea de Inginerie Electric i tiina Calculatoarelor
Specializarea: Automatic i Informatic Aplicat



























Profesor coordonator: Student : (gr. 4421 A)
Florin Moldoveanu Ghita Andrei

2


TEM PROIECT Nr.57


Un circuit logic combinaional este definit prin urmtoarele funcii logice
booleene:

f 1
FCD
(x
1
, x
2
, x
3
, x
4
) = P
0
+P
1
+P
2
+P
3
+P
7
+P
8
+P
9
+P
10
+P
11
;

f
2
FCD
(x
1
, x
2
, x
3
, x
4
) = P
0
+P
2
+P
5
+P
7
+P
8
+P
10
;

f
3
FCD
(x
1
, x
2
, x
3
, x
4
) = P
1
+P
5
+P
6
+P
7
+P
9
+P
13
.


Se cere:

a) S se exprime funciile f
1
, f
2
i f
3
cu FCC (forma canonic conjunctiv), tabel
de adevr i diagrame Karnaugh.
b) S se obin ambele forme minime (disjunctiv i conjunctiv) ale funciilor
logice, utilizndu-se metoda diagramelor Karnaugh; se vor obine, de
asemenea formele minime disjunctive pentru funciile f
2
, f
3
i prin metoda
metoda Quine-McCluskey.
c) S se obin formele minime disjunctive ale celor trei funcii logice,
folosindu-se metoda minimizrii ansamblului.
d) S se implementeze funciile logice, independent, numai cu pori logice I-
NU (porile logice sunt realizate n tehnologia TTL).
e) S se implementeze funciile logice, independent, numai cu pori logice SAU-
NU (porile logice sunt realizate n tehnologia CMOS).
f) S se implementeze ansamblul funciilor logice numai cu pori logice I-NU
(porile logice sunt realizate n tehnologia TTL).
g) S se implementeze ansamblul funciilor logice n urmtoarea variant:
funciile f
1
i f
2
cu pori logice I-NU, realizate n tehnologia TTL, iar funcia
f
3
cu pori logice SAU-NU, realizate n tehnologia CMOS.
h) S se implementeze ansamblul funciilor logice cu MUX-uri de 8 respectiv 16
ci (circuitele sunt realizate n tehnologia TTL).
i) S se implementeze ansamblul funciilor logice cu DMUX-uri de 8 respectiv
16 ci i pori logice I-NU n prima variant, respectiv I n a doua variant
(toate circuitele sunt realizate n tehnologia CMOS).
j) S se calculeze timpii de propagare intrare-ieire, pentru toate schemele
logice obinute.
k) S se calculeze puterile disipate pentru toate schemele logice obinute.
l) S se compare soluiile de implementare obinute.
m) Se va face analiza, prin simulare, a tuturor schemelor logice obinute
utilizndu-se pachetul de programe OrCAD.
Pe schemele logice obinute se vor specifica tipul i gradul de utilizare al fiecrui
circuit integrat.

3



Tabel de adevr:






Echiv.
zecimal
Intrari Iesirile
functiilor
x1 x2 x3 x4 f1 f2 f3
0 0 0 0 0 1 1 0
1 0 0 0 1 1 0 1
2 0 0 1 0 1 1 0
3 0 0 1 1 1 0 0
4 0 1 0 0 0 0 0
5 0 1 0 1 0 1 1
6 0 1 1 0 0 0 1
7 0 1 1 1 1 1 1
8 1 0 0 0 1 1 0
9 1 0 0 1 1 0 1
10 1 0 1 0 1 1 0
11 1 0 1 1 1 0 0
12 1 1 0 0 0 0 0
13 1 1 0 1 0 0 1
14 1 1 1 0 0 0 0
15 1 1 1 1 0 0 0









Forma canonic conjunctiv a unei funcii booleene dat prin tabel de adevr se
obine n modul urmtor:
1. Din tabelul de adevr al funciei se consider toate n-uplele pe care funcia le aplic n
0.
2. Se scriu termenii canonici disjunctivi care corespund acestor n-uple. n expresia TCD
argumentul
i
x intr ca atare sau negat dup cum n combinaia considerat are valoarea 0
sau 1.
3. Termenii canonici disjunctivi obinui la pasul 2 se reunesc prin semnul conjunciei.
4

) 15 , 14 , 12 , 11 , 10 , 8 , 4 , 3 , 2 , 0 (
* * * * * * * * *
) )( (
) )( )( )( (
) )( )( )( ( ) , , , (
) 15 , 14 , 13 , 12 , 11 , 9 , 6 , 4 , 3 , 1 ( * * * * * * * * *
) )( (
) )( )( )( )( (
) )( )( ( ) , , , (
) 15 , 14 , 13 , 12 , 6 , 5 , 4 (
* * * * * *
) )( )( (
) )( )( )( ( ) , , , (
15 14 12 11 10 8 4 3 2 0
4 3 2 1 4 3 2 1
4 3 2 1 4 3 2 1 4 3 2 1 4 3 2 1
4 3 2 1 4 3 2 1 4 3 2 1 4 3 2 1 4 3 2 1 3
15 14 13 12 11 9 6 4 3 1
4 3 2 1 4 3 2 1
4 3 2 1 4 3 2 1 4 3 2 1 4 3 2 1 4 3 2 1
4 3 2 1 4 3 2 1 4 3 2 1 4 3 2 1 2
15 14 13 12 6 5 4
4 3 2 1 4 3 2 1 4 3 2 1
4 3 2 1 4 3 2 1 4 3 2 1 4 3 2 1 4 3 2 1 1
H =
=
+ + + + + +
+ + + + + + + + + + + +
+ + + + + + + + + + + + =
H = =
+ + + + + +
+ + + + + + + + + + + + + + +
+ + + + + + + + + =
H =
=
+ + + + + + + + +
+ + + + + + + + + + + + =
S S S S S S S S S S
x x x x x x x x
x x x x x x x x x x x x x x x x
x x x x x x x x x x x x x x x x x x x x f
S S S S S S S S S S
x x x x x x x x
x x x x x x x x x x x x x x x x x x x x
x x x x x x x x x x x x x x x x f
S S S S S S S
x x x x x x x x x x x x
x x x x x x x x x x x x x x x x x x x x f
FCC
FCC
FCC

1
f
2
f


X
1
X
2
X
3
X
4




00



01



11



10

X
1
X
2
X
3
X
4




00



01



11



10
00 1 0 0 1 00 1 0 0 1
01 1 0 0 1 01 0 1 0 0
11 1 1 0 1 11 0 1 0 0
10 1 0 0 1 10 1 0 0 1

3
f

X
1
X
2
X
3
X
4




00



01



11



10

00 0 0 0 0
01 1 1 1 1
11 0 1 0 0
10 0 1 0 0

b) S se obin ambele forme minime (disjunctiv i conjunctiv) ale funciilor logice,
utilizndu-se metoda diagramelor Karnaugh; se vor obine, de asemenea formele minime
disjunctive pentru funciile
2
f si
3
f i prin metoda metoda Quine-McCluskey.




5

Minimizarea funciilor booleene prin metoda diagramelor Karnaugh:

Pentru a gsi forma minim disjunctiv (FMD) a unei funcii trebuie alei numai
acei implicani primi care includ toi termenii canonici ai funciei i conduc la o form a
funciei realizat cu cost minim. Pentru gsirea acoperirii cu cost minim trebuie cutate
toate acoperirile posibile pentru funcia dat din care se alege acoperirea care ndeplinete
condiia de cost minim fa de un anumit criteriu de cost. Costul CR se definete ca fiind
suma costurilor implicanilor primi din acoperirea considerat.
O funcie boolean are i o form minim conjunctiv (FMC). Pentru a vedea care
dintre aceste dou forme minime, disjunctiv sau conjunctiv, conduce la o reea cu cost
mai mic trebuie gsite ambele. O metod simpl de determinare a FMC este aceea a
cutrii FMD pentru negata funciei date i negarea acesteia. Negata unei funcii se obine
lundu-se n considerare compartimentele marcate cu zero.

Formele minime disjunctive:


X
1
X
2
X
3
X
4




00



01



11



10
00 1 0 0 1
01 1 0 0 1
11 1 1 0 1
10 1 0 0 1







2 4 3 1 4 3 2 1 1
) , , , ( x x x x x x x x f
FMD
+ =






X
1
X
2
X
3
X
4




00



01



11



10
00 1 0 0 1
01 0 1 0 0
11 0 1 0 0
10 1 0 0 1



4 2 1 4 2 4 3 2 1 2
) , , , ( x x x x x x x x x f
FMD
+ =

6


X
1
X
2
X
3
X
4




00



01



11



10
00 0 0 0 0
01 1 1 1 1
11 0 1 0 0
10 0 1 0 0









3
2 1 4 3 4 3 2 1 3
) , , , ( x x x x x x x x x f
FMD
+ =

Formele minime conjunctive


X
1
X
2
X
3
X
4




00



01



11



10
00 1 0 0 1
01 1 0 0 1
11 1 1 0 1
10 1 0 0 1



) )( )( ( ) , , , (
4 2 3 2 2 1 4 3 2 1 1
x x x x x x x x x x f
FMC
+ + + =








X
1
X
2
X
3
X
4




00



01



11



10
00 1 0 0 1
01 0 1 0 0
11 0 1 0 0
10 1 0 0 1




) )( )( ( ) , , , (
2 1 2 4 4 2 4 3 2 1 2
x x x x x x x x x x f
FMC
+ + + =

7





X
1
X
2
X
3
X
4




00



01



11



10
00 0 0 0 0
01 1 1 1 1
11 0 1 0 0
10 0 1 0 0









) )( )( ( ) , , , (
3 2 3 1 4 3 4 3 2 1 3
x x x x x x x x x x f
FMC
+ + + =








Minimizarea funciilor prin metoda Quine-McCluskey

Aceast metod pornete de la forma canonic a funciei de minimizat. Metoda
are dou etape:
- se determin implicanii primi;
- se selecteaz dintre implicanii primi obinui doar aceia care acoper total
termenii canonici ai funciei date i asigur realizarea acesteia la un pre de
cost minim.
Termenii canonici se compar n felul urmtor:
- se compar fiecare termen canonic cu toi ceilali;
- cnd se gsesc doi termeni care au proprietate de adicen, variabila
redundant se elimin, obinndu-se un termen elementar;
- primul ciclu de comparaii se consider ncheiat n momentul n care s-au
comparat ntre ei toi termenii canonici, obinndu-se toi implicanii primi
posibili;
- se compar ntre ei pe acelai criteriu termenii elementari obinui;
- se vor face attea cicluri de comparaie cte sunt necesare, pentru a nu mai
exista termeni elementari cu proprietatea de adiacen.


8

2
f

Grupa Indici
1
x
2
x
3
x

4
x
0
0
P 0 0 0 0
1
2
P
8
P
0
1
1
0
0
0
0
0
2
5
P
10
P
0
1
1
0
0
0
1
1
3
7
P
0 1 1 1

Grupa Indici
1
x
2
x
3
x
4
x Implicani
primi
0
2 0
P P
8 0
P P
0
-
0
0
-
0
0
0

1
10 2
P P
10 8
P P
-
1
0
0
1
-
0
0
2
7 5
P P

0 1

- 1

X

Grupa Indici
1
x
2
x
3
x
4
x Implicani
primi
0
10 8 2 0
P P P P
10 2 8 0
P P P P
-
-
0
0
-
-
0
0
Y

Implicani
Primi
0
P
2
P
5
P
7
P
8
P
10
P
x * *
y * * * * *
4 2 1 4 2 4 3 2 1 2
) , , , ( x x x x x x x x x f
FMD
+ =


9

3
f
Grupa Indici
1
x
2
x
3
x
4
x
1
1
P 0 0 0 1
2
5
P
6
P
9
P
0
0
1
1
1
0
0
1
0
1
0
1
3
7
P
13
P
0
1
1
1
1
0
1
1

Grupa Indici
1
x
2
x
3
x
4
x Implicani
primi
1
1
P
5
P

1
P
9
P
0

-
-

0
0

0
1

1


2
5
P
7
P
5
P
13
P
6
P
7
P
9
P
13
P
0
-

0
1
1
1

1
-
-
0

1
0
1
1

-
1


x


Grupa Indici
1
x
2
x
3
x
4
x Implicani
primi
1
13 9 5 1
P P P P
13 5 9 1
P P P P
-
-
0
0
-
-
0
0
Y

Implicani
Primi
1
P
5
P
6
P
7
P
9
P
13
P
x * *
y * * * *

4 3 3 2 1 4 3 2 1 3
) , , , ( x x x x x x x x x f
FMD
+ =

10

b) S se obin formele minime disjunctive ale celor trei funcii logice, folosindu-se
metoda minimizrii ansamblului.

) 13 , 9 , 7 , 6 , 5 , 1 ( ) , , , (
) 10 , 8 , 7 , 5 , 2 , 0 ( ) , , , (
) 11 , 10 , 9 , 8 , 7 , 3 , 2 , 1 , 0 ( ) , , , (
4 3 2 1 3
4 3 2 1 2
4 3 2 1 1
E =
E =
E =
x x x x f
x x x x f
x x x x f
FCD
FCD
FCD


1
f *
2
f = ( E 0,2,7,8,10)
1
f *
3
f = ( E 1,7,9)
2
f *
3
f = ( E 5,7)
1
f *
2
f *
3
f = ( E 7)
1
f
*
2
f


X
1
X
2
X
3
X
4




00



01



11



10
00 1 0 0 1
01 0 0 0 0
11 0 1 0 0
10 1 0 0 1


1
f
*
3
f



X
1
X
2
X
3
X
4




00



01



11



10
00 0 0 0 0
01 1 0 0 1
11 0 1 0 0
10 0 0 0 0








2
f *
3
f
11



X
1
X
2
X
3
X
4




00



01



11



10
00 0 0 0 0
01 0 1 0 0
11 0 1 0 0
10 0 0 0 0



1
f *
2
f *
3
f



X
1
X
2
X
3
X
4




00



01



11



10
00 0 0 0 0
01 0 0 0 0
11 0 1 0 0
10 0 0 0 0






Funcia Implicani primi Funcia Implicani primi
Indici Expresia Notaia Indici Expresia Notaia
1
f
3,7


0,1,3,2,8,9,
10,11
2
4 3 1
x
x x x

h



e
2 1
f f
0,2.8,10

7

4 2
x x
4 3 2 1
x x x x
a

b
2
f
5,7




0,2,8,10
4 2
4 2 1
x x
x x x

-




-
3 1
f f
1,9
4 3 2
x x x
c
3 2
f f
5,7
4 2 1
x x x
d
3
f

6,7

1,5,9,13
4 3
3 2 1
x x
x x x

f

g
`
1
f
*
2
f
*
3
f
7
4 3 2 1
x x x x




12


Implicani primi Termeni canonici
Notaie Indici Funcie
1
f
2
f
3
f
0 1 2 3 7 8 9 10 11 0 2 5 7 8 10 1 5 6 7 9 13
a 0,2,8,10
2 1
f f * * * * * * * *
b 7
3 2 1
f f f * * *
c 1,9
3 1
f f * * * *
d 5,7
3 2
f f * * * *
e 0,1,3,2,
8,9,10
1
f * * * * * * * *
f 6,7
3
f * *
g 1,5,9,13
3
f * * * *
h 3,7
1
f * *

4 3 3 2 1 4 3 2 1 3
4 2 1 4 2 4 3 2 1 2
2 4 3 1 4 3 2 1 1
) , , , (
) , , , (
) , , , (
x x x x x f g x x x x f
x x x x x d a x x x x f
x x x x h e x x x x f
FMD
FMD
FMD
+ = + =
+ = + =
+ = + =















d) S se implementeze funciile logice, independent, numai cu pori logice I-NU (porile
logice sunt realizate n tehnologia TTL).

13

) ( ) , , , (
4 3 1 2 4 3 1 2 4 3 2 1 1
x x x x x x x x x x x x f
FMD
= + =

1*74LS00(-2)
1*74LS10(-2)

) ( ) ( ) , , , (
4 2 1 4 2 4 2 1 4 2 4 3 2 1 2
x x x x x x x x x x x x x x f
FMD
= + =


2*7400
1*7410(-2)
) )( ( ) , , , (
3 2 1 4 3 3 2 1 4 3 4 3 2 1 3
x x x x x x x x x x x x x x f
FMD
= + =

14


1*7400
1*7410(-2)
e) S se implementeze funciile logice, independent, numai cu pori logice SAU-NU
(porile logice sunt realizate n tehnologia CMOS).

) ( ) , , , (
4 3 1 2 4 3 1 2 4 3 1 2 4 3 2 1 1
x x x x x x x x x x x x x x x x f
FMD
+ + + = + + = + =

2*74HC27(-1)
) ( ) ( ) )( ( ) , , , (
4 2 1 4 2 4 2 1 4 2 4 2 1 4 2 4 3 2 1 2
x x x x x x x x x x x x x x x x x x x f
FMD
+ + + + = + = + =



2*74HC27(-1)
15

) ( ) ( ) )( ( ) , , , (
3 2 1 4 3 3 2 1 4 3 3 2 1 4 3 4 3 2 1 3
x x x x x x x x x x x x x x x x x x x f
FMD
+ + + + = + + + = + =


2*74HC27(-1)

f) S se implementeze ansamblul funciilor logice numai cu pori logice I-NU (porile
logice sunt realizate n tehnologia TTL).

16



74LS00 74LS10 74LS20



17

g)S se implementeze ansamblul funciilor logice n urmtoarea variant: funciile f
1
i f
2

cu pori logice I-NU, realizate n tehnologia TTL, iar funcia f
3
cu pori logice SAU-NU,
realizate n tehnologia CMOS


h) S se implementeze ansamblul funciilor logice cu MUX-uri de 8 respectiv 16 ci
(circuitele sunt realizate n tehnologia TTL).

Un circuit de multiplexare este un circuit logic combinaional care, n cazul general,
are 2
n
intrri de date (I
2
n
-1
I
2
I
1
I
0
), n intrri de selecie (S
0
S
1
S
n+1
) i o ieire (Z).
Expresia ieirii Z la un moment dat este dat de intrare I
k
, k=0, ,2
n-1
unde k reprezint
echivalentul zecimal al numrului binar dat de strile 1 i 0 ale intrrilor de selecie:
k=S
n-1
, S
n-2
, , S
1
, S
0
.







18


Implementarea funciei
1
f cu 2xMUX de 8 ci conectate n paralel

La implementarea unei funcii logice cu 2 multiplexoare de 8 ci legate n paralel
variabilele funciei de implementat se aplic astfel : prima variabil (cea mai
semnificativ ) se aplic pe intrarea de strobare la primul multiplexor aa cum este ea iar
la al doilea multiplexor negat, celelalte variabile aplicndu-se n ordinea
semnificativitaii lor pe intrrile de date. Pe intrrile de selecie se vor aplica semnale
corespunztoare echivalenilor zecimali prezeni n expresia funciei urmnd ca ieirile
celor dou multiplexoare s fie legate ntr-o poart SAU.


Implementarea funciei
2
f cu MUX de 8 ci i o variabil aplicat pe intrrile de
date

La implementarea unei functii cu un multiplexor de 8 ci i o variabil aplicat pe
intrrile de date se pleaca de la tabelul de adevr al funciei de implementat separndu-se
variabila cea mai puin semnificativ. Astfel din cele n variabile se separ n-1 avnd
ponderile cele mai mari si se plic pe intrrile de selecie ale multiplexorului. Astfel se
obin termeni canonici de n-1 variabile. Pentru a obine ns termenii canonici de n
variabile prezeni n expresia funciei de implementat trebuie adugat variabila separat.
Acest lucru se realizeaz prin aplicarea variabilei pe intrrile de date ale MUX-ului.








19

Nr. Crt. Intrari Iesirea funciei f2
x1 x2 x3 x4 f2
0 0 0 0 0 1
1 0 0 0 1 0
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 0
12 1 1 0 0 0
13 1 1 0 1 0
14 1 1 1 0 0
15 1 1 1 1 0
1 000
2 3 2 1
= = F x x x pentru
4 0 4
0 x D x = =
1 001
2 3 2 1
= = F x x x pentru
4 1 4
0 x D x = =
1 010
2 3 2 1
= = F x x x pentru
4 2 4
1 x D x = =
1 011
2 3 2 1
= = F x x x pentru
4 3 4
1 x D x = =
1 100
2 3 2 1
= = F x x x pentru
4 4 4
0 x D x = =
1 101
2 3 2 1
= = F x x x pentru
4 5 4
0 x D x = =
0 110
2 3 2 1
= = F x x x oricare ar fi 0
6 4
= D x
0 111
2 3 2 1
= = F x x x oricare ar fi 0
7 4
= D x


f
2
FCD
(x
1
, x
2
, x
3
, x
4
) = P
0
+P
2
+P
5
+P
7
+P
8
+P
10

=
4 3 2 1 4 3 2 1 4 3 2 1 4 3 2 1 4 3 2 1 4 3 2 1
x x x x x x x x x x x x x x x x x x x x x x x x + + + + +
=
4 3 2 1 4 3 2 1 4 3 2 1 4 3 2 1 4 3 2 1 4 3 2 1
) ( ) ( ) ( ) ( ) ( ) ( x x x x x x x x x x x x x x x x x x x x x x x x + + + + +
= 0 0
' '
7
' '
6 4
' '
5 4
' '
4 4
' '
3 4
' '
2 4
' '
1 4
' '
0
P P x P x P x P x P x P x P + + + + + + +
20


Implementarea funciei
3
f cu MUX de 16 ci

La implementarea cu multiplexoare de 16 ci variabilele funciei se vor aplica pe
intrrile de date. Deoarece circuitul are ieiri active n 0 logic rezult c pe intrrile de
selecie se vor lega la 1 logic termenii canonici care nu sunt prezeni n expresia
funciei iar termenii canonici prezeni n expresia funciei se vor lega la 0 logic.

f 1
FCD
(x
1
, x
2
, x
3
, x
4
) = P
0
+P
1
+P
2
+P
3
+P
7
+P
8
+P
9
+P
10
+P
11
;


21

Implementarea cu circuite integrate:

3x74LS151(-) 1x74LS150(-)

1x74LS04(-4) 1x74LS02(-3)





22


i) S se implementeze ansamblul funciilor logice cu DMUX-uri de 8 respectiv 16 ci i
pori logice I-NU n prima variant, respectiv I n a doua variant (toate circuitele sunt
realizate n tehnologia CMOS).
Demultiplexoarele sunt circuite combinaionale care, n cazul general au o intrare
de date I, n intrri de selecie S
0
, S
1
, , S
n-1
si 2
n
ieiri Z
0
, Z
1
, , Z
2
n-1
.
Pentru implementarea funciilor cu DMUX variabilele funciei se vor aplica pe intrrile
de selecie n raport cu ponderile acestora.

Pentru realizarea nivelului logic SAU se pot folosi pori:

1. I-NU, n acest caz se leag la intrrile porilor I-NU ieirile DMUX
corespunztoare termenilor canonici prezentai n expresia funciei de implementat.
2. I, n acest caz se leag la intrrile porilor I ieirile DMUX corespunztoare
termenilor canonici care nu apar n expresia funciei (se vor considera funciile
negate).

1
4




1
3




1
2




1
1




1
0




9





8
1
6




1
5




1
4




1
3




1
2




1
1




1
0




9
x1
F3
1 2 1 1 1 0 9 8 7 6 5 4 3 2 1
x3
7
4
L
S
0
2
1
6




1
5




1
4




1
3




1
2




1
1




1
0




9
VCC
7
4
L
S
1
5
1
F1
8





7





6





5





4





3





2





1
7





6





5





4





3





2





1
24 23 22 21 20 19 18 17 16 15 14 13
F2
x2
7





6





5





4





3





2





1
7
4
L
S
1
5
1
1
6




1
5




1
4




1
3




1
2




1
1




1
0




9
7
4
L
S
1
5
1
8





7





6





5





4





3





2





1
8





7





6





5





4





3





2





1
7
4
L
S
0
4
1
4




1
3




1
2




1
1




1
0




9





8
x4
74LS151
23

n cazul n care funcia are, n caz general, n variabile i se impune s se
implementeze un DMUX 1:2
n-1
se va separa variabila cu ponderea cea mai mare, iar
cele n-1 variabile de stare se vor aplica pe intrarile DMUX n raport cu ponderile lor.
Deoarece la ieirile acestor circuite se obin termeni canonici de n-1 variabile, iar n
forma n care a fost funcia de implementat sunt termeni canonici de n variabile, este
necesar sa se adauge si variabila lips. Acest lucru se realizeaza prin intermediul unei
reele cu pori logice. La intrrile unei pori I se vor aplica ieirile DMUX-ului
corespunztoare termenilor canonici care nu apar n expresia funciei (se ia n considerare
negata funciei).






Implementarea funciei
1
f cu DMUX-uri de 8 ci conectate n paralel:

La implementarea cu demultiplexoare de 8 ci cele dou demultiplexoare se
conecteaz n paralel pe intrrile de selecie respectiv de strobare cu variabila cea mai
semnificativ aplicat pe intrrile de strobare pentru primul demultiplexor aa cum este ea si
pentru al doilea negat.



24

Implementarea funciei
3
f cu DMUX de 16 ci i pori I


Implementarea cu circuite integrate:
1x74HC154 2x74HC21

25




Implementarea funciei
2
f cu DMUX 8 ci i reea de pori logice

La implementarea unei funcii cu DMUX-uri de 8 ci i reea de pori logice
dintre cele n variabile ale funciei se separ n-1 avnd ponderile cele mai mici i se aplic
pe intrrile DMUX-ului. Astfel la ieirile acestuia se obin termeni canonici de n-1
variabile. Pentru a obine termeni canonici de n variabile trebuie adaugat variabila
separat . Acest lucru se face n exteriorul DMUX-ului de obicei printr-o reea de pori
logice. Deoarece ieirile DMUX-ului sunt active n 0 logic rezult c pentru realizarea
nivelului SAU se folosesc pori logice I-NU ale funciei negate.




X1
F3
1
4




1
3




1
2




1
1




1
0




9





8
74HC154
X2
1 2 1 1 1 0 9 8 7 6 5 4 3 2 1
7
4
H
C
2
1
24 23 22 21 20 19 18 17 16 15 14 13
7





6





5





4





3





2





1
VCC
1
4




1
3




1
2




1
1




1
0




9





8
7





6





5





4





3





2





1
7
4
H
C
2
1
X4
X3
26

f
2
FCD
(x
1
, x
2
, x
3
, x
4
) =P
0
+P
2
+P
5
+P
7
+P
8
+P
10

' '
7
' '
5
' '
2
' '
0
' '
5
' '
2
' '
0 1
' '
7
' '
2
' '
0 1 1
' '
2
' '
0
' '
7
' '
5
' '
5 1
' '
7 1 1
' '
2
' '
0
' '
7 1 5 1
' '
2
' '
0
' '
7 1
' '
5 1
' '
2
' '
0
4 3 2 1 4 3 2 1 4 3 2 1
4 3 2 1 4 3 2 1 4 3 2 1
4 3 2 1 4 3 2 1 4 3 2 1
4 3 2 1 4 3 2 1 4 3 2 1
) (
) ( ) ( ) (
) ( ) ( ) (
P P P P P P P x P P P x x P P
P P P x P x x P P
P x P x P P
P x P x P P
x x x x x x x x x x x x
x x x x x x x x x x x x
x x x x x x x x x x x x
x x x x x x x x x x x x
=
+ + + =
=
+ + + =
+ + +
+ + =
+ + +
+ + =








Echiv.
zec.
Variabilele de
intrare
Funcia
X1 X2 X3 X4
F2
0 0 0 0 0 1
1 0 0 0 1 0
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 0
12 1 1 0 0 0
13 1 1 0 1 0
14 1 1 1 0 0
15 1 1 1 1 0
27


















28


j) S se calculeze timpii de propagare intrare-ieire, pentru toate schemele logice
obinute.

Date de catalog ale circuitelor integrate folosite
C.I. Tehnologie
PLH
t
[ns]
PHL
t
[ns]
) (
) (
CMOS I
TTL I
OH
CCH
[mA]
) (
) (
CMOS I
TTL I
OL
CCL
[mA]
d
P
[mW]
74LS00 TTL 9 10 0.8 2.4
74LS02 TTL 10 10 1.6 2.8
74LS04 TTL 9 10 1.2 3.6
74LS10 TTL 9 10 0.6 1.8
74LS20 TTL 9 10 0.4 1.2
74LS150 TTL 23 22 40 40 200
74LS151 TTL 17 19 29 29 30
74HC00 CMOS 9 9 -20 20
74HC02 CMOS 9 9 -20 20
74HC04 CMOS 9 9 -20 20
74HC20 CMOS 14 14 -20 20
74HC21 CMOS 14 14 -20 20
74HC27 CMOS 10 10 -20 20
74HC30 CMOS 26 26 -10 10
74HC154 CMOS 35 35 -10 10
74HC155 CMOS 15 15 -10 10
74HC4002 CMOS 20 20 -10 10

Toi parametrii sunt msurai la temperatura de 25 de grade C si tensiunea de
alimentare de Vcc=4.5V.

Calculul timpilor de propagare

Timpii de propagare se vor calcula dup formula:
) (
2
1
PHL PLH p
t t t + =

74LS00,74LS04,74LS10,74LS20: ns t
p
5 , 9
2
10 9
= |
.
|

\
| +
=
74LS02: ns t
p
10
2
10 10
= |
.
|

\
| +
=
74LS150: ns t
p
5 , 22
2
22 23
= |
.
|

\
| +
=
74LS151: ns t
p
18
2
19 17
= |
.
|

\
| +
=
74HC00,74HC02,74HC04: ns t
p
9
2
9 9
= |
.
|

\
| +
=
29

74HC20,74HC21: ns t
p
14
2
14 14
= |
.
|

\
| +
=
74HC27: ns t
p
10
2
10 10
= |
.
|

\
| +
=
74HC30: ns t
p
26
2
26 26
= |
.
|

\
| +
=
74HC154: ns t
p
35
2
35 35
= |
.
|

\
| +
=
74HC155: ns t
p
15
2
15 15
= |
.
|

\
| +
=
74HC4002: ns t
p
20
2
20 20
= |
.
|

\
| +
=


Calculul puterilor disipate
2
CCH CCL
CC d
I I
V P
+
=

74LS00: mW P
d
2 , 7
2
4 , 2 8 , 0
5 , 4 =
+
=
74LS02: mW P
d
9 , 9
2
8 , 2 6 , 1
5 , 4 =
+
=
74LS04: mW P
d
8 , 10
2
6 , 3 2 , 1
5 , 4 =
+
=
74LS10: mW P
d
4 , 5
2
8 , 1 6 , 0
5 , 4 =
+
=
74LS20: mW P
d
6 , 3
2
2 , 1 4 , 0
5 , 4 =
+
=
74LS150: mW P
d
180
2
40 40
5 , 4 =
+
=
74LS151: mW P
d
5 , 130
2
29 29
5 , 4 =
+
=
( )
PL PD cc d
C C fi V P + =
2

74HC00,04:
mW P
d
141 , 0 10 417 , 1 10 10 5 , 1417 ) 50 20 ( 10 5 , 4
4 12 5 5 2
= = = + =


74HC02: mW P
d
145 , 0 ) 50 22 ( 10 25 , 20
5
= + =
74HC20,21,27,30: mW P
d
151 , 0 ) 50 25 ( 10 25 , 20
5
= + =
74HC154: mW P
d
279 , 0 ) 50 88 ( 10 25 , 20
5
= + =
74HC155: mW P
d
208 , 0 ) 50 53 ( 10 25 , 20
5
= + =
30

74HC4002 mW P
d
074 , 0 ) 15 22 ( 10 25 , 20
5
= + =













































31

Cuprins:


1. Tema proiect .............................................................................................................................. 2
2. Tabel de adevar .......................................................................................................................... 3
3. Forme canonice conjunctive(FCC) ............................................................................................ 3
4. Diagramele Karnaugh ................................................................................................................ 4
5. Minimizarea functiilor prin metoda diagramelor Karnaugh ...................................................... 4
6. Minimizarea functiilor prin metoda Quinn McCluskey .......................................................... 6
7. Minimizarea functiilor prin metoda minimizarii ansamblului ... 7
8. Implementarea functiilor, independent, numai cu pori I-NU . 11
9. Implementarea functiilor, independent, numai cu pori SAU-NU . 13
10. Implementarea ansamblului funciilor logice numai cu pori logice I-NU .......................... 15
11.Implementarea ansamblului funciilor logice cu pori logice I-NU si pori logice SAU-NU 16
12. Implementarea funciei
1
f cu circuite integrate ...................................................................... 17
13. Implementarea ansamblului de functii cu circuite integrate ................................................... 18
14. Implementarea funciei
1
f cu 2xMUX de 8 ci conectate n paralel ..................................... 21
15. Implementarea funciei
2
f cu MUX de 8 ci i o variabil aplicat pe intrrile de date ....... 21
16. Implementarea funciei
3
f cu MUX de 16 ci ....................................................................... 21
17. Implementarea functiilor
1
f ,
2
f si
3
f cu MUX-uri (circuite integrate) ................................ 23
18. Implementarea funciilor
1
f si
2
f cu DMUX-uri de 8 ci conectate n paralel ................... 24
19. Implementarea funciilor
1
f si
2
f cu DMUX-uri (circuite integrate) .................................. 25
20. Implementarea funciei F4 cu DMUX 8 ci i reea de pori logice ....................................... 28
21. Implementarea funciei F4 cu DMUX (circuite integrate) ..................................................... 30
22. Implementarea funciei F3 cu DMUX de 16 ci i pori logice I-NU ................................. 31
23. Implementarea funciei F3 cu DMUX de 16 ci i pori logice I-NU (circuite integrate) .. 32
24. Implementarea funciei F1 cu DMUX de 16 ci i pori I ................................................... 33
25. Implementarea funciei F1 cu DMUX de 16 ci i pori I (circuite integrate) ..................... 34
26. Calculul timpilor de propagare ............................................................................................... 35
27. Calculul puterilor disipate ...................................................................................................... 37