HISTORIA DE LOS PROCESADORES DE LA FAMILIA

INTEL
PROCESADOR 80862
PROCESADOR 80883
PROCESADOR 80286..4
PROCESADOR 80386..5
PROCESADOR 8086SX. 6
PROCESADOR 80486..7
PROCESADOR 80486DX8
PROCESADOR PENTIUM...9
PROCESADOR PENTIUM II..10
PROCESADOR PENTIUM III11
PROCESADOR PENTIUM IV12
PROCESADOR CELERON..13
PAGINA NUMERO 1
HISTORIA DE LOS PROCESADORES DE LA FAMILIA
INTEL
PROCESADOR 8086
Desde la aparicin de los primeros microprocesadores en los inicios de la
dcada de los setentas, todas las reas cientficas y tecnolgicas han sido
experimentado su ms acelerado desarrollo en la historia de la humanidad. El
bajo costo, confiabilidad y reducido espacio de los sistemas digitales basados en
microprocesadores les han posibilitado el incursionar en aplicaciones que hasta
antes de esa dcada se hallaban restringidas a sistemas de alto costo y
considerados de alta tecnologa. as industrias de la telecomunicacin,
automotri!, aeronutica, de transformacin, mdica y de consumo casero, asi
como la educacin, banca, y empresas de ser"icios, son solo algunas de las
reas en las cuales el impacto de la electrnica digital es ms e"idente, ya que
lo palpamos en nuestro actuar cotidiano.

El #$#% es un microprocesador de &% bits
&
, tanto en lo que se refiere a su
estructura como en sus conexiones externas, mientras que el #$## es un
procesador de # bits que internamente es casi idntico al #$#%. a 'nica
diferencia entre ambos es el tama(o del bus de datos externo. )ntel trata esta
igualdad interna y desigualdad externa di"idiendo cada procesador #$#% y #$##
en dos sub*procesadores. + sea, cada uno consta de una unidad de ejecucin
,E-. Execution -nit/ y una unidad interfa! del bus ,0)-. 0us )nterface -nit/. a
unidad de ejecucin es la encargada de reali!ar todas las operaciones mientras
que la unidad de interfa! del bus es la encargada de acceder a datos e
instrucciones del mundo exterior. as unidades de ejecucin son idnticas en
ambos microprocesadores
1
, pero las unidades de interfa! del bus son diferentes
en "arias cuestiones, como se desprende del siguiente diagrama en bloques.
1
-nidad mnima de informacin que puede ser tratada por un ordenador
,computador, computadora/. 2ro"iene de la contraccin de la expresin 3binary
digit3 ,dgito binario/.
2
Di!"i#i$" %&' ()#*( )"+" +',i(,"- '.')#-/0i)" '0#-' '. #'.12"0" 3 '. )"+!&#(,"-.
C"0$i'-#' ." !&." ,i4i#(.' ,'. )"+!&#(,"- '0 '5(.' (06."4( %&' ' !&','0
#-(0+i#i- ( #-($1 ,' .( .70'( #'.'2/0i)(. T(+8i10 -'(.i9( .( )"0$'-i/0 i0$'-(. L(
!(.(8-( ' 2"-+( ,' .( )"0#-())i/0 '0#-' +",&.()i/0 3 ,'+",&.()i/0.
PAGINA NUMERO 2
HISTORIA DE LOS PROCESADORES DE LA FAMILIA
INTEL
PROCESADOR 8088
En los primeros tiempos de la informtica personal, que podemos suponer se
inicia con la introduccin del 24 por )05 a mediados de &6#&, el mercado de
microprocesadores para el 24 estaba coprado por )ntel, que arrancando con el
#$## , un modesto procesador de &% bits a 7.88 59! de "elocidad de reloj, fue
sufriendo sucesi"as mejoras: principalmente en lo que respecta a la "elocidad
,que en el 1$$& ha alcan!ado ms de & ;9!. para equipos comerciales/:
capacidad de procesamiento en paralelo: capacidad de los registros: cache
interna y facilidades hard<are para multiprogramacin.
=oporte para memoria "irtual
a introduccin en &6#1 del procesador )ntel #$1#% marc un hito importante por
"arios moti"os. 2or primera "e! el procesador poda acceder ms rpidamente
a sus propios registros que a la >?5 ms rpida existente: desde entonces esta
"entaja no ha hecho sino aumentar en fa"or del procesador.
)ntroduccin del coprocesador matemtico integrado
os procesadores del tipo #$#% solo podan reali!ar operaciones aritmticas con
n'meros enteros. 2ara los fraccionarios deban utili!ar complicados artificios,
por lo que desde el principio se crearon procesadores especficos para
operaciones aritmticas con n'meros fraccionarios.
4onocidos como coprocesadores de punto flotante o coprocesadores
matemticos, eran una opcin instalable en un !calo "aco preparado al
efecto en la placa*base, enla!ado mediante lneas especiales con el
procesador principal. Estos procesadores aligeraban grandemente los
clculos en las aplicaciones que eran capaces de sacar partido de su
existencia, y no solo reali!aban operaciones de n'meros fraccionarios ,
tambin operaciones como ra! cuadrada, e implementanban funciones
trascendentes como clculo del seno, coseno, tangente, arcotangente,
logaritmos y exponenciacin.
? partir de la introduccin del #$7#%, )ntel incorpor el coprocesador matemtico
junto con el principal, con lo que su existencia dej de ser opcional,
con"irtindose en estndar.
PAGINA NUMERO 3
HISTORIA DE LOS PROCESADORES DE LA FAMILIA
INTEL
PROCESADOR 80286
En &6#7 aparece el #$1#% como base para una nue"a generacin de
ordenadores de )05, el )05 ?@ ,?d"anced @echnology/. =upone un nue"o salto
tecnolgico. ?dems de incrementar el bus de direcciones de 1$ bits a 17, lo
que permita acceder hasta los &% 5b de >?5, se incrementaba la "elocidad,
llegando a ser hasta un 1A por ciento ms rpidos que los #$#% y #$##
originales.
a no"edad ms importante que se introdujo fue la gestin de memoria "irtual.
a memoria "irtual es una extensin de memoria en disco ,o dispositi"o de
almacenamiento secundario/ a(adida a la memoria fsica instalada. ?s, el
#$1#% es capa! de tratar hasta un total de & ;b, desglosado en &% 5b de
memoria fsica ms &$$# 5b de memoria "irtual. a memoria "irtual solamente
la utili!an los programas que estn preparados para ello.
?parece tambin un nue"o modo de operacin del microprocesador. ?parte del
modo real ,el normal de operacin/ que direcciona hasta & 5b de memoria fsica
y asegura la compatibilidad para aplicaciones dise(adas par los #$#%B#$##, se
tiene el modo protegido que no es compatible con estos programas
desarrollados para los micros antes mencionados. El modo protegido es el que
permite acceder a los &.$$# 5b de memoria "irtual.
El #$1#% trabaja en su arranque en modo real. El cambio a modo protegido, lo
que se conoce tcnicamente como upshift, no es re"ersible ,do<nshift/, siendo
necesario hacer un reset del microprocesador para "ol"er al modo real: sin duda
un gran fallo de dise(o.
El #$1#% se present con "elocidades de reloj de 1, #, &$, &1, &% y 1$ 59!.

PAGINA NUMERO 4
HISTORIA DE LOS PROCESADORES DE LA FAMILIA
INTEL
PROCESADOR 80386
El #$C#% consiste en una unidad central de proceso ,42-/, una unidad de
manejo de memoria ,55-/ y una unidad de interfa! con el bus ,0)-/.
a 42- est compuesta por la unidad de ejecucin y la unidad de instrucciones.
a unidad de ejecucin contiene los ocho registros de C1 bits de propsito
general que se utili!an para el clculo de direcciones y operaciones con datos y
un barrel shifter de %7 bits que se utili!a para acelerar las operaciones de
despla!amiento, rotacin, multiplicacin y di"isin. ?l contrario de los
microprocesadores pre"ios, la lgica de di"isin y multiplicacin utili!a un
algoritmo de & bit por ciclo de reloj. El algoritmo de multiplicacin termina la
iteracin cuando los bits ms significati"os del multiplicador son todos ceros, lo
que permite que las multiplicaciones tpicas de C1 bits se realicen en menos de
un microsegundo. a unidad de instruccin decodifica los cdigos de operacin
,opcodes/ de las instrucciones que se encuentran en una cola de instrucciones
,cuya longitud es de &% bytes/ y los almacena en la cola de instrucciones
decodificadas ,hay espacio para tres instrucciones/.
a unidad de manejo de memoria ,55-/ consiste en una unidad de
segmentacin ,similar a la del #$1#%/ y una unidad de paginado ,nue"o en este
microprocesador/. a segmentacin permite el manejo del espacio de
direcciones lgicas agregando un componente de direccionamiento extra, que
permite que el cdigo y los datos se puedan reubicar fcilmente. El mecanismo
de paginado opera por debajo y es transparente al proceso de segmentacin,
para permitir el manejo del espacio de direcciones fsicas. 4ada segmento se
di"ide en uno o ms pginas de 7 Dilobytes. 2ara implementar un sistema de
memoria "irtual ,aqul donde el programa tiene un tama(o mayor que la
memoria fsica y debe cargarse por partes ,pginas/ desde el disco rgido/, el
#$C#% permite seguir ejecutando los programas despus de haberse detectado
fallos de segmentos o de pginas. =i una pgina determinada no se encuentra
en memoria, el #$C#% se lo indica al sistema operati"o mediante la excepcin
&7, luego ste carga dicha pgina desde el disco y finalmente puede seguir
ejecutando el programa, como si hubiera estado dicha pgina todo el tiempo.
PAGINA NUMERO 5
HISTORIA DE LOS PROCESADORES DE LA FAMILIA
INTEL
4omo se puede obser"ar, este proceso es transparente para la aplicacin, por lo
que el programador no debe preocuparse por cargar partes del cdigo desde el
disco ya que esto lo hace el sistema operati"o con la ayuda del
microprocesador.
PROCESADOR 8086SX
)ntroducido en &6#A, el #$C#% DE supera un nue"o escaln en el a"ance
tecnolgico en microprocesadores. =e incorpora una nue"a ampliacin y
surge el n'mero mgico, el C1. os buses de datos y de direcciones se
amplan hasta C1 lneas de datos, ocurriendo lo mismo con el tama(o de
los registros. Esta ampliacin supone un incremento en la memoria >?5
fsica instalada. 2uede direccionar 7 ;b de memoria fsica ,DE significa
Double <ord eEternal/ y %7 @b de memoria "irtual, una cifra que en la
actualidad est a'n muy por encima de las posibilidades econmicas de
los usuarios ,a "er quin instala 7.$$$ 5egabytes de >?5, unos 1$
millones de pesetas/. ?rranca en modo real, al igual que el #$1#%, e
incorpora un nue"o modo de operacin. el modo real "irtual del #$#%, que
permite tener "arias sesiones #$#% trabajando simultneamente simulando
una especie de pseudomultitarea. En los microprocesadores anteriores la
gestin de memoria se reali!aba en segmentos de &% Fb. 4on el #$1#%
este tama(o de los segmentos de la memoria se hacan muy peque(os y el
programador tena que trabajar ms para adaptarse a una gran cantidad de
segmentos. El #$C#% permite la definicin de segmentos de memoria de
tama(o "ariable. ?parte, Intel corrigi la deficiencia del do<nshifting,
pudindose reali!ar por soft<are. +tra de las inno"aciones en la inclusin
de una memoria cache interna en el chip destinada a almacenar
instrucciones pro"enientes de memoria sin necesidad de que la unidad de
ejecucin inter"enga. )ntel comete un nue"o error en el dise(o del micro
que genera inexactitudes en el clculo de C1 bits, que se presentan en los
micros lan!ados al mercado hasta mayo del &6#8. os modelos corregidos
"an etiquetados con una doble sigma may'scula o con el identificati"o DE.
Este error afectaba a las operaciones de multiplicacin de C1 bits. +curra
bajo las siguientes circunstancias.
=e usa la memoria "irtual y se produce una demanda de pgina. El
coprocesador matemtico #$C#8 est instalado y en uso. Debe ocurrir una
operacin de acceso directo a memoria ,D5?/. El #$C#% debe estar en estado
de espera ,Gait =tate/.
PAGINA NUMERO 6
HISTORIA DE LOS PROCESADORES DE LA FAMILIA
INTEL
=e detecta un segundo bug denominado 2+2?D bug. =u efecto es el "aciado
del registro acumulador E?E cuando se ejecuta una instruccin de acceso a
memoria inmediatamente despus de la ejecucin de la instruccin 2+2?D.
?parecen "ariaciones que afectan al consumo de energa pensadas para
porttiles, se trataba de los #$C#%= ,=lo< o< po<er/ y #$C#%=4 ,=lo< o<
po<er 4ache/, que es propiedad de )05 aunque lo fabrique )ntel. as
frecuencias de funcionamiento eran de &1, 1$, 1A y CC 59!.
PROCESADOR 80486
Este microprocesador es bsicamente un #$C#% con el agregado de una unidad
de punto flotante compatible con el #$C#8 y un cach de memoria de # F0ytes.
2or lo tanto los bloques que componen el #$7#% son los siguientes.
-nidad de ejecucin. )ncluye los registros de uso general de C1 bits, la unidad
lgico*matemtica y un barrel shifter de %7 bits. a unidad de ejecucin est
mejorada con lo que se necesita un slo ciclo de reloj para las instrucciones ms
frecuentes.
-nidad de paginacin. Es la encargada de traducir las direcciones lineales
,generadas por la unidad anterior/ en direcciones fsicas. )ncluye el buffer de
con"ersin por b'squeda ,@0/. os 'ltimos modelos ,DE7, algunos DE1/
soportan pginas de 750 aparte de las de 7F0 del #$C#%.
-nidad de cach. a e"olucin de las memorias hi!o que el tiempo de acceso de
las mismas decrecieran lentamente, mientras que la "elocidad de los
microprocesadores aumentaba exponencialmente. 2or lo tanto, el acceso a
memoria representaba el cuello de botella. a idea del cach es tener una
memoria relati"amente peque(a con la "elocidad del microprocesador. a
mayora del cdigo que se ejecuta lo hace dentro de ciclos, con lo que, si se
tiene el ciclo completo dentro del cach, no sera necesario acceder a la
memoria externa. 4on los datos pasa algo similar. tambin ocurre un efecto de
localidad. El cach se carga rpidamente mediante un proceso conocido como
3rfaga3, con el que se pueden transferir cuatro bytes por ciclo de reloj. 5s
abajo se da informacin ms detallada de esta unidad.
)nterfa! con el bus. )ncluye los manejadores del bus de direcciones ,con salidas
de ?C&*?1 y 0E$H a 0ECH ,mediante esto 'ltimo cada byte del bus de datos se
habilita por separado//, bus de datos de C1 bits y bus de control.
PAGINA NUMERO 7
HISTORIA DE LOS PROCESADORES DE LA FAMILIA
INTEL
-nidad de instrucciones. )ncluye la unidad de preb'squeda que le pide los bytes
de instrucciones al cach ,ambos se comunican mediante un bus interno de &1#
bits/, una cola de instrucciones de C1 bytes, la unidad de decodificacin, la
unidad de control, y la >+5 de control ,que indica lo que deben hacer las
instrucciones/.
-nidad de punto flotante. )ncluye ocho registros de punto flotante de #$ bits y la
lgica necesaria para reali!ar operaciones bsicas, ra! cuadrada y
trascendentes de punto flotante. Es tres o cuatro "eces ms rpido que un
C#%DE y C#8DE a la misma frecuencia de reloj. Esta unidad no est incluida en
el modelo 7#%=E.
PROCESADOR 80486DX
El #$7#%DE sali al mercado en &6#6. a estructura interna hablando en
trminos numricos es igual a la de un #$C#%. El tama(o de los registros y de
los buses son de C1 bits. 5antiene los tres modos de operacin. real, protegido y
real "irtual. as diferencias reales con los #$C#%DE son que tiene un flag ms,
un estado de excepcin ms, 1 bits ms en la tabla de entrada de pginas, %
instrucciones y los registros de control tienen una longitud de 6 bits.
=e reali!an tambin cambios en la arquitectura interna. =e crea un mayor
n'mero de lneas hard<are lo que implica un incremento en la "elocidad. =e
imponen reglas de dise(o ms estrictas, lo que supone un reduccin del tama(o
del chip. ?l reducirse el tama(o se reduce tambin el consumo y
consiguientemente la temperatura que alcan!a el chip, con lo cual lo podemos
hacer funcionar a un mayor n'mero de ciclos de reloj, lo que supondr la
aparicin de los +"erdri"es.
=e incluye un coprocesador matemtico interno que dobla las prestaciones de
un #$C#8 trabajando a la misma "elocidad. =e logra un dise(o mejor y la
comunicacin entre el chip principal y el coprocesador matemtico es interna, lo
que mejora la "elocidad en las transferencias y unas sincroni!aciones ms
estrechas.
a memoria cache ,# Fb/ del microprocesador est di"idida en 7 caches de 1 Fb
cada una. Esto agili!a la ejecucin de algunas aplicaciones. =i se asigna una
memoria cache secundaria ,1/ el rendimiento del micro puede aumentar hasta
un C$ por ciento ms.
El #$7#%=E es igual que un #$7#%DE, slo que el coprocesador matemtico
est inhabilitado. El coprocesador matemtico #$7#8=E es en realidad un
#$7#%DE puro que desacti"a por completo el #$7#%=E, sin que podamos
PAGINA NUMERO 8
HISTORIA DE LOS PROCESADORES DE LA FAMILIA
INTEL
retirarlo de la placa. as "elocidades a las que funcionan son de 1A, CC, 7$ y A$
59!. 9ay "ersin = para porttiles.
PROCESADOR PENTIUM
a quinta generacin de microprocesadores )ntel tom el nombre de 2entium.
?parecido en mar!o de &66C en frecuencias de trabajo de %$ y %% 59! llega a
ser cinco "eces ms potente que un #$7#% a CC 59!. Iabricados con un
proceso 0i45+= de geometra de # micras y con una arquitectura superescalar,
los microprocesadores 2entium se encuadran en un concepto >)=4. 5ientras
que el #$C#% y el #$7#% tienen una unidad de ejecucin, el 2entium tiene dos,
pudiendo ejecutar dos instrucciones por ciclo de reloj con sus correspondientes
clculos, ya que tambin tiene dos unidades aritmtico*lgicas ,?-/. El #$C#%
,4)=4/ ejecuta un instruccin en "arios ciclos de reloj y el #$7#% ejecuta una
instruccin por ciclo de reloj ,en trminos medios/.
)ntel toma como modelo la estructura separada para la memoria cache interna
del microprocesador. 4onsta de dos bloques de # Fb, uno para las instrucciones
y otro para los datos que funcionan bajo una estructura de asociacin de
conjuntos bidireccional. 2ara los extremadamente curiosos el algoritmo de
sustitucin de datos en la cache es el >- ,Least Recently Used, el menos
utili!ado recientemente/.
El coprocesador matemtico incluido utili!a algoritmos mejorados y a(ade
instrucciones de suma, multiplicacin y di"isin de n'meros en punto flotante
integradas en el silicio, adems de incorporar un pipeline de # ni"eles para lograr
ejecutar operaciones en punto flotante en un solo ciclo de reloj.
=e integran nue"os a"ances tecnolgicos, adems de los ya comentados, como
por ejemplo la prediccin de ramificaciones, buses de datos internos de 1A% bits,
bus de datos externo de %7 bits ,que soporta transferencias de 1A# Fbytes por
segundo/ y memorias cache de escritura diferida.
PAGINA NUMERO 9
HISTORIA DE LOS PROCESADORES DE LA FAMILIA
INTEL
a tecnologa de bus 24) se presenta junto con el 2entium, que incorporaba una
mejor implementacin del bus local. 2ermite tener hasta &$ conectores 24) en
un primer ni"el, conectados al procesador a tra"s de la circuitera controladora
24) ,conexin no directa/.
PROCESADOR PENTIUM II
El Pentium II es un procesador que contiene 8.A millones de transistores y es
capa! de manejar la tecnologa 55E para procesar Jideo, ?udio y ;rficas en
forma mucho ms eficiente que sus antecesores.
=e puede adquirir en diferentes "ersiones en cuanto a la "elocidad, que "a
desde 1CC 5h! hasta el ms reciente que puede trabajar a 7A$ 5h!.
Esto implica que es capa! de desarrollar 7A$ millones de operaciones por
segundo, lo que indudablemente constituye una "elocidad de procesamiento
impresionante y esto se refleja en el excelente comportamiento que tienen las
24 basadas en este procesador a la hora de ejecutar aplicaciones que incluyen
cantidades importantes de multimedia, por ejemplo, creacin de grficos
complejos, programas que incluyan "ideo o sonido ms all de una simple
meloda.
Existe tambin una "ersin del 2EK@)-5 )) para computadoras porttiles tipo
notebooD que se desempe(an a la nada despreciable "elocidad de C$$ 5h!.
Caractersticas
4on el procesador 2entium )), se obtienen todos los 'ltimos a"ances de la
familia de microprocesadores de )ntel. la potencia del procesador 2entium 2ro
ms la rique!a en capacidad de la tecnologa mejorada de medios 55E. El
procesador 2entium )), entregando el ms alto desempe(o de )ntel, tiene
abundante capacidad de desempe(o para medios, comunicaciones e )nternet a
ni"el empresarial.
PAGINA NUMERO 10
HISTORIA DE LOS PROCESADORES DE LA FAMILIA
INTEL
+perando a 1CC 59! y 1%% 59! para desDtops y ser"idores y a C$$ 59! para
estaciones de trabajo, el procesador utili!a la tecnologa de alto desempe(o
Dual )ndependent 0us ,0us Dual )ndependiente/ para entregar un amplio ancho
de banda adecuado para su ele"ado poder de procesamiento. El dise(o del
cartucho =ingle Edge 4ontact ,=.E.4/ L4ontacto de un =olo 4antoM incluye
A&1F0 de cache dedicada de ni"el dos ,1/. El procesador 2entium )) tambin
incluye C1F0 de cache & ,&%F para datos, &%F para instrucciones/, el doble de
la del procesador 2entium 2ro.
PROCESADOR PENTIUM III
=e le han a(adido las llamadas =.=.E. o =treaming =)5D Extensions, que son
8$ nue"as instrucciones orientadas hacia tareas multimedia, especialmente en
CD. Estas extensiones son el equi"alente a las CD Ko< que lle"a implementando
?5D desde hace tiempo en el F%*1, F%*))) y ?thlon y que tambin han incorporado
otros fabricantes como )D@ en sus Ginchip1 y C.
2or supuesto, dicho juego de instrucciones a pesar de reali!ar operaciones
similares en ambos procesadores son totalmente incompatibles entre s...+tra
no"edad importante es la posibilidad de utili!ar las nue"as instrucciones junto
con las actuales 55E y las operaciones con la I2- sin "erse penali!ado por
ello.
9ay que tener en cuenta que tanto en los procesadores de )ntel anteriores como
en los de ?5D actuales a excepcin del ?thlon, combinar la utili!acin de
instrucciones 55E junto con operaciones en coma flotante es prcticamente
imposible debido al retardo que supone pasar de un modo a otro, con lo que los
programadores se "en obligados a escoger entre uno u otro.
+tra de las no"edades introducidas y tambin la ms polmica es la
incorporacin de un n'mero de serie que permite identificar un"ocamente a
cada una de las unidades, con lo que se obtiene una especie de 3carnet de
identidad3 'nico para cada 24. Este )D se puede utili!ar para reali!ar
transacciones ms seguras a tra"s de )nternet, y facilitar la "ida a los
administradores de redes, pero tambin ha sido duramente criticado por algunos
grupos de presin como una in"asin de la pri"acidad, con lo que )ntel se ha
"isto obligada a ofrecer una utilidad que permite desacti"ar dicha funcin. =i
quieres descargar el programa, podes hacerlo desde aqu. Es importante recalcar
que todas estas nue"as caractersticas no sir"en para nada si el soft<are no las
contempla, al igual que ocurra con las instrucciones CDKo< o con las ya hoy en
daestndar5E.
PAGINA NUMERO 11
HISTORIA DE LOS PROCESADORES DE LA FAMILIA
INTEL
@ambin es importante saber que las CDKo<, al llegar bastante tiempo en el
mercado, estn ya soportadas por m'ltiples programas, sobre todo juegos, entre
otras cosas gracias al soporte por parte de 5icrosoft en sus DirectE.
PROCESADOR PENTIUM IV
)ntel ampla la tecnologa 9yper*@hreadingN a una "ariedad de 24 de desDtop
con el nue"o procesador )ntelO 2entiumO 7, el cual incorpora un bus de sistema
a"an!ado de #$$ 59! y "elocidades que "an desde 1,7 a C,7 y C,7E
NN
;9!. Esta
tecnologa permite que el procesador ejecute dos subprocesos ,partes de un
programa/ en paralelo, de manera que el soft<are puede ejecutarse
eficientemente y se puede hacer multitarea de forma ms efica!.
El procesador 2entium 7 est basado en la microarquitectura )ntelO Ket0urstP y
creado con la tecnologa de $,&C micras de )ntel ,y tambin con la nue"a
tecnologa de siguiente generacin de 6$ nm / y ofrece una mejora significati"a
del desempe(o para su uso en la computacin personal, las soluciones
comerciales y todas sus necesidades de procesamiento.
4?>?4@E>)=@)4?=
PENTIUM IV
5icro en =ocDet 78#
?mbos ni"eles de memoria cach en el 5icro
0us de datos. 1QC1
0us de direcciones. 7$ bits ,hasta %7 ;0 de memoria >?5/
4locD interno. &,C: &,7: &,A: &,8: &,#: 1 y 1,1 ;9!
5emoria cach &. %7 F0
5emoria cach 1. 1A% F0
PAGINA NUMERO 12
HISTORIA DE LOS PROCESADORES DE LA FAMILIA
INTEL
PROCESADOR CELERON
El nue"o procesador es el ms reciente de muchos nue"os productos de )ntel
para 24Rs econmicas en &666.
)ntel 4orporation anunci el procesador )ntel 4eleron a 7CC 59!, el ms rpido
de )ntel para 24s de "alor. Este procesador ofrece rendimiento lder de la
industria a un precio excepcional y da a los usuarios el poder para reali!ar todas
las acti"idades, desde el acceso a )nternet hasta la participacin en juegos
interacti"os.
Sas computadoras con el nue"o procesador )ntel 4eleron dan a los
consumidores rendimiento lder en 24s de bajo costo y una forma inmejorable
de obtener acceso a )nternet por unos T&,$$$ dlaresU, dijo 2aul +tellini,
"icepresidente ejecuti"o del ;rupo Empresarial de la ?rquitectura de )ntel. Sa
rampa de produccin de estos procesadores ha sido la ms rpida en la historia
de )ntel. 4ontinuaremos agresi"amente con esta rampa de "olumen y
capacidades para esta familia de procesadores con el fin de dar ms "alor a los
consumidores en el menor tiempo posibleU.
El procesador )ntel 4eleron a 7CC 59! es el ms reciente de una amplia gama
de productos para 24s de bajo costo, como procesadores, chipsets, tarjetas
base y otras tecnologas que )ntel ofrecer a sus clientes en &666.
os procesadores )ntel 4eleron se ofrecen ahora a "elocidades de 7CC, 7$$, C%%
y CCC 59! ,todos con &1# F0 de cach e"el 1 integrada en el n'cleo del
procesador/.
4?>?4@E>V=@)4?=
2>+4E=?D+> 4EE>+K
2rocesador soldado en placa =E4 sin cartucho protector o en =ocDet C8$
PAGINA NUMERO 13
HISTORIA DE LOS PROCESADORES DE LA FAMILIA
INTEL
=olo un ni"el de memoria cache en procesadores de hasta C$$ 59! o dos
ni"eles en procesadores de C$$ 59! o superiores.
0us de datos. 1QC1 bits
0us de direcciones. C% bits ,hasta 7 ;0 de memoria >?5/
4locD interno. 1CC: 1%%: C$$: CCC: CA$: C%%: 7$$: 7%%: A$$: ACC y A%% 59!
5emoria cach &. C1 F0
5emoria cach 1. $ F0 hasta C$$ 59! * &1# F0 desde C$$ 59!
PAGINA NUMERO 14