Resumen Este informe compara las tecnologas

CMOS y TTL de 2 multiplexores comerciales

ndice de Trminos IEE-Power suply current ,TPLH
Propagatin Delay higth to low, TPHL propagation delay
higth to low, VIH-input higth voltaje, VIL Input low voltaje,
TS-Ouput setting time

A. Niveles lgicos de las compuestas

En los circuitos digitales es muy comn referiste a las
entradas y salidas que estos tienen como si fueran altos
o bajos. (Niveles lgicos altos o bajos)
A la entrada alta se le asocia un "1" y a la entrada baja
un "0". Lo mismo sucede con las salidas.
Si estuviramos trabajando
con circuitos integrados TTL que se alimentan con +5
voltios, el "1" se supondra que tiene un voltaje de +5
voltios y el "0" voltios. Esto es as en un anlisis ideal
de los circuitos digitales.
En la realidad, estos valores son diferentes.
Los circuitos integrados trabajan con valores de
entrada y salida que varan de acuerdo a la tecnologa
del circuito integrado. Por ejemplo: [3]

La tabla anterior nos da un rango de valores para el
cual se acepta un nivel (sea este "0" o "1").
En las compuertas TTL un nivel lgico de "1", ser
interpretado como tal, mientras el voltaje de la entrada
est entre 2 y 5 Voltios. [3]




En la tecnologa CMOS una nivel lgico de "0", ser
interpretado como tal, mientras el valor de tensin
de la salida est entre 0V. y 1.5V
- Un voltaje de entrada nivel alto se denomina VIH
- Un voltaje de entrada nivel bajo se denomina VIL
- Un voltaje de salida nivel alto se denomina VOH
- Un voltaje de salida nivel bajo se denomina VOL

B. Tiempos de transicin y retardos de propagacin

La velocidad en la que opera un circuito lgico
determina cun rpido el circuito puede completar una
tarea. Las limitaciones en velocidad surgen
principalmente de 2 fuentes:
1). El retraso encontrado por una seal en transitar
por una compuerta.
2). El nmero de niveles de un circuito, esto es, el
nmero de compuertas que una seal encuentra desde
el punto de entrada al circuito y hasta la salida. A la
secuencia de compuertas desde la entrada hasta la
salida se le conoce como camino lgico.
Los tiempos t
r
y t
f
son los tiempos de subida y bajada
respectivamente de la seal y se definen como el tiempo
requerido por una seal en hacer la transicin desde un
10% hasta un 90% de su valor final [1].
Informe N 1: Comparativa Multiplexor CMOS
TTL.

Juan David Troncoso Narvez, Milton Fredy Fonseca Chaleal
jdtroncoson@unal.edu.co, mffonsecac@unal.edu.co
Universidad Nacional de Colombia

Fig. 1. Seal de entrada con tiempos de transicin.

El retardo de propagacin de una puerta limita la
frecuencia a la que puede trabajar. Cuanto mayor es el
retardo de propagacin menor es la frecuencia mxima.


Fig. 2. Seal de salida con tiempos de retraso.


El tiempo de retraso de propagacin es el tiempo
transcurrido entre el cambio en la seal de entrada y la
respuesta de la salida. Los tiempos t
pHL
y t
pLH
no son
necesariamente los mismos para una compuerta en
especfico. t
PHL
: Retardo de propagacin de nivel alto a
bajo. t
PLH
: Retardo de propagacin de nivel bajo a alto.


Tabla comparativa multiplexores 100363, JFET 24E
CMOS TTL
Min Max Min Max
VOH -1025 -870
VOL -1830 -1620
VOLC -1610
VIH 2V -- -
1675mV
-870mV
VIL -- 0.7V -
1830mV
-
1435mV
IIL 20A 0.5A
IIH 20A 340A
tPLH 1.5ns 2.1ns 1.4ns
tPLH 1ns 2.3ns 2.7ns
tS 2.2ns 3.4ns
topen 0.8ns 1ns
CT 70dB 70dB
IEE 5mA 15mA -80mA -40mA



II. CONCLUSION

A.) Se puede identificar que los valores de
respuesta de la tecnologa CMOS es ms rpido
esto equivale a un retras ms corto en la seal
respecto a la tecnologa TTL en la salida de la
seal.
B.) La desventaja del CMOS es su baja resistencia
a las corrientes por lo que si aparecen
corrientes parasitas el integrado se daa con
facilidad.



III. REFERENCIAS
[1] Sedra, Adel; Smith, Kenneth., Circuitos
Microelectrnicos.4ta ed., Ed. OXFORD, 2002, pp.
425-430, 840-850.
[2] Wakerly, John . Digital Design Principles and
Practices.
[3] www.daatsheetcatalog.com