TRABAJO DE ELECTRONICA DIGITAL

PREINFORME









LUIS CABALLERO SIERRA
LIZETH HERNANDEZ SALEME









PRESENTADO A:
PROF. HELMUTH MALDONADO











UNIVERSIDAD DEL SINU
ELAS BECHARA ZAINM
ESCUELA DE INGENIERA DE SISTEMAS
CARTAGENA
2014

2

OBJETIVOS

Disear circuitos digitales utilizando el mtodo de reduccin por mapas de
karnaugh.


Construir circuitos digitales a partir de una tabla de verdad utilizando el
mtodo de mapas de karnaugh.


Utilizar las reglas de los mapas de karnaugh para simplificar un circuito,
reducir la cantidad de compuertas lgicas a utilizar y facilitar su montaje
fsico.

3

MATERIALES Y HERRAMIENTAS A USAR
DESCRIPCION CANTIDAD
Protoboard doble 1
Adaptador de 5v/1 1
Leds 1
Resistencia 330 3
Resistencia 1.5k 4
CI 74LS32 2
CI 74LS08 3
CI 74LS04 1
CI 74LS266 2
Dipswitch de 4 interruptores 1
Cable UTP calibre 5 1m
Cortafro pequeo 1
Pinza lisa 1
Pelacables 1

TABLA DE VERDAD
Se necesita realizar una simplificacin mediante el mapa de karnaugh para la
salida Y.
A B C D Y
0 0 0 0 1
0 0 0 1 1
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0


4

PROCEDIMIENTO
Lo primero que realizaremos ser simplificar la salida Y siguiendo los siguientes
pasos:

1. Tenemos cuatro entradas identificadas como A, B, C y D al igual que 16
combinaciones posibles para sus estados de las cuales tomaremos las
combinaciones que nos piden en la salida Y un estado ALTO (1).


X
3
X
2
X
1
X
0
Y
0 0 0 0 1
0 0 0 1 1
0 1 0 0 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 1 0 1 1
1 1 1 0 1

En este caso son diez (10) y procederemos a realizar nuestro mapa de karnaugh,
colocando un 1 en cada una de las celdas correspondientes a las 10
combinaciones. Quedando de la siguiente manera:


00 01 11 10
00 1 1
01 1 1
11 1 1
10 1 1


5

2. Aplicando las reglas de los mapas de karnaugh procedemos a agrupar los
1 de la siguiente manera.

00 01 11 10
00 1 1
01 1 1
11 1 1
10 1 1


3. Ahora determinamos los productos mnimos resultantes para cada grupo.

00 01 11 10
00 1 1
01 1 1
11 1 1
10 1 1

_ _
X
2
X
0
X
2
X
0



4. La expresin suma de productos mnima para el mapa de karnaugh es:
_ _
X
2
X
0
+

X
2
X
0
W

Circuito salida W

6

5. Ahora simplificaremos la salida Q utilizando los mismos pasos que
utilizamos para la anterior salida. Identificamos las combinaciones que nos
piden en la salida Q un estado Alto (1).

X
3
X
2
X
1
X
0
Q
0 0 0 0 1
0 0 0 1 1
0 1 1 1 1
1 0 0 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1

En este caso son ocho (8) y procederemos a realizar nuestro mapa de karnaugh,
colocando un 1 en cada una de las celdas correspondientes a las 8
combinaciones. Quedando de la siguiente manera:


00 01 11 10
00 1
01 1 1
11 1 1 1 1
10 1

6. Aplicando las reglas de los mapas de karnaugh procedemos a agrupar los
1 de la siguiente manera.


00 01 11 10
00 1
01 1 1
11 1 1 1 1
10 1
7

7. Ahora determinamos los productos mnimos resultantes para cada grupo.

00 01 11 10
00 1
01 1 1
11 1 1 1 1
10 1

_
X
3
X
2


X
1
X
0
X
2
X
0



8. La expresin suma de productos mnima es:
_
X
2
X
0
+

X
3
X
2
+

X
1
X
0
Q

Circuito salida Q








8

9. Ahora simplificaremos la salida S utilizando los mismos pasos que
utilizamos para la anterior salida. Identificamos las combinaciones que nos
piden en la salida S un estado Alto (1).

X
3
X
2
X
1
X
0
S
0 0 0 0 1
0 0 1 0 1
0 1 0 1 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1

En este caso son doce (12) y procederemos a realizar nuestro mapa de
karnaugh, colocando un 1 en cada una de las celdas correspondientes a las doce
combinaciones. Quedando de la siguiente manera:
00 01 11 10
00 1 1
01 1 1
11 1 1 1 1
10 1 1 1 1

10. Aplicando las reglas de los mapas de karnaugh procedemos a agrupar los
1 de la siguiente manera.

00 01 11 10
00 1 1
01 1 1
11 1 1 1 1
10 1 1 1 1

9

11. Ahora determinamos los productos mnimos resultantes para cada grupo.

00 01 11 10
00 1 1
01 1 1
11 1 1 1 1
10 1 1 1 1

_ _
X
2
X
0


X
3


X
2
X
0



1. La expresin suma de productos mnima es:
_ _
X
3
+

X
2
X
0
+

X
2
X
0
S

Circuito salida S











10

DATASHEET


74LS04 74LS32 74LS08




74LS266









11

RESULTADOS ESPERADOS


Esperamos que con el mtodo de mapas de karnaugh podamos disear y
construir de la manera ms eficiente y eficaz los circuitos para para cada
una de las salidas W, Q y S.

Tambin esperamos una disminucin significativa en el nmero de
compuertas a implementar en cada uno de los circuitos.