Entrada Salida

Tema 7: Gestin de la entrada/salida
Mayo de 2011
Mayo de 2011
1 / 74
ndice
1
Introduccin
Clasicacin de los dispositivos de E/S
Programacin de la entrada/salida
Puertos, controladoras y canales
E/S mapeada en memoria vs. E/S aislada
Tcnicas de comunicacin CPUE/S
El papel del sistema operativo
Implementacin de la E/S
Concepto de bus
Elementos de diseo de un bus
Parmetros de los buses
Protocolos de acceso al bus
Mecanismos de control de acceso
Algunos ejemplos de buses comerciales
Mayo de 2011
2 / 74
Introduccin
Agenda
1
Introduccin
Concepto de bus
Mayo de 2011
3 / 74
Introduccin
Introduccin
Hasta ahora nos habamos centrado en slo dos componentes de
un ordenador:
Procesador.
Sistema de memoria.
El
sistema de E/S proporciona informacin a la CPU y le
permite comunicarse con el exterior y otros dispositivos.

Objetivos del tema:
Clasicacin de los diferentes perifricos de E/S.
Programacin de los dispositivos de E/S.
El papel del S.O.
Implementacin de la E/S: buses y protocolos de acceso.
Visin general de algunos buses estndares.
Mayo de 2011
4 / 74
Introduccin
Esquema de Von Neumann de un ordenador

!

Mayo de 2011
5 / 74
Agenda
1
Introduccin
Concepto de bus
Mayo de 2011
6 / 74

Segn la funcionalidad a la que se destinen:
Almacenamiento: discos duros, diversos tipos de disquetes

(unidades ZIP, etc.), memorias ash, CDROMs, DVDs,
grabadoras de CD/DVD, unidades de cinta, etc.
Interfaz con el usuario: teclados, ratones, tabletas grcas,

joysticks, etc.
Visualizacin y multimedia: tarjetas grcas, monitores,

impresoras, tarjetas de sonido, altavoces, etc.
Comunicaciones: tarjetas de red (Ethernet, inalmbricas),

mdems, etc.
Adquisicin de datos: cmaras de vdeo, micrfono+tarjeta

de sonido, etc.
Mayo de 2011
7 / 74

Segn el ancho de banda (bytes/segundo)
Gran diversidad (desde unos pocos bytes a MB o incluso GB).
Dispositivo
Tipo
Interaccin
Ancho de banda (KB/s)
Teclado
Entrada
Humana
0,01
Ratn
Entrada
Humana
0,02
Impresora de lneas
Salida
Humana
1,00
Impresora lser
Salida
Humana
100,00
Memoria ash
Almacenamiento
Mquina
20.000,00
Disco duro
Almacenamiento
Mquina
60.000,00
Entrada/Salida
Mquina
125.000,00
Salida
Humana
3.000.000,00
Tarjeta de red
Adaptador grco
Mayo de 2011
8 / 74

Los dispositivos de E/S mencionados son muy diferentes entre
s:
Tienen usos y modos de funcionamiento diversos.
Muchas de sus caractersticas vienen determinadas por la
tecnologa.
Sin embargo, pueden estudiarse de una forma ms homognea

en funcin de:
La
programacin
La
implementacin de su comunicacin con la CPU+memoria:
del dispositivo de E/S:
Sondeo, interrupciones, DMA, . . .
Buses, protocolos de acceso, arbitraje, . . .
Mayo de 2011
9 / 74
Agenda
1
Introduccin
Concepto de bus
Mayo de 2011
10 / 74
Agenda
1
Introduccin
Concepto de bus
Mayo de 2011
11 / 74

Diversidad de dispositivos de E/S, pero . . . comunicacin y
programacin siguen ciertas reglas comunes.
Puertos de E/S: registros (externos a la CPU) a travs de los

que se comunican la CPU y los dispositivos. En particular:
Registro de datos: lectura/escritura del dato a comunicar entre

CPU y dispositivo.
Registro de control: en l la CPU escribe las rdenes a realizar.

Registro de estado: informacin de listo/no listo, estado, etc.
Integrados en un chip (llamado controladora del dispositivo).
Canales (= buses)
Lneas de comunicacin entre distintos componentes (CPU

memoria dispositivos lentos dispositivos rpidos, etc.)
Como veremos despus, se organizan jerrquicamente.
Mayo de 2011
12 / 74

!"

Esquema de comunicacin de la CPU con la E/S

a travs de los puertos.
Mayo de 2011
13 / 74
Agenda
1
Introduccin
Concepto de bus
Mayo de 2011
14 / 74
Estudiaremos primero la E/S desde el punto de vista del

programador:
Modos de
direccionamiento y acceso
a los puertos de los
dispositivos:
Espacio de direcciones mapeado en memoria normal, o bien,
Espacio de direcciones de E/S aislado.
Instrucciones
utilizadas.
Mecanismos de
interaccin CPUDispositivos:
Sondeo (= encuesta = escrutinio = polling ).

Interrupciones.
Interrupciones + DMA (acceso directo a memoria).
Mayo de 2011
15 / 74
E/S mapeada en memoria
Tambin conocida como E/S de correspondencia directa.

Parte del espacio de direcciones se asocia a los dispositivos de E/S
(son direcciones normales, tipo RAM), pero . . .
. . . una operacin de L/E en una posicin de memoria reservada a
los dispositivos es ignorada por la memoria, siendo capturada por

la controladora de dispositivo correspondiente.
La L/E de un dato requiere varias operaciones separadas de
E/S en los distintos puertos del dispositivo. Por ejemplo:
registro de control.
registro de estado.
registro de datos.
Escribir cdigo de orden en
Leer estado del dispositivo en
Leer/escribir dato en
Ventaja: gran cantidad de instrucciones disponibles (todas las de

acceso a memoria normales).
Inconveniente: se utiliza parte del valioso? espacio de direcciones.

Mayo de 2011
16 / 74
E/S aislada
Espacio de direcciones dedicado a la E/S.

Cada direccin especial especica tanto el dispositivo como el
puerto.
Son necesarias
instrucciones especiales (no valen las de carga
y almacenamiento normales).
Ejemplo:
procesadores de la familia Intel 8086:
IN reg, dir_puerto
OUT dir_puerto, reg
Ventajas: no se utiliza una parte de la memoria normal.

Inconvenientes: menor repertorio de instrucciones disponibles.
Mayo de 2011
17 / 74
Agenda
1
Introduccin
Concepto de bus
Mayo de 2011
18 / 74
Sondeo (polling)
Tambin llamado encuesta o escrutinio.
sondeando
continua o peridicamente al puerto correspondiente.
El dispositivo informa de su situacin modicando su registro
de estado.
El procesador es el que realiza todo el trabajo,
El procesador lee dicha palabra de estado y obra en

consecuencia.
Problema: la CPU sondea muchas veces el dispositivo

comprobando que no ha cambiado.
E/S mucho ms lenta que CPU
Gran prdida de tiempo
Mayo de 2011
19 / 74
Sondeo (polling)
Ejemplo: ratn; el procesador verica peridicamente el estado

del ratn, para ver si el usuario lo ha movido, en cuyo caso el SO
informa al programa asociado del cambio de situacin.
encuesta continua)
Normalmente, bucles de espera activa (
slo permisibles en dispositivos dedicados (sist. empotrados).

Para computadores normales (SO de tiempo compartido), ms
habitual la
encuesta peridica (p.e., para el ratn).
Mayo de 2011
20 / 74
Rendimiento del sondeo

Supongamos que en una CPU a 500 MHz una operacin de
sondeo consume 400 ciclos de reloj (llamar a la rutina de
sondeo, acceder al dispositivo y volver). Determinar el
% de
tiempo que la CPU gasta realizando sondeos para los
siguientes dispositivos:
Ratn:
debe escrutarse 30 veces/seg para no perder el
movimiento del usuario.
Disquete:
transere datos en unidades de 2 bytes y tiene un
ancho de banda de 50 KB/seg. No pueden perderse datos.
Disco duro: transere datos en unidades de 16 bytes y su ancho

de banda es de 8 MB/seg. Tampoco pueden perderse datos.
Mayo de 2011
21 / 74
Rendimiento del sondeo

Ciclos por segundo consumidos en el sondeo del
30 * 400 = 12.000 ciclos/seg consumidos
6
% CPU: 12.000/(500*10 )*100 = 0,0024 %
despreciable.
ratn:
impacto
disquete:
50 KB/s / 2 bytes por transferencia = 25.600 encuestas/seg
impacto
25.600 * 400 = 10.240.000 ciclos/seg consumidos
% CPU: 10.240.000/(500*10 )*100 = 2,048 %
apreciable, pero permisible
si no hay muchos dispositivos.
disco duro:
8 MB/s / 16 bytes por transferencia = 524.288 encuestas/seg

524.288 * 400 = 209.715.200 ciclos/seg consumidos
% CPU: 209.715.200/(500*10 )*100 = 41,95 %
inaceptable
impacto
Mayo de 2011
22 / 74
Interrupciones
Interrupciones vs. sondeo (analoga secretaria):
1. Encargamos a nuestra secretaria un trabajo (=
transaccin de E/S).
orden de
2. Para saber cundo ha terminado su trabajo, tenemos dos

opciones:
2a. Nos quedamos mirndola continuamente, esperando a que
termine (=
sondeo continuo), o bien hacemos otra cosa, pero
cada X minutos nos acercamos a preguntarle si ha terminado (=
sondeo peridico).
2b. O bien, continuamos haciendo otras cosas, sin preocuparnos ya

de vigilar, y pedimos a la secretaria que nos avise (p.e., llamando
por telfono) cuando haya terminado el trabajo (=
externa a la CPU).
interrupcin
3. En ambos casos, una vez detectado que la subtarea ha sido
tratamiento de los
datos: lect./escr. de los mismos desde/a buers adecuados, etc.)
terminada, utilizarla adecuadamente (=
Mayo de 2011
23 / 74
Interrupciones
En el sondeo, el tratamiento de los datos lo hacen las
instrucciones que siguen al bucle de espera activa, pero...
...una interrupcin puede llegar en cualquier momento y la CPU
estar haciendo otra cosa (son
asncronas respecto al programa
en ejecucin).
Por tanto, hay que
1
habilitar mecanismos para que:
La CPU deje automticamente lo que est haciendo y pase a
RSI o rutina de servicio de
ejecutar la rutina de tratamiento (
interrupcin; tambin llamada manejador).

Se salve la informacin mnima para que luego
pueda
recuperarse el estado de ejecucin en el que estaba el programa

justo en el momento en que lleg la interrupcin.
3
Al nalizar la RSI, se vuelva justo a dicho estado y se
el proceso interrumpido
reanude
con normalidad.
Mayo de 2011
24 / 74
Interrupciones
Ventaja principal de interrupciones frente al sondeo:
La CPU no gasta ciclos tiles en comprobar si el dispositivo est
preparado.
Simplemente, cuando ste lo est, y lo indique mediante la
interrupcin correspondiente, se ejecutar la RSI asociada.
Cada dispositivo tendr su propio
asociada:
nmero de interrupcin
P.ej., un pin de entrada de interrupcin en la CPU por cada

dispositivo (MIPS), o bien
Un solo pin de interrupcin (igual para todos los dispositivos), y
despus de activarla el dispositivo pone su cdigo (nmero de
interrupcin) en el bus de datos de la CPU (Intel IA-32).
Mayo de 2011
25 / 74
Interrupciones
Para los mecanismos anteriores (salto a la RSI + salvar estado
de la CPU + reanudar proceso interrumpido) hay que resolver
algunas cuestiones:
A. Salto a la RSI:
Dnde saltar? Dos opciones:
direccin fsica ja) al
Siempre a un mismo lugar del cdigo (
producirse la interrupcin, en la cual se mira qu dispositivo la

provoc y entonces se bifurca al tratamiento adecuado.
MIPS salta a la direccin 0x80000180.
A una direccin variable, dependiendo del nmero de
interrupcin producida (
interrupciones vectorizadas).
Intel IA-32 busca la direccin correspondiente en un array de
direcciones indexadas por dicho nmero .
Mayo de 2011
26 / 74
Interrupciones
B. Salvar estado de la CPU:
Mnimo, hay que salvar siempre el valor del PC: en MIPS, hay
un registro a tal efecto, el
EPC
(exception program counter).
En mquinas que dependen de un
condiciones
registro de estado para las
(p.e., ags en Intel IA-32), salvarlo tambin.
Por supuesto, todos aquellos
registros modicados por la RSI
deben ser salvados, pero esto lo hace el propio software de la

misma (anlogo a como se hace en una rutina normal con los
registros preservados entre llamadas, pero para todos los
registros).
En realidad, hay dos registros que en MIPS no se salvan:
$k1 (registros reservados para el kernel;
$k0
es lo mnimo
necesario para poner en marcha la RSI, como veremos)
El
programador de aplicaciones no debe usarlos!

Mayo de 2011
27 / 74
Interrupciones
C. Recuperar estado y reanudar proceso interrumpido:
Se recuperan los registros (que la RSI guard antes de
modicar).
Se vuelve a escribir el PC con el
EPC
guardado, lo cual provoca
la reanudacin del proceso.
Resumen del acceso completo:

!"

#$

%
!

&
"'!

Mayo de 2011
28 / 74
Interrupciones
Rendimiento (consumo de CPU con interrupciones):
Suponemos un gasto de 500 ciclos por cada transferencia
(tiempo de ejecucin de la RSI). Tambin que el disco duro se
usa durante un 5 % del tiempo. Misma CPU y HD que antes.
Interrupciones de disco duro/seg:
8 MB/s / 16 bytes por transf. = 524.288 interrupciones/seg.
Ciclos/seg: 524.288 * 500 = 262.144.000 ciclos/seg.
% CPU (durante las transferencias): 262.144.000 / (500*10 ) *

100 = 52,4 %.
% CPU (total; slo 5 % tiempo activo): 52,4 % * 5 % =
Nota:
2,62 %.
en el ejemplo del sondeo suponamos que estbamos
sondeando siempre (no slo el 5 % del tiempo):

Quiz no muy realista para el disco duro (ya que sabemos
cundo hay peticiones pendientes), pero . . .
. . . p.e. tarjeta de red
momento
pueden llegar datos en cualquier
habra que estar sondeando siempre.
Mayo de 2011
29 / 74
Interrupciones
Una
interrupcin de E/S es como una excepcin (necesita rutina
de tratamiento, capacidad de recuperacin, etc.), pero:

La interrupcin de E/S es
asncrona
respecto al programa (a priori,
no se sabe en qu momento puede producirse; no se haya asociada a

ningn tipo de instruccin concreta).
Necesitamos saber
qu dispositivo la provoc.
Terminologa (muy variable en la literatura):

Excepcina :
una instruccin provoca una situacin anormal o no
permitida durante su ejecucin (ej.,
Interrupcin:
violacin de acceso, overow,
etc.).
un dispositivo externo a la CPU sealiza a la CPU que
necesita su atencin.
Trap: es una instruccin especial que el programador puede usar para

provocar una llamada a una rutina de servicio (llamada al sistema
operativo).
a A veces, por abuso del lenguaje, se usa excepcin como un trmino genrico para
los 3 casos.
Mayo de 2011
30 / 74
Interrupciones y DMA
El sondeo y las interrupciones son adecuados para dispositivos
con
escaso ancho de banda: se reduce el coste de la
controladora y de la interfaz, ya que CPU y SO realizan casi

todo el trabajo:
Cada transferencia de una palabra
a/desde dispositivo
una secuencia de instrucciones de CPU para transferirla desde/a

memoria (mediante rutina de sondeo o mediante RSI).
Con dispositivos de gran ancho de banda las transferencias

constan principalmente de grandes bloques de datos:
Sondeo o interrupciones solamente no son mtodos adecuados,
pues se mantendra ocupado el procesador demasiado tiempo.
Acceso directo a memoria (DMA): mecanismo para

conseguir que la transferencia de datos desde el dispositivo a la
memoria o viceversa se realice sin la intervencin del procesador.
Mayo de 2011
31 / 74
El DMA se implementa con un chip especializado (controladora
de DMA), que transere datos entre un dispositivo de E/S y
memoria independientemente del procesador.
Tendr
implicaciones en el hardware, como veremos:
Bus: mltiples amos (CPU y DMA)
sistema de arbitraje.
Pasos en una transferencia DMA:

1
El procesador inicializa la controladora de DMA: identidad del

dispositivo, operacin a realizar, direccin de memoria donde leer o
escribir, nmero de bytes a transferir y sentido del desplazamiento.
La controladora de DMA va pidiendo el bus y, cuando lo consigue,

va realizando tantas operaciones de transferencia entre el dispositivo
y memoria como sean necesarias.
Finalmente, la controladora de DMA genera una interrupcin

informando al procesador de la nalizacin de la transferencia o de
una condicin de error.
Mayo de 2011
32 / 74
Analoga jefesecretaria:
1
Encargamos un trabajo bastante grande a nuestra secretaria

(p.e., varios informes) ( =
DMA).
2
programacin de la controladora
Dejamos que haga todos los informes en su despacho, sin

interrumpirnos cada vez que termine uno de ellos para
ensernoslo. En vez de ello, cada vez que termina uno, lo va
acumulando en una esquina de nuestra mesa, sin interrumpirnos
acceso directo a memoria por parte de la

controladora).
( =
3
Una vez que termina de realizar y colocar el ltimo informe, nos

avisa de que ya lo tenemos todo en nuestra mesa, listo para ser
utilizado ( =
interrupcin de noticacin de nalizacin).
Mayo de 2011
33 / 74
Secuencia de acciones (DMA)
1. Programacin controladora DMA

2. Transferencia memoria-
Controladora
Direccin
DMA
Contador
MEMORIA
500
+27
dispositivo (dirigida por

controladora DMA)
0x10010800
HD
4
Controladora
1
Dispositivo
de disco
Rumbo
3. Aviso de finalizacin de
transaccin a la CPU (interrupcin)
Mayo de 2011
34 / 74
Rendimiento del DMA

Supongamos misma CPU y disco duro de los ejemplos anteriores.
Supongamos que el proceso de inicio de la controladora de DMA
(programacin de los puertos correspondientes) tarda 1.000 ciclos y que
la RSI de tratamiento una vez nalizada la transferencia tarda 500.
Adems, supondremos que cada transferencia DMA es de 4KB.
Casos:
Si el disco estuviese continuamente transmitiendo: 8 MB por seg. / 4KB
por transf. = 2048 transf. DMA por segundo.
Ciclos CPU/seg: (1.000+500) * 2048 = 3.072.000 ciclos/seg.
% CPU (durante las transferencias): 3.072.000 / 500*10
6 =
0,62 %.
Como slo transmite el 5 % del tiempo: % CPU (total; slo 5 % tiempo

activo): 0,62 * 5 % =
0,031 % prcticamente despreciable.
Nota: el ejemplo supone que el DMA no interere con la CPU, lo cual

puede no ser muy realista, pues los accesos a memoria de la CPU
pueden colisionar con los del DMA.
Mayo de 2011
35 / 74
Resumen (sondeo, interrupciones y DMA)

$

&

'(

'(
'(
%

'(
$

%

!"

'(

!"#

!"

Mayo de 2011
36 / 74
Agenda
1
Introduccin
Concepto de bus
Mayo de 2011
37 / 74

Control de dispositivos de E/S heterogneo y complicado:
Quin mantiene el control del estado de los dispositivos, conoce las
direcciones de los puertos para leer/escribir los datos y las rdenes
asociadas a cada dispositivo, maneja los errores, etc.?
Respuesta: el
sistema operativo (SO).
El cdigo del SO es
el primero que se instala
al arrancar el
ordenador.
En particular, instala las rutinas de peticin de E/S de los distintos
drivers ) Slo el SO
dispositivos y las posibles RSI asociadas (

conoce los puertos, rdenes, etc.
El usuario solicita sus servicios a travs de mecanismos sencillos con
llamadas al sistema: syscall).
parmetros bien denidos (
Adems, por seguridad, estas llamadas preestablecidas sern la nica

forma de acceder a la E/S (los usuarios no podrn utilizar
directamente los puertos)
seguridad.
Necesidad de
soporte en CPU para

Mayo de 2011
38 / 74
Agenda
1
Introduccin
Concepto de bus
Mayo de 2011
39 / 74
Concepto de bus
Agenda
1
Introduccin
Concepto de bus
Mayo de 2011
40 / 74
Concepto de bus
Concepto de bus
Los diferentes subsistemas que componen un computador
(procesador, memoria y dispositivos de E/S) necesitan
comunicarse entre s
Bus
canal.
Bus: canal de comunicacin compartido que usa un conjunto de

lneas (cables o hilos) para conectar mltiples subsistemas.
Cualquier seal transmitida est disponible para los dispositivos
conectados al bus.
Aspectos claves del diseo de un bus:

Lneas del bus (de datos, control y direcciones).
Anchura, longitud y frecuencia del bus
ancho de banda.
Temporizacin: sncrona y asncrona.

Control de acceso al bus: arbitraje.
Mayo de 2011
41 / 74
Concepto de bus
Jerarqua de buses mltiples

Gran nmero de dispositivos conectados al bus:
Aumenta el retardo de propagacin debido al tiempo de
coordinacin de los diferentes dispositivos para el uso del bus.
Cuello de botella: los dispositivos estn continuamente
esperando que sea su turno
congestin.
Posible solucin: aumentar el ancho de banda del bus.

Solucin ms efectiva:
Utilizar varios buses: para evitar que intereran diferentes
subsistemas.
Organizarlos de forma
jerrquica:
buses con diferentes
velocidades.
Los dispositivos de E/S ms exigentes se acercan al procesador

para evitar cuellos de botella.
Mayo de 2011
42 / 74
Concepto de bus
Jerarqua de buses mltiples

Clasicacin:
1
local y de
memoria.
Bus
Conectan CPU y
memoria.
Son los de mayor
rendimiento.
2
Buses de
expansin.
PCI, ISA.
3
Buses
dedicados.
De propsito
especco.
IDE/SCSI, AGP,
rewire, USB, . . .
Mayo de 2011
43 / 74
Concepto de bus
Puentes de conexin al bus

Los
puentes de conexin al bus conectan dos buses diferentes y
son capaces de interpretar el contenido de los paquetes que

reciben.
Funciones:
Traduccin:
conecta buses diferentes y traduce paquetes. Ej:
PCIIDE.
Gestin del trco:
decide si trasmite un paquete por los otros
extremos en funcin de la direccin destino.

Mayo de 2011
44 / 74
Agenda
Introduccin
Concepto de bus
Mayo de 2011
45 / 74

canal de comunicacin
compartido que conecta a los componentes.
Ya vimos que un bus es un
Compartido
las comunicaciones son escuchadas por todos los
dispositivos conectados en el bus.

Organiza la informacin comunicada en 3 grupos:
Informacin a ser comunicada:
Direcciones.
Datos.
Todo lo dems:
Control.
Mayo de 2011
46 / 74

Esquema de interconexin de un bus.
Mayo de 2011
47 / 74
Puesto que las lneas de informacin son compartidas por todos

los componentes . . .
. . . debemos diferenciar un conjunto de
lneas de informacin.
Lneas de control:
lneas de control y un
conjunto de
Gestionan el acceso y uso de las lneas de informacin.

Determinan el tipo de informacin en las lneas de informacin.
Transmiten ordenes e informacin de temporizacin, que
especican las operaciones a realizar.
Mayo de 2011
48 / 74
Ejemplos de lneas de control

Lnea
Efecto que produce su activacin
Escritura en memoria
Hace que el dato del bus se escriba en la posicin direccionada
Lectura de memoria
Hace que el dato de la posicin direccionada se

site en el bus
Escritura de E/S
Hace que el dato del bus se transera al puerto

de E/S direccionado
Lectura de E/S
Hace que el dato del puerto de E/S direccionado se site en el bus
Peticin de bus
Indica que un mdulo necesita disponer del control del bus
Concesin de bus
Indica que se cede el control del bus a un mdulo que lo solicit
Peticin de interrupcin (INTR)
Indica que hay una interrupcin pendiente
Interrupcin reconocida (INTA)
Indica que la interrupcin pendiente se ha reconocido
Reloj
Se utiliza para sincronizar las operaciones
Mayo de 2011
49 / 74
Lneas de informacin
Lneas de datos:
Transmiten datos entre los mdulos.
Constituyen el bus de datos.
Anchura del bus de datos: nmero de lneas
Prestaciones.
Ejemplo: anchura de 8 bits e instrucciones de 16 bits (2 accesos

a memoria por cada ciclo de instruccin).
Lneas de direccin:
Determinan la fuente o el destino del dato (direccin).
Constituyen el bus de direcciones.
Anchura del bus direcciones
Posiciones de memoria
direccionables.
Mayo de 2011
50 / 74
Lneas de informacin: alternativas de diseo

Multiplexadas: informacin para direcciones y datos se
transmite a travs de las mismas lneas
Desempean varias
funciones por lo que se necesita una Lnea de Control de

Direccin Vlida (LCDV).
1
Se lleva la direccin al bus. Activa LCDV.
Perodo de tiempo: cada mdulo copia la direccin y determina

si es el direccionado.
Se quita del bus la direccin y se realizan las mismas

operaciones para transmitir los datos. Desactiva LCDV.

Ventajas: ahorro de espacio y bajo coste del bus.

Desventajas: circuitera ms compleja en cada mdulo y
reduccin de prestaciones.
Mayo de 2011
51 / 74
Lneas de informacin: alternativas de diseo

Dedicadas: cada grupo de lneas tiene una sola funcin.

Ventajas: se mejoran las prestaciones del bus.

Desventajas: se necesita un bus con un nmero mayor de lneas
por lo que se incrementa el coste.
Mayo de 2011
52 / 74
Agenda
Introduccin
Concepto de bus
Mayo de 2011
53 / 74
Anchura del bus: se dene como el nmero de lneas de informacin

de las que consta dicho bus. Podemos diferenciar buses
serie (USB, Firewire) y paralelo (PCI, bus del sistema).
Longitud del bus: puede oscilar desde menos de un metro (bus del
sistema, PCI), varios metros (bus SCSI) e incluso cientos
de metros (Ethernet). A mayor longitud, menor
frecuencia de funcionamiento y menor anchura del bus.
Frecuencia de funcionamiento (para buses sncronos): frecuencia de
la seal de reloj que rige las transferencias.
Mayo de 2011
54 / 74
Ancho de banda terico: cantidad de informacin que somos capaces

de transmitir. Se suele expresar en MB/s.
n
AB =
, donde n es el n de lneas de datos.
Ancho de banda efectivo: cantidad de informacin que somos

realmente capaces de transmitir. En este caso se tiene
en cuenta que para transmitir datos necesitamos utilizar
ciclos de bus en el protocolo de acceso y en el arbitraje.
Ms adelante veremos la diferencia con un ejemplo.
Mayo de 2011
55 / 74
Agenda
Introduccin
Concepto de bus
Mayo de 2011
56 / 74

Sealamiento y secuenciacin que permite la interacciones entre
los componentes. Ejemplo: lectura de memoria:
El procesador pone una direccin vlida en el bus y activa la
seal de control de leer de memoria.
La memoria recibe la seal de lectura, lee la direccin, obtiene el
dato apropiado, pone el dato en el bus.
El procesador espera; despus, lee el dato del bus.
Pueden ser:
Sncronos:
sincronizados por un reloj; organizan el protocolo a
travs de pulsos de reloj.
Asncronos:
sin un reloj comn que marque el ritmo.
Mayo de 2011
57 / 74
Temporizacin sncrona
Ventajas:
Protocolo sencillo.
Interfaz lgica simple.
Bus muy rpido.
Inconvenientes:
Los dispositivos conectados deben funcionar a la misma
frecuencia de reloj.
Problema de sesgo de reloj: diferencia de tiempo absoluto desde
que dos elementos ven un anco de reloj
interna.
desincronizacin
Buses sncronos no pueden ser largos y rpidos simultneamente.
Ejemplo: bus
procesadormemoria.
Mayo de 2011
58 / 74
Ejemplo de transferencia sncrona: lectura

T1
T2
T3
Reloj
Bus de
direcciones
Desde
el
procesador
AS
Direccin de memoria
Latencia de mem. (1 ciclo)
R/W
Bidireccional
Bus de
datos
Datos desde
memoria
Datos aceptados por el
procesador
Mayo de 2011
59 / 74
Ejemplo de transferencia sncrona: escritura
T1
T2
T3
Reloj
Bus de
direcciones
Desde
el
procesador
AS
Direccin de memoria
R/W
Bidireccional
Bus de
datos
Datos del procesador
Mayo de 2011
60 / 74
Transferencia sncrona: escritura (2 ciclos)
T1
T2
T3
T4
Reloj
Bus de
direcciones
Desde
el
procesador
Direccin de memoria
Latencia de mem. (2 ciclos)
AS
R/W
Bidireccional
Bus de
datos
Mayo de 2011
61 / 74
Transferencia snc. en bus multiplexado: lectura
T1
T2
T3
Reloj
Bus de direcciones y datos
Desde
el
procesador
AS
Direccin
Datos desde
memoria
Desde la
memoria
R/W
Datos aceptados por el
procesador
En una lectura no hay diferencia en el nmero de ciclos entre un bus

multiplexado y otro que no lo es.
Mayo de 2011
62 / 74
Transferencia snc. en bus multiplexado: escritura
T1
T2
T3
T4
Reloj
Bus de direcciones y datos
Desde
el
procesador
Direccin

AS
R/W
En una escritura se pierde un ciclo en el bus multiplexado (puesto

que no puede ponerse en el mismo ciclo la direccin y el dato).
Mayo de 2011
63 / 74
Ejemplo de clculo del AB terico/efectivo (1/3)

Sea un bus con separacin de datos de 32 bits y direcciones de 32
bits, con una temporizacin como la vista:
er ciclo se pone la direccin (y el dato si es una escritura).

o
er
2 y 3 ciclos: ciclos de espera (latencia de la memoria de 2 ciclos).
o ciclo: se realiza la lectura (escritura efectiva).
4
1
Adems, la memoria soporta el modo rfaga (se puede seguir

leyendo/escribiendo hasta un mximo de 4 palabras de 32 bits) sin
tener que iniciar otra operacin.
Cual sera el ancho de banda terico del bus si funciona a 200
MHz?
En un ciclo se puede transmitir 32 bits de datos =
4 bytes. Si
f=200 Mhz, entonces en 1 segundo tengo 200x10
ciclos
4x200 MB/s = 800 MB/s.
AB
Y el ancho de banda efectivo si no consideramos el modo rfaga?

Mayo de 2011
64 / 74

Si no consideramos el modo rfaga, una operacin en el bus
(lectura o escritura) necesita cuatro ciclos:
T1
T2
T3
T4
Reloj
Bus de
direcciones
Desde
el
procesador
Direccin de memoria
Latencia de mem. (2 ciclos)
AS
R/W
Bidireccional
Bus de
datos
Por lo tanto, transmitimos
4 bytes/4 ciclos. Multiplicando por f
podemos expresar esta cantidad en MB/s. Es decir, el ancho de

banda efectivo es:
AB = 4/3x200x10
B/s
= 200 MB/s.
Mayo de 2011
65 / 74

Si consideramos el modo rfaga, la mejor situacin es apurarla al
T1
mximo: Reloj
T2
Bus de
direcciones
T3
T4
T5
T6
T7
Direccin de la primera palabra

Latencia de memoria (2 ciclos)
AS
R/W
Bus de
datos
D1
D2
D3
D4
Datos aceptados por la

memoria
Por lo tanto, transmitimos

Multiplicando por
4x4 bytes/(4+3) ciclos.
podemos expresar esta cantidad en MB/s.
Es decir, el ancho de banda efectivo del bus es:
AB = 16/7x200x10
B/s
457,14 MB/s.
Que no llega al ancho de banda terico pero que es ms del

doble del valor obtenido en el apartado anterior.
Mayo de 2011
66 / 74
Temporizacin asncrona
No hay ninguna lnea de reloj.

Coordinacin de la transmisin
presentacin:
Protocolo de
Consta de una serie de pasos, de forma que tanto emisor como

receptor slo pasan al paso siguiente cuando ambos estn de
acuerdo.
En el caso de las lecturas, el protocolo de presentacin requiere,
al menos, de las siguientes tres lneas de control:
1
ReadReq: peticin de lectura a memoria (direccin en lneas de
DataRdy: datos preparados (datos en lneas de informacin).

Ack: reconocimiento de las otras dos seales.
seales de control ReadReq y DataRdy se mantienen activas
informacin).
Las
hasta que sean vistas por la otra parte, que reconoce mediante
Ack.
Mayo de 2011
67 / 74
Temporizacin asncrona
Ventajas:
Dispositivos conectados pueden trabajar a frecuencias de reloj
variables.
El bus puede conectar gran variedad de dispositivos (largo).
Inconvenientes:
Ms lento que el sncrono.
Necesidad de lneas de control adicionales.
Fallo de sincronizacin
Sincronizadores (dispositivo sncrono
acta correctamente ante la llegada de una seal asncrona).
Ejemplo: algunos buses de E/S (Firewire, USB, ...)
Mayo de 2011
68 / 74
Cronograma de la transferencia asncrona

1
Se activa la peticin
de lectura y se pone
la direccin en el
bus.

Ack una
vez guardada la
direccin. El

La memoria activa
la seal de
dispositivo

desactiva

ReadReq
y libera el bus.
Ack.
Se desactiva
Una vez encontrado

el dato . . .
Se pone en el bus y
se activa

dispositivo lee el
dato del bus, activa

DataRdy.
Cuando el
la seal
7
Ack.
En respuesta, se
desactiva
DataRdy
y se libera el bus.
Se desactiva
Mayo de 2011
69 / 74
Ack.
Agenda
Introduccin
Concepto de bus
Mayo de 2011
70 / 74

Por qu se necesita un mecanismo para controlar los accesos al
bus?
Los dispositivos trataran de utilizar las lneas de control del bus
simultneamente lo que nos llevara a una situacin catica.
Ejemplo: DMA.
De qu forma puede un dispositivo reservar el bus para utilizarlo en

una operacin de E/S?
Amo o dueo del bus (Bus Master): inicia y controla todas las
peticiones de uso del bus. Esquema sencillo:
dueo del bus.

esclavo, que responde a
El procesador es el nico
La memoria es un
las peticiones de lectura
y escritura.
1
Dispositivo A quiere comunicar con B y hace la peticin al

procesador (amo).
Cuando el procesador puede, atiende la peticin de A. Durante toda

la comunicacin el procesador se encuentra ocupado.
Mayo de 2011
71 / 74

Problema (un dueo): el procesador debe intervenir en cada
operacin de E/S.
Solucin: mltiples dueos del bus.

Cada mdulo conectado al bus dispone de lgica para acceder al
bus.
Necesidad de un
mtodo de arbitraje
para decidir el amo del
bus.
Caractersticas deseables de un mtodo de arbitraje:

Respetar las prioridades.
Imparcialidad.
Reducir el tiempo para arbitrar el bus (solapar con las
transferencias).
Mayo de 2011
72 / 74
Agenda
1
Introduccin
Concepto de bus
Mayo de 2011
73 / 74

Bus
Anchura
(bits)
Velocidad
(Mhz)
Ancho de banda
(MBytes/seg)
8bit ISA
8,3
7,9
16bit ISA
16
8,3
15,9
EISA
32
8,3
31,8
VLB
32
33
127,2
127,2
PCI
32
33
64bit PCI 2.1
64
66
508,6
PCI express (x1,x2, x4, x16)
1 por sentido
200x2x(1, 4, 8, 16)
33,3
IDE (Ultra DMA)
16
16
SCSI (Ultra3 Wide)
16
80
160
AGP
32
66
254,3
AGP (x4 mode)
32
66x4
1017,3
AGP (x8 mode)
32
66x8
2034,6
USB 1.1
12
1,5
USB 2.0
60
Mayo de 2011
74 / 74

Entrada Salida

Încărcat de

Informații document

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Entrada Salida

Încărcat de

Drepturi de autor:

Formate disponibile

Tema 7: Gestin de la entrada/salida

Tema 7: Gestin de la entrada/salida

Clasicacin de los dispositivos de E/S

El papel del sistema operativo

Clasicacin de los dispositivos de E/S

El papel del sistema operativo

sistema de E/S proporciona informacin a la CPU y le

permite comunicarse con el exterior y otros dispositivos.

Tema 7: Gestin de la entrada/salida

Esquema de Von Neumann de un ordenador

Tema 7: Gestin de la entrada/salida

Clasicacin de los dispositivos de E/S

Clasicacin de los dispositivos de E/S

El papel del sistema operativo

Clasicacin de los dispositivos de E/S

Clasicacin de los dispositivos de E/S

Almacenamiento: discos duros, diversos tipos de disquetes

Interfaz con el usuario: teclados, ratones, tabletas grcas,

Visualizacin y multimedia: tarjetas grcas, monitores,

Comunicaciones: tarjetas de red (Ethernet, inalmbricas),

Adquisicin de datos: cmaras de vdeo, micrfono+tarjeta

Clasicacin de los dispositivos de E/S

Clasicacin de los dispositivos de E/S

Ancho de banda (KB/s)

Tema 7: Gestin de la entrada/salida

Clasicacin de los dispositivos de E/S

Clasicacin de los dispositivos de E/S

Sin embargo, pueden estudiarse de una forma ms homognea

implementacin de su comunicacin con la CPU+memoria:

del dispositivo de E/S:

Sondeo, interrupciones, DMA, . . .

Buses, protocolos de acceso, arbitraje, . . .

Tema 7: Gestin de la entrada/salida

Clasicacin de los dispositivos de E/S

El papel del sistema operativo

Puertos, controladoras y canales

Clasicacin de los dispositivos de E/S

El papel del sistema operativo

Puertos, controladoras y canales

Puertos, controladoras y canales

Puertos de E/S: registros (externos a la CPU) a travs de los

Registro de datos: lectura/escritura del dato a comunicar entre

Registro de control: en l la CPU escribe las rdenes a realizar.

Lneas de comunicacin entre distintos componentes (CPU 

Puertos, controladoras y canales

Puertos, controladoras y canales

   

   

Esquema de comunicacin de la CPU con la E/S

E/S mapeada en memoria vs. E/S aislada

Clasicacin de los dispositivos de E/S

El papel del sistema operativo

E/S mapeada en memoria vs. E/S aislada

Estudiaremos primero la E/S desde el punto de vista del

a los puertos de los

Sondeo (= encuesta = escrutinio = polling ).

Tema 7: Gestin de la entrada/salida

E/S mapeada en memoria vs. E/S aislada

E/S mapeada en memoria

Tambin conocida como E/S de correspondencia directa.

los dispositivos es ignorada por la memoria, siendo capturada por

Escribir cdigo de orden en

Leer estado del dispositivo en

Ventaja: gran cantidad de instrucciones disponibles (todas las de

Clasicacin de los dispositivos de E/S

Clasicacin de los dispositivos de E/S

Clasicacin de los dispositivos de E/S

Clasicacin de los dispositivos de E/S

Clasicacin de los dispositivos de E/S

Clasicacin de los dispositivos de E/S

Interfaz con el usuario: teclados, ratones, tabletas grcas,

Visualizacin y multimedia: tarjetas grcas, monitores,

Clasicacin de los dispositivos de E/S

Clasicacin de los dispositivos de E/S

Clasicacin de los dispositivos de E/S

Clasicacin de los dispositivos de E/S

Clasicacin de los dispositivos de E/S

Clasicacin de los dispositivos de E/S

Lneas de comunicacin entre distintos componentes (CPU

Clasicacin de los dispositivos de E/S

Tcnicas de comunicacin CPUE/S

Clasicacin de los dispositivos de E/S

Tcnicas de comunicacin CPUE/S

Tcnicas de comunicacin CPUE/S

Ejemplo: ratn; el procesador verica peridicamente el estado

Tcnicas de comunicacin CPUE/S

transere datos en unidades de 2 bytes y tiene un

Disco duro: transere datos en unidades de 16 bytes y su ancho

Tcnicas de comunicacin CPUE/S

% CPU: 10.240.000/(50010 )100 = 2,048 %

% CPU: 209.715.200/(50010 )100 = 41,95 %

Tcnicas de comunicacin CPUE/S

Tcnicas de comunicacin CPUE/S

Al nalizar la RSI, se vuelva justo a dicho estado y se

Tcnicas de comunicacin CPUE/S

Tcnicas de comunicacin CPUE/S

direccin fsica ja) al