1

qwertyuiopasdfghjklzxcvbnmqwertyui
opasdfghjklzxcvbnmqwertyuiopasdfgh
jklzxcvbnmqwertyuiopasdfghjklzxcvb
nmqwertyuiopasdfghjklzxcvbnmqwer
tyuiopasdfghjklzxcvbnmqwertyuiopas
dfghjklzxcvbnmqwertyuiopasdfghjklzx
cvbnmqwertyuiopasdfghjklzxcvbnmq
wertyuiopasdfghjklzxcvbnmqwertyuio
pasdfghjklzxcvbnmqwertyuiopasdfghj
klzxcvbnmqwertyuiopasdfghjklzxcvbn
mqwertyuiopasdfghjklzxcvbnmqwerty
uiopasdfghjklzxcvbnmqwertyuiopasdf
ghjklzxcvbnmqwertyuiopasdfghjklzxc
vbnmqwertyuiopasdfghjklzxcvbnmrty
uiopasdfghjklzxcvbnmqwertyuiopasdf
ghjklzxcvbnmqwertyuiopasdfghjklzxc
vbnmqwertyuiopasdfghjklzxcvbnmqw
ertyuiopasdfghjklzxcvbnmqwertyuiop
asdfghjklzxcvbnmqwertyuiopasdfghjkl



LENGUAJE ENSAMBLADOR
Ing. Claudia Elena Carrillo Reyes

MEMORIA RAM DINAMICA (DRAM)

16 de Febrero del 2014


EQUIPO 4
Julio Cesar Amador Tejeda - Jess Guillermo de Len Daz Israel Cedillo
Daniel Alejandro Alvarado Ramos



2
INDICE

Funcionamiento. 3


Caractersticas y Descripcin 7


Tipos de Memoria RAM Dinmica 8
-FPM
-EDO
-SDRAM
-BEDO
-DR-SDRAM
-DDR-SDRAM
-DDR2-SDRAM
-DDR3-SDRAM


Conclusiones.. 11


Referencias


























3
MEMORIA RAM DINAMICA

-Funcionamiento

Este tipo de memoria conocida como DRAM (Dinamic Random
Access Memory), a diferencia de la memoria esttica se
compone de celdas de memoria construidas con
condensadores.


En el interior de cada chip de RAM dinmica se encuentra un
bit de informacin que est compuesto de dos partes: un
transistor y un condensador. Son, por supuesto, transistores y
condensadores extremadamente pequeos por lo que millones
de ellos pueden caber en un solo chip de memoria.
El condensador mantiene el bit de informacin (un 0 o un 1), y un transistor a travs del cual se
accede a dicha carga y, por lo tanto, a la informacin.
Podemos ver un condensador, como un cubo que es capaz de almacenar electrones. Para
almacenar un 1 en memoria, el cubo es llenado con electrones. Para almacenar ceros, el cubo es
vaciado. El problema con el cubo del capacitador es que tiene una fuga. En cuestin de
milisegundos un cubo entero se vacia. Por ello, para que la memoria dinmica funcione, la CPU o el
controlador de memoria tienen que entrar en escena y recargar todos los capacitadores que
contienen unos antes de que se descarguen (vacen). Para hacer esto, el controlador lee la memoria
y la vuelve a escribir. Esta operacin de refresco ocurre automticamente miles de veces por
segundo.


La operacin de refresco es de donde la RAM dinmica obtiene su nombre. Este tipo de RAM
memory tiene que ser dinmicamente refrescado todo el tiempo o si no olvida que es lo que
contiene. El inconveniente de este continuado refresco, es que consume tiempo y ralentiza la
memoria.

4


Teniendo en cuenta que se descargan, los capacitadores deben cargarse constantemente (el
trmino exacto es actualizar) a intervalos regulares, lo que se denomina ciclo de actualizacin. Las
memorias DRAM, por ejemplo, requieren ciclos de actualizacin de unos 15 nanosegundos (ns).

Cada capacitador est acoplado a un transistor (tipo MOS), lo cual posibilita la "recuperacin" o
modificacin del estado del capacitador. Estos transistores estn dispuestos en forma de tabla
(matriz), de modo que se accede a la caja de memoria (tambin llamada punto de memoria)
mediante una lnea y una columna.

















Cada punto de memoria se caracteriza as por una direccin que corresponde a su vez a un nmero
de fila y a un nmero de columna. Este acceso no es instantneo; el perodo de tiempo que lleva se
denomina tiempo de latencia. En consecuencia, el tiempo necesario para acceder a la informacin
en la memoria es igual al tiempo del ciclo ms el tiempo de latencia.

Tiempo para acceder a la info en memoria = Tiempo del ciclo + Tiempo de latencia


De este modo, en el caso de la memoria DRAM, por ejemplo, el tiempo de acceso es de 60
nanosegundos (35 ns del tiempo del ciclo ms 25 ns del tiempo de latencia).

5
Las celdas en cualquier sistema de memoria, se organizan en la forma de matrices de dos
dimensiones, a las cuales se accede por medio de las filas y las columnas. En la DRAM estas
estructuras contienen millones de celdas y se fabrican sobre la superficie de la pastilla de silicio
formando reas que son visibles a simple vista. En el ejemplo tenemos un arreglo de 4x4 celdas, en el
cual las lneas horizontales conectadas a las compuertas de los transistores son las llamadas filas y las
lneas verticales conectadas a los canales de los FET son las columnas.
Para acceder a una posicin de memoria se necesita una direccin de 4 bits, pero en las DRAM las
direcciones estn multiplexadas en tiempo, es decir se envan por mitades. Las entradas marcadas
como a0 y a1 son el bus de direcciones y por el mismo entra la direccin de la fila y despus la de la
columna. Las direcciones se diferencian por medio de seales de sincronizacin llamadas RAS (del
ingls Row Address Strobe) y CAS (Column Address Strobe) que indican la entrada de cada parte de
la direccin.
Los pasos principales para una lectura son:
Las columnas son precargadas a un voltaje igual a la mitad del voltaje de 1 lgico. Esto es
posible ya que las lneas se comportan como grandes condensadores, dada su longitud tienen un
valor ms alto que la de los condensadores en las celdas.
Una fila es energizada por medio del decodificador de filas que recibe la direccin y la seal
de RAS. Esto hace que los transistores conectados a una fila conduzcan y permitiendo la conexin
electrica entre las lneas de columna y una fila de condensadores. El efecto es el mismo que se
produce al conectar dos condensadores, uno cargado y otro de carga desconocida: se produce
un balance de que deja a los dos con un voltaje muy similar, compartiendo las cargas. El
resultado final depende del valor de carga en el condensador de la celda conectada a cada
columna. El cambio es pequeo, ya que la lnea de columna es un condensador ms grande que
el de la celda.
El cambio es medido y amplificado por una seccin que contiene circuitos de realimentacin
positiva: si el valor a medir es menor que el la mitad del voltaje de 1 lgico, la salida ser un 0, si es
mayor, la salida se regenera a un 1. Funciona como un redondeo.
La lectura se realiza en todas las posiciones de una fila de manera que al llegar la segunda
parte de la direccin, se decide cual es la celda deseada. Esto sucede con la seal CAS. El dato
es entregado al bus de datos por medio de la lineo D.O. y las celdas involucradas en el proceso
son reescritas, ya que la lectura de la DRAM es destructiva.


6

La escritura en una posicin de memoria tiene un proceso similar al de arriba, pero en lugar de leer el
valor, la lnea de columna es llevada a un valor indicado por la lnea D.I. y el condensador es
cargado o descargado. El flujo del dato es mostrado con una lnea gruesa en el grfico.





7
-Caractersticas y Descripcin
*Un condensador ocupa 4 veces menos que un flip-flop, lo que permite una mayor densidad
de almacenamiento y consumen menos potencia que las SRAM.
*Mtodos de refresco para una memoria DRAM:
o Por rfaga: cada tiempo de refresco se suspende el funcionamiento de la DRAM y se
refrescan sucesivamente todas sus filas.
o Distribuido: se intercalan los ciclos de refresco con los de lectura y escritura,
peridicamente se refresca una fila.
Periodo de refresco= tiempo de refresco DRAM / nmero de filas.

*Las celdas de memoria son de fabricacin ms sencillas en comparacin a las celdas a
base de transistores, lo cual permite construir memorias de gran capacidad.

*La memoria principal de una computadora es normalmente RAM dinmica.

*La memoria dinmica de acceso aleatorio se usa principalmente en los mdulos de
memoria RAM y en otros dispositivos, como memoria principal del sistema.

*La DRAM slo requiere un transistor por bit de datos, los chips de DRAM son mucho ms
densos y pueden almacenar ms datos que las SRAM en un paquete del mismo tamao.

*Requiere slo una sexta parte del nmero de transistores que la SRAM. Por lo tanto, la DRAM
es considerablemente menos costosa que la SRAM.

*La SRAM requiere cuatro veces la cantidad de espacio que los mdulos DRAM de la misma
capacidad. Debido a que la DRAM slo necesita un transistor y un condensador en
comparacin con seis transistores necesarios por SRAM, necesita mucho menos espacio.

*la DRAM consume ms energa para refrescar sus circuitos y es ms lenta que la SRAM,
su menor tamao y menor costo hace que sea ms conveniente para usar en productos
informticos estndar.


-Tipos de memoria RAM dinmica
FPM (Fast Page Mode):

A veces llamada DRAM, puesto que evoluciona
directamente de ella, y se usa desde hace tanto que
pocas veces se las diferencia. Algo ms rpida, tanto
por su estructura (el modo de Pgina Rpida) como por
ser de 70 60 ns. Es lo que se da en llamar la RAM
normal o estndar. Usada hasta con los primeros
Pentium, fsicamente aparece como SIMMs de 30 72
contactos (los de 72
en los Pentium y algunos 486). Para acceder a este tipo
de memoria se debe especificar la fila (pgina) y
seguidamente la columna.
Para los sucesivos accesos de la misma fila slo es

8
necesario especificar la columna, quedando la columna seleccionada desde el primer acceso. Esto
hace que el tiempo de acceso en la misma fila
(pgina) sea mucho ms rpido. Era el tipo de memoria normal en las computadoras 386, 486 y los
primeros Pentium y lleg a alcanzar velocidades de hasta 60 ns.

Para acelerar el acceso a la DRAM, existe una tcnica, conocida como paginacin, que permite
acceder a la informacin ubicada en una misma columna, modificando nicamente la direccin en
la fila, y evitando de esta manera, la repeticin del nmero de columna entre lecturas por fila. Este
proceso se conoce como DRAM FPM (Memoria en Modo Paginado). El FPM alcanza tiempos de
acceso de unos 70 u 80 nanosegundos, en el caso de frecuencias de funcionamiento de entre 25 y 33
Mhz.


EDO o EDO-RAM:
Extended Data Output-RAM. Evoluciona de la FPM. Permite
empezar a introducir nuevos datos mientras los anteriores
estn saliendo (haciendo su Output), lo que la hace algo
ms rpida (un 5%, ms omenos).
Mientras que la memoria tipo FPM slo poda acceder a un
solo byte (una instruccin o valor) de informacin de cada
vez, la memoria EDOpermite mover un bloque completo
de memoria a la cach interna del procesador para un
acceso ms rpido por parte de ste. La estndar se encontraba con refrescos de 70, 60 50 ns.
La ventaja de la memoria EDO es que mantiene los datos en la salida hasta el siguiente acceso a
memoria. Esto permite al procesador ocuparse de otras tareas sin tener que atender a la lenta
memoria.
Esto es, el procesador selecciona la posicin de memoria, realiza otras tareas y cuando vuelva a
consultar la DRAM los datos en la salida seguirn siendo vlidos.

La DRAM EDO (Salida de Informacin Mejorada, a veces denominada "hper- pgina") se introdujo en
1995. La tcnica utilizada en este tipo de memoria implica direccionar la columna siguiente mientras
paralelamente se est leyendo la informacin de una columna anterior. De esta manera, se crea un
acceso superpuesto que permite ahorrar tiempo en cada ciclo. El tiempo de acceso de la memoria
EDO es de 50 a 60 nanosegundos, en el caso de una frecuencia de funcionamiento de entre 33 y 66
Mhz


SDRAM:
Sincronic-RAM. Es un tipo sncrono de memoria, que,
lgicamente, se sincroniza con el procesador, es decir, el
procesador puede obtener informacin en cada ciclo de reloj,
sin estados de espera, como en el caso de los tipos anteriores.
SDRAM funciona de manera totalmente diferente a FPM o EDO.
DRAM, FPM y EDO transmiten los datos mediante seales de
control, en la memoria SDRAM el acceso a los datos esta
sincronizado con una seal de reloj externa.


9


BEDO (burst Extended Data Output):
Fue diseada originalmente para soportar mayores
velocidades de BUS. Al igual que la memoria SDRAM, esta
memoria es capaz de transferir datos al procesador en
cada ciclo de reloj, pero no de forma continuada, como la
anterior, sino a rfagas (bursts), reduciendo, aunque no
suprimiendo totalmente, los tiempos de espera del
procesador para escribir o leer datos de memoria.


DRAM PM
La DRAM (RAM Dinmica) es el tipo de memoria ms comn en estos tiempos. Se trata de una
memoria cuyos transistores se disponen en forma de matriz, en forma de filas y columnas.
Adems, el acceso a la memoria en general se relaciona con la informacin almacenada
consecutivamente en la memoria. De esta manera, el modo de rfaga permite el acceso a las tres
partes de informacin que siguen a la primera parte, sin tiempo de latencia adicional. De este modo,
el tiempo necesario para acceder a la primera parte de la informacin es igual al tiempo del ciclo
ms el tiempo de latencia, mientras que el tiempo necesario para acceder a las otras tres partes de
la informacin slo es igual al tiempo de ciclo; los cuatro tiempos de acceso se expresan, entonces,
en la forma X-Y-Y-Y. Por ejemplo, 5-3-3-3 indica que la memoria necesita 5 ciclos del reloj para
acceder a la primera parte de la informacin, y 3 para acceder a las subsiguientes.


DR-SDRAM (Rambus DRAM)
es un tipo de memoria que permite la transferencia de datos a un bus de 16 bits y a una frecuencia
de 800 Mhs, lo que proporciona un ancho de banda de 1,6 GB/s. Al igual que la SDRAM, este tipo de
memoria est sincronizada con el reloj del bus, a fin de mejorar el intercambio de informacin. Sin
embargo, la memoria RAMBUS es un producto de tecnologa patentada, lo que implica que
cualquier empresa que desee producir mdulos RAM que utilicen esta tecnologa deber abonar
regalas, tanto a RAMBUS como a Intel.

DDR-SDRAM
La DDR-SDRAM (SDRAM de Tasa Doble de Transferencia de Datos)
La informacin se lee o ingresa en la memoria al igual que un reloj. Las memorias DRAM estndares
utilizan un mtodo conocido como SDR (Tasa Simple de Transferencia de Datos), que implica la
lectura o escritura de informacin en cada borde de entrada.

La informacin se lee o ingresa en la memoria al igual que un reloj. Las memorias DRAM estndares
utilizan un mtodo conocido como SDR (Tasa Simple de Transferencia de Datos), que implica la
lectura o escritura de informacin en cada borde de entrada.


10


La DDR permite duplicar la frecuencia de lectura/escritura con un reloj a la misma frecuencia,
enviando informacin a cada borde de entrada y a cada borde posterior.


DDR2-SDRAM
Las memorias DDR2 (o DDR-II) alcanzan velocidades dos veces superiores a las memorias DDR con la
misma frecuencia externa.
El acrnimo QDR (Tasa Cudruple de Transferencia de Datos o con Quad-pump) designa el mtodo
de lectura y escritura utilizado. De hecho, la memoria DDR2 utiliza dos canales separados para los
procesos de lectura y escritura, con lo cual es capaz de enviar o recibir el doble de informacin que
la DDR.




DDR3-SDRAM
+ Todas las memorias DDR-3 cuentan con 240 terminales.
+ Una caracterstica es que si no todas, la mayora cuentan con disipadores de calor.
+ Cuentan con una muesca en un lugar estratgico del conector, para que al insertarlas, no haya
riesgo de colocarlas de manera incorrecta para evitar que se inserten en ranuras inadecuadas.
+ Como sus antecesores, pueden estar no ocupadas todas sus ranuras para memoria.
+ Tiene un voltaje de alimentacin de 1.5 Volts hacia abajo.
+ Con los sistemas operativos Microsoft Windows mas recientes en sus versiones de 32 bits , es posible
que no se reconozca la cantidad de memoria DDR3 total instalada, ya que solo se reconocern
como mximo 2 GB 3 GB, sin embargo el problema puede ser resuelto instalando las versiones de 64
bits.

11

+ Algunas versiones de memorias DDR3 son Plug&Play, por lo que no es necesario reiniciar el equipo al
conectarse y se detecta de manera automtica y se aada a la ya existente.



CONCLUSION
Este tema nos ayudo a entender de mejor forma cmo es que trabaja una memoria RAM internamente y parte por parte,
as nos damos cuenta de todo el mecanismo que interviene para realizar procesos como lectura y escritura.
Por otra parte conocer los diferentes tipos de memoria RAM dinmica nos da una idea de cmo han evolucionado estas a
lo largo del tiempo, sus caractersticas internas y externas, cuales son mejores y cuales utilizamos en estos tiempos,
extendiendo nuestro conocimiento interno de nuestras computadoras personales.
















REFERENCIAS

*http://www.ecured.cu/index.php/Celda_de_memoria#Para_memoria_RAM_din.C3.A1mica

*http://www.ehowenespanol.com/tipos-ram-estatica-dinamica-info_290309/

*http://www.informaticamoderna.com/Memoria_RAM.htm#defin

*http://www.ordenadores-y-portatiles.com/tipos-de-memoria-ram.html

*http://lsbit.wordpress.com/2008/08/25/memorias-ram-dram-y-sram/

* http://es.kioskea.net/contents/398-memoria-de-acceso-aleatorio-memoria-ram-o-pc#funcionamiento-de-la-memoria-
de-acceso-aleatorio

* http://www.asifunciona.com/electrotecnia/ke_capacitor/ke_capacitor_1.htm