Repblica Bolivariana de Venezuela

Ministerio del Poder Popular para la Defensa

Universidad Nacional Experimental Politcnica de las Fuerzas Armadas
Ncleo Maracay Edo. Aragua












POST-LABORATORIO
(Circuito contador con Flip-Flops)











Profesora:
Ing. Rosanna Jaimes

Integrantes:
Royer D. Balaguera P.
C.I: 24.930.316
Juan A. Rodriguez
C.I:23.509.824
ITD-501
Junio, 2014
Marco Terico


El Flip-Flops JK

El "flip-flop" J-K, es el ms verstil de los flip-flops bsicos. Tiene el carcter
de seguimiento de entrada del flip-flop D sincronizado, pero tiene dos entradas,
denominadas tradicionalmente J y K. Si J y K son diferentes, la salida Q toma el valor
de J durante la subida del siguiente pulso de sincronismo.







Si J y K son ambos low (bajo), entonces no se produce cambio alguno.
Si J y K son ambos high (alto), entonces en la siguiente subida de clock la salida
cambiar de estado.
Puede realizar las funciones del flip-flop set/reset y tiene la ventaja de que no hay
estados ambiguos. Puede actuar tambien como un flip-flop T para conseguir la accin
de permutacin en la salida, si se conectan entre s las entradas J y K. Esta aplicacin
de permutar el estado, encuentra un uso extensivo en los contadores binarios.




A continuacin se tiene una versin simplificada del verstil flip-flop J-K. Ntese que
las salidas se retroalimentan para habilitar las puertas NAND. Esto es lo que le
proporciona la accin de permutacin cuando J=K=1.













-Circuito Integrado flip - flops (74LS76)








Pin 1: En la entrada de reloj 1.
Pin 2: Es la entrada pre reset invertida 1.
Pin 3: Es la entrada clear invertida 1.
Pin 4: Entrada J del flip-flops 1.
Pin 5: Alimentacin del C.I.
Pin 6: Entrada de reloj 2.
Pin 7: Entrada del pre reset invertida 2.
Pin 8: Entrada clear invertida 2.
Pin 9: Entrada J del flip-flops 2.
Pin 10: Salida Q invertida del flip-flops 2.
Pin 11: Salida Q del flip-flops 2.
Pin 12: Entrada K del flip-flops 1.
Pin 13: Conexin a tierra del C.I.
Pin 14: Salida Q invertida del flip-flops 1.
Pin 15: Salida Q del flip-flops 1.
Pin 16: Entrada K del flip-flops 1.














Diagrama lgico del circuito integrado 74LS76














Marco Experimental

Contador ascendente, descendente reversible automticamente de 2 al 12.

Para el diseo de este circuito se realizaron los siguientes pasos:
1) Se defini el diagrama de estados que establece las transiciones de este
circuito.
2) Del nmero de estados se obtienen la cantidad de flip-flops requeridos. Para

estados se necesitan n flip-flops.

3) En base al diagrama de estados se establecieron las tablas de la verdad que
establecen el funcionamiento del circuito
4) Se obtuvieron las expresiones simplificadas de las funciones de entrada a los
flip-flops.
5) Se arm el diagrama lgico del circuito para luego ser simulado.

-Diagrama de estados:










11 estados por lo tanto se requerirn a principio de 4 flip-flops .
0010
0
0011 1100
0100
0101
0110
0111 1000
1001
1010
1011
Se realizan dos arreglos en los cuales el primero es ascendente de 2 a 12 en
binario, y el segundo arreglo es descendente de 12 a 2. Los dos arreglos estn
sincronizados con la misma seal de reloj.

- Tabla de la verdad para el contador ascendente:
Estado Presente Estado Siguiente Entradas Flip - Flops
D C B A D C B A J
D
K
D
J
C
K
C
J
B
K
B
J
A
K
A
0 0 0 0 0 0 1 0 0 X 0 X 1 X 0 X
0 0 0 1 0 0 1 0 0 X 0 X 1 X X 1
0 0 1 0 0 0 1 1 0 X 0 X X 0 1 X
0 0 1 1 0 1 0 0 0 X 1 X X 1 X 1
0 1 0 0 0 1 0 1 0 X X 0 0 X 1 X
0 1 0 1 0 1 1 0 0 X X 0 1 X X 1
0 1 1 0 0 1 1 1 0 X X 0 X 0 1 X
0 1 1 1 1 0 0 0 1 X X 1 X 1 X 1
1 0 0 0 1 0 0 1 X 0 0 X 0 X 1 X
1 0 0 1 1 0 1 0 X 0 0 X 1 X X 1
1 0 1 0 1 0 1 1 X 0 0 X X 0 1 X
1 0 1 1 1 1 0 0 X 0 1 X X 1 X 1
1 1 0 0 0 0 1 0 X 1 X 1 1 X 0 X
1 1 0 1 0 0 1 0 X 1 X 1 1 X X 1
1 1 1 0 0 0 1 0 X 1 X 1 X 0 0 X
1 1 1 1 0 0 1 0 X 1 X 1 X 0 X 1

Donde D, C, B, A son los dgitos en binario que va del 0 al 15. Estn ubicadas
en dos columnas las cuales una representa el estado presente del nmero y la otra
columna representa el estado siguiente al cual va a pasar dicho nmero binario que en
este caso esta ordenado del 2 al 12 y luego regresa al 2 lo que quiere decir que el
conteo viene dando de forma ascendente. Cada variable est asociada a un flip-flops
por ende cada una de las variables posee dos entradas J y K las cuales sus respectivas
columnas salen de la tabla de la verdad de un flip-flops JK asociando el digito binario
que se encuentran en el estado presente y siguiente de una misma variable.

- Simplificacin por el mapa de karnaught:
En este caso se utiliz min-trminos en los mapas K






































- Tabla de la verdad para el contador descendente:


Al igual que la tabla de la verdad del contador ascendente, el contador descendente
esta ordenado del 0-15 en el estado presente pero en el estado siguiente vindolo de
abajo hacia arriba esta ordenado del 12 al 2 y luego regresa nuevamente al 12 lo que
quiere decir que el conteo es de forma descendente.



Estado Presente Estado Siguiente Entradas Flip - Flops
D C B A D C B A J
D
K
D
J
C
K
C
J
B
K
B
J
A
K
A
0 0 0 0 1 1 0 0 1 X 1 X 0 X 0 X
0 0 0 1 1 1 0 0 1 X 1 X 0 X X 1
0 0 1 0 1 1 0 0 1 X 1 X X 1 0 X
0 0 1 1 0 0 1 0 0 X 0 X X 0 X 1
0 1 0 0 0 0 1 1 0 X X 1 1 X 1 X
0 1 0 1 0 1 0 0 0 X X 0 0 X X 1
0 1 1 0 0 1 0 1 0 X X 0 X 1 1 X
0 1 1 1 0 1 1 0 0 X X 0 X 0 X 1
1 0 0 0 0 1 1 1 X 1 1 X 1 X 1 X
1 0 0 1 1 0 0 0 X 0 0 X 0 X X 1
1 0 1 0 1 0 0 1 X 0 0 X X 1 1 X
1 0 1 1 1 0 1 0 X 0 0 X X 0 X 1
1 1 0 0 1 0 1 1 X 0 X 1 1 X 1 X
1 1 0 1 1 1 0 0 X 0 X 0 0 X X 1
1 1 1 0 1 1 0 0 X 0 X 0 X 1 0 X
1 1 1 1 1 1 0 0 X 0 X 0 X 1 X 1
-Simplificacin por el mapa de karnaught:
Se utiliz min-trminos en el mapa K con el fin de facilitar la simplificacin.































- Variable de control (X) :
Con el uso de un flip flop de control el cual detecta (a travs de un arreglo
de compuertas), cuando ocurre el mnimo nmero del conteo y el mximo. Para el
primer caso habilita el arreglo para el contador ascendente y en el caso de llegar al
mximo nmero del conteo habilita el arreglo del contador ascendente con lo cual se
logra que el contador sea ascendente/descendente automtico.
Esto se logra conectando la salida del arreglo detector de mximo y mnimo a la
entrada de la seal de reloj del flip flop de control, con las entradas j y k del flip
flop en 1 lgico (conmuta). Al hacer esto como el flip flop arranca en 0 habilita el
arreglo ascendente y al llegar al mximo como est conmutando su salida cambia a 1
habilitando el arreglo descendente y as sucesivamente.
Esto se va repitiendo cada vez que el arreglo detector se active para el mximo y el
mnimo numero del conteo, con lo cual se logra que contador sea
ascendente/descendente automticamente.




Tabla de la verdad para el detector de mximos y mnimos:
D C B A X
0 0 0 0 0
0 0 0 1 0
0 0 1 0 1
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 0

Esta tabla de la verdad representa un detector de mximos y mnimos donde en cada
uno en estos casos se activa enviando un 1 lgico a la entrada del flip-flops de control
solo en los mximo y mnimos que en este caso se tiene el 2 como mnimo y el 12
como mximo. Utilizando min-termino en el mapa k se obtiene:








- Arreglos de compuertas
1er arreglo:
Para las entradas Jd y Kd.











2do arreglo:
Para las entradas Jc y Kc.








3er arreglo:
Para las entradas Jb y Kb.

4to arreglo:
Para las entradas Ja y Ka.










5to arreglo:
Detector de mximos y mnimos.

6to arreglo:
Flip-flops de las variables D, C, B, A.






-Simulacin (multisim):