Arquitectura de Computadoras marzo de 2010

FACET - UNT 1
2010- D. Cohen UNT - Arq. de Computadoras 1
Arquitectura de Computadores
Tema N 1: Introduccin a la Arq. de Computadoras
Eduardo Daniel Cohen dcohen@arnet.com.ar
http://www.herrera.unt.edu.ar/arqcom
Temas a Tratar: Introduccin
Informacin General del Curso
Introduccin bsica.
J erarquas de Memoria
Conceptos de Multitarea.
Interrupciones y Excepciones.
Modos Supervisor/Usuario ejemplos.
Sistema Operativo
Arquitectura de Computadoras.
Modelo de Capas.
Fuerzas.
2010- D. Cohen UNT - Arq. de Computadoras 2
Arquitectura de Computadoras marzo de 2010
FACET - UNT 2
2010- D. Cohen UNT - Arq. de Computadoras 3
Temas a Aprender
Cmo funcionan las computadoras, fundamentos.
Como analizar su performance (o como no hacerlo!)
Temas relacionados con procesadores modernos (caches, pipelines,
multiprocesadores).
Criterios de Diseo.
.
Ritmo y Actualizacin Tomado del Curso en Berkeley.
Para qu aprender estos temas?
Imprescindible para Ingenieros en Computacin
Globalizacin: se trabaja en Argentina para Cas en USA.
Deben manejar la performance de las instalaciones: Hw y Sw de
Base.
Necesitarn tomar decisiones de compra de equipos y ofrecer
asesoramiento profesional.
Objetivos del Curso
2010- D. Cohen UNT - Arq. de Computadoras 4
Qu estaremos viendo?
Mdulo I
Introduccin.
Jerarqua Memorias
Modelo Jerrquico
por capas
Modos Kernel/User
Multitarea.
Ej. Interrupciones.
Lenguaje Ensamblador
MIPS R3000
Conceptos de
Performance, Precio y
Potencia.
Paralelismo y Trabajo en
Serie
Mdulo II
. Diseo del Procesador.
CPU de ciclo nico.
CPU multiciclo.
Diseo del Procesador.
Procesador
Segmentado.
Procesadores
Superescalares.
Sistema de Memoria.
Cach.
Memoria Virtual.
Buses.
Sistema de I/O.
Dispositivos
Diseo para Baja Potencia
Multiprocesadores.
Arquitectura de Computadoras marzo de 2010
FACET - UNT 3
2010- D. Cohen UNT - Arq. de Computadoras 5
Bibliografa
Libro de Texto Principal:
Patterson, D. A.; Hennessy, J . L.
Computer Organization And Design The
Hardware Software Interface. Elsevier,
Morgan Kauffman Publishers, 4th Edition,
2008.
Principales Transparencias:
Adaptadas de clases del curso CS152,
Universidad de Berkeley, California.
Prof. D. A. Patterson, J ohn Lazzaro,
Krste Asanovic.
Recomendacin: leer antes de clase.
Cambios 2009
En funcin de encuestas 2008 se elabora plan
de mejoras 2009:
Implementacin Foro de Ctedra.
Nuevos Temas:
Diseo para bajo consumo.
Multiprocesadores.
Otras mejoras:
Simplificacin Memoria Virtual pase a SO.
Muy buenos comentarios en encuesta 2009.
2010- D. Cohen UNT - Arq. de Computadoras 6
Arquitectura de Computadoras marzo de 2010
FACET - UNT 4
Plan de Mejoras 2010
Memoria Virtual.
Se aborda con ejemplos para facilitar su comprensin.
Buses.
Se acenta la migracin hacia buses seriales.
Se simplifica todo lo que es buses paralelos.
Conceptos de Paralelismo y Pipelining.
Se agregan nuevos conceptos.
Para facilitar comprensin Procesadores Avanzados.
Sistema de E/S.
Se actualiz toda la informacin de discos.
Se agrega pen drives, discos en estado slido.
Bibliografa: se pedir libro 2008 a Biblioteca.
2010- D. Cohen UNT - Arq. de Computadoras 7
Plan de Mejoras
Prcticos y Laboratorios.
Laboratorios se evalan y pesan como prcticos
Prerequisitos se tomarn como prctico y no
son eliminatorios.
Se subirn los prcticos con una semana de
anticipacin.
2010- D. Cohen UNT - Arq. de Computadoras 8
Arquitectura de Computadoras marzo de 2010
FACET - UNT 5
2010- D. Cohen UNT - Arq. de Computadoras 9
Funcionamiento del Curso - I
Dictado Conceptual Ing. Daniel Cohen
3 clases por semana en general 5 hs en total. (L, M
de 8 a 10, V de 8 a 9 hs).
Importante: Venir a Clase.
Consultas despus de cada clase.
Ing. Daniel Cohen - dcohen@arnet.com.ar
2010- D. Cohen UNT - Arq. de Computadoras 10
Funcionamiento del Curso - II
Trabajos Prcticos.
Ing. Nicols Majorel Padilla -
npadilla@herrera.unt.edu.ar
Ing. Ignacio Bedascarrasbure
ibedascarrasbure@herrera.unt.edu.ar
Andrs Iraolagoitia andresiraola@gmail.com
Gernimo Oativia geronimox@gmail.com
1 vez por semana Problemas a resolver
individualmente.
Evaluacin de cada prctico 1 vez por semana.
Horarios: Viernes 16 a 18 hs.
Consultas a Estudiantes 2 hs dos veces por semana.
Arquitectura de Computadoras marzo de 2010
FACET - UNT 6
2010- D. Cohen UNT - Arq. de Computadoras 11
Funcionamiento del Curso III
3 Trabajos de Laboratorio.
Uso del Simulador SPIM - Trabajo en assembler del MIPS.
Uso del Simulador de Memoria Cache (CACHESIM)
Laboratorio de Integracin Final.
Regularidad
Aprobacin Evaluaciones TP y Laboratorios prom.>40%
Asistencia 80% evaluaciones (solo una se puede faltar)
Parciales con promedio > 40%.
El peso de los parciales 1 y 2 es 40% y 60%
respectivamente.
2010- D. Cohen UNT - Arq. de Computadoras 12
Funcionamiento del Curso IV
Evaluacin Distribuida.
2 Parciales (60%).
Evaluacin Prcticos y Laboratorios (30%)
Participacin en clase, Quizes (10%)
Porcentajes tentativos, cambian si aparecen
trampas .
Quien copia recibe 0 .
Arquitectura de Computadoras marzo de 2010
FACET - UNT 7
2010- D. Cohen UNT - Arq. de Computadoras 13
Funcionamiento del Curso V
Correlativas a aprobar para Inscribirse:
Probabilidades y Estadsticas.
Sistemas con procesadores y controladores (plan nuevo)
Estructura de Datos y Algoritmos
Lgica y Algebra Discreta.
Materiales y Dispositivos Electrnicos.
Electrnica II (plan viejo)
Prueba de Suficiencia de Ingls
Arquitectura es obligatoria para:
Sistemas Operativos (y muchas que le siguen).
Laboratorio de Microprocesadores
Examen de Prerrequisitos.
2010- D. Cohen UNT - Arq. de Computadoras 14
Pgina de la Ctedra
Material de Ayuda transparencias (no reemplaza al libro!!)
Anuncios y Novedades.
Informacin General Programa de la Materia.
Trabajos Prcticos de Ejercitacin.
Notas.
Parciales aos anteriores.
Foro de la Materia Posteo de temas y comentarios.
Encuestas y quejas annimas... La opinin de los estudiantes
nos ayuda.
Calificaciones.
INSCRIBIRSE EN LA PAGINA.
Pgina ms accedida por Hispano-parlantes, en el tema.
Arquitectura de Computadoras marzo de 2010
FACET - UNT 8
2010- D. Cohen UNT - Arq. de Computadoras 15
Repaso: Partes de un Computador
CPU sistema complejo.
Dividir Funcionalmente: Accin (camino de Datos) y
Control.
En sntesis:
CPU M I/O
Control
Datapath
Memory
Input
Output
2010- D. Cohen UNT - Arq. de Computadoras 16
Para Pensar
Cmo se diferencia la M de un
Procesador de propsito gral y uno
especfico?
Cantidad.
Proporciones ROM/RAM
Arquitectura de Computadoras marzo de 2010
FACET - UNT 9
2010- D. Cohen UNT - Arq. de Computadoras 17
Primario Vs. Secundario
Por el Modo de Acceso desde el
CPU:
Primario se accede directamente
desde CPU (RAM).
Secundario se accede a travs de
operaciones de I/O (Disco, Cinta...)
2010- D. Cohen UNT - Arq. de Computadoras 18
El Principio de Localidad
El Principio de Localidad:
Los programas acceden a una porcin
relativamente pequea del espacio de direcciones
en un cierto intervalo de tiempo, en cualquier
momento..
Dos Tipos Diferentes de Localidad:
Localidad Temporal: Si un tem (Dato o Instruccin)
es accedido, tender a ser accedido nuevamente
pronto.
Localidad Espacial: Si un item es accedido, tems
vecinos (direcciones cercanas) tendern a ser
accedidos pronto.
Idea: informacin ms usada en memoria rpida.
Es aplicable a las Personas tambin?
Arquitectura de Computadoras marzo de 2010
FACET - UNT 10
2010- D. Cohen UNT - Arq. de Computadoras 19
Jerarqua de Memoria: Personas
Memoria Rpida y Limitada: el cerebro.
Ayuda Memoria: Agenda.
Apuntes.
Libros
Bibliotecas.
No es transparente.
No hay un sistema automtico que detecte nuestra
necesidad de informacin y la incorpore a nuestro
cerebro sin que nos demos cuenta.
2010- D. Cohen UNT - Arq. de Computadoras 20
Cach
Motivacin:
Memorias Grandes (DRAM) son lentas.
Pequeas Memorias (SRAM) son rpidas y ms
caras.
Lograr un tiempo de acceso promedio pequeo:
Sirviendo la mayora de los accesos desde la SRAM.
Reducir el ancho de banda requerido para la DRAM.
Ancho de banda = palabras transferidas segundo.
Lograr un costo unitario medio similar a la DRAM.
Cmo?
CPU
Sistema de Memoria
Cache
DRAM
Arquitectura de Computadoras marzo de 2010
FACET - UNT 11
2010- D. Cohen UNT - Arq. de Computadoras 21
Cache / Memoria Virtual
Similar Objetivo.
Cache: entre dos memorias RAM.
Memoria Virtual: entre Primario
(RAM) y Secundario (Disco...).
Transparentes al Usuario:
Manejo por Hw. y Sistema Operativo.
2010- D. Cohen UNT - Arq. de Computadoras 22
Jerarquas de Memoria
Aprovechando el principio de Localidad:
Presentar al usuario todo el espacio de direcciones con un costo
unitario muy cercano al de la tecnologa ms barata.
Brindarle acceso a la velocidad ofrecida por la tecnologa ms
rpida.
Control
Datapath
Secondary
Storage
(Disk)
CPU
R
e
g
i
s
t
e
r
s

Main
Memory
(DRAM)
Second
Level
Cache
(SRAM)
O
n
-
C
h
i
p

C
a
c
h
e

Unos 10,000,000s (10s ms) Velocidad (ns): Decenas Cientos
Cientos Gs - Ts Tamao (bytes): Megas Gs
Arquitectura de Computadoras marzo de 2010
FACET - UNT 12
2010- D. Cohen UNT - Arq. de Computadoras 23
Sistema Operativo
Cmo trabajar con un Computador?
cmo cargo un programa?
cmo manejo discos y monitor?
No basta con el Hw puro.
No basta con el ISA.
Se necesitan Interfases.
Fsicas (Hw I/O: teclado, monitor, ...)
Lgicas (manejadores del Hw, Intrpretes).
Y Optimizar uso de recursos...
Tanto de Hw como de Sw.
Compartir.
Presentar interfases transparentes a emplear por el
usuario.
Seguridad, confiabilidad, facilidad de uso.
2010- D. Cohen UNT - Arq. de Computadoras 24
Multiprogramacin: Conceptos
Recursos: CPU, Memoria, Disco, Impresora, ...
Acceso Disco toma cientos de miles de ciclos de CPU.
Si corre un nico programa CPU no hace nada
mientras se accede a Disco. Ineficiente!
Pero se podra poner a otro programa para que use el
CPU concurrentemente.
As, para la eficiencia de todos los recursos, conviene
que corran varios programas concurrentemente.
El Sistema Operativo distribuye los recursos de
manera equitativa y transparente.
Cada programa percibe que corre solo.
Arquitectura de Computadoras marzo de 2010
FACET - UNT 13
2010- D. Cohen UNT - Arq. de Computadoras 25
Multiprogramacin Conceptos
Ningn programa puede afectar a los dems.
El Sistema Operativo administra el uso compartido de recursos y
asegura que todo funcione bien (protecciones)
La memoria es un recurso ms. Un programa puede estar en disco
en un momento dado.
Es necesario que un programa funcione correctamente,
independientemente de donde se cargue en memoria principal.
2010- D. Cohen UNT - Arq. de Computadoras 26
Detalles de Implementacin
En General: Sistema Multitarea.
Puede un usuario modificar las prioridades?
Acceder en forma directa a recursos
compartidos?
Dos modos de Funcionamiento:
Usuario (con restricciones).
Supervisor (sin restricciones).
En qu modo funciona el S.O.?
PSW informa si ejecuta en modo SO o modo
Usuario.
Instrucciones privilegiadas solo corren en modo
SO.
El Sistema Operativo (SO) se encarga de servir
Interrupciones por qu?
Arquitectura de Computadoras marzo de 2010
FACET - UNT 14
2010- D. Cohen UNT - Arq. de Computadoras 27
En perspectiva: Modos Supervisor / Usuario
Mediante los dos modos de ejecucin (user/system) es posible que el
computador se auto-administre adecuadamente.
El Sistema Operativo es un programa especial que corre en
modo privilegiado y tiene acceso a todos los recursos del
computador.
Presenta recursos virtuales para cada usuario que son ms
convenientes que los recursos fsicos.
archivos en lugar de sectores de disco.
Memoria Virtual en lugar de Memoria Fsica.
Protege a cada programa de usuario de los otros.
Las Excepciones le permiten al Sistema Operativo tomar accin en
respuesta a eventos o pedidos que ocurren cuando el programa de
usuario est corriendo.
El SO comienza a partir del manejador (Handler).
El programa usuario puede solicitar servicios mediante pedidos
de excepcin por Sw (ej. I/O).
2010- D. Cohen UNT - Arq. de Computadoras 28
Detalles del PSW en el MIPS
Acepta 5 niveles de interrupcin por Hw y 3 por software.
Mask = 1 bit para cada nivel de interrupcin.
1 => habilita interrupciones del nivel correspondiente.
0 => desabilita interrupciones.
k = kernel/user (ncleo/usuario)
0 => ncleo.
1 => usuario.
e = habilitacin de interrupciones (de todas)
0 => deshabilitadas.
1 => habilitadas.
Cuando ocurre la interrupcin, 6 LSB se corren 2 bits a la
izquierda, poniendo los 2 LSB a 0
Corre en modo kernel con las interrupciones inhabilitadas.
Volveremos sobre esto ms adelante.
Status
15 8 5
k
4
e
3
k
2
e
1
k
0
e
Mask
old prev current
Arquitectura de Computadoras marzo de 2010
FACET - UNT 15
2010- D. Cohen UNT - Arq. de Computadoras 29
Detalles del registro de Causa en MIPS
Interrupciones Pendientes 5 niveles por Hw: se pone un bit en 1 si se
solicita interrupcin pero no se la responde todava.
Sirve para manejar casos en los cuales hay ms de un pedido de
interrupcin al mismo tiempo o cuando las interrupciones estn
inhabilitadas.
Cdigo de Excepcin codifica la causa de la interrupcin.
0 (INT) => external interrupt
4 (ADDRL) => address error exception (load or instr fetch)
5 (ADDRS) => address error exception (store)
6 (IBUS) => bus error on instruction fetch
7 (DBUS) => bus error on data fetch
8 (Syscall) => Syscall exception
9 (BKPT) => Breakpoint exception
10 (RI) => Reserved Instruction exception
12 (OVF) => Arithmetic overflow exception
14 10
Pending
5 2
Code
2010- D. Cohen UNT - Arq. de Computadoras 30
Modo Trazador
Arquitectura de Computadoras marzo de 2010
FACET - UNT 16
2010- D. Cohen UNT - Arq. de Computadoras 31
Visin Jerrquica por Niveles
Hw
Control
ISA
SO
Ensamblador
Compilador
2010- D. Cohen UNT - Arq. de Computadoras 32
Arquitectura de Computadoras
Cordinacin de niveles de abstraccin
Sistema I/O Procesador
Compilador
Sistema
Operativo
Aplicacin
Diseo Digital
Diseo de Circuitos
Bajo presin de fuerzas que cambian muy rapidamente
Instruction Set
Architecture
Arquitectura de Computadoras marzo de 2010
FACET - UNT 17
2010- D. Cohen UNT - Arq. de Computadoras 33
Fuerzas en Arq. de Computadoras
Arquitectura
De Computadores
Tecnologa
Lenguajes de
Programacin
Sistemas
Operativos
Historia
Aplicaciones
(A = F / M)
2010- D. Cohen UNT - Arq. de Computadoras 34
En Sntesis
Sistema Complejo.
Sometido a grandes fuerzas de Cambio
y de Inercia.
Tecnologa
Nuevos Lenguajes
Sistemas Operativos
Nuevas Aplicaciones.
Aplicaciones existentes (Historia)