AMPLIFICADOR OPERACIONAL

Introduo
O amplificador operacional (ampop) um amplificador integrado construdo para facilitar a anlise e a
utilizao de amplificadores realimentados.

Anlise baseada em conceitos de realimentao negativa

Amplificador no inversor


RL
Ro
Ri
Ad.vd
vd
~
Rs
Vo
Vs
Ro
Ri
Ad.vd
vd
~
R2
Rs
R1
Vo
RL
Vs
Ro
Ri


Fig 1: a) Amplificador realimentado b) Amplificador bsico correspondente

Identificao do tipo de realimentao:

( )
/ /
/ /
|
| |

=
`
+ + +
)
Amostragem: V
Comparao: V
o L
i
V d
s i i o o
R R
R
A A
R R R
L
R R R


Observe que se e , o ganho de tenso fica
i
R 0
o
R
v
A A
d
= e, se o ganho , o ganho do
amplificador realimentado ser
d
A
1|
V f
A .
Desta forma, basta conhecer a rede para se determinar o ganho do amplificador realimentado.
Neste caso, como
1
1 2
R
R R
| =
+
, o ganho do amplificador realimentado
2
1
1 = +
V f
R
A
R
.

Amplificador inversor







Ro
Ri
Ad.vd
vd
~
Vo Vo Ro
Ri
Ad.vd
vd
~
R1
RL
R2
RL
R1
Vs Is
1
s
s
V
I
R
=
i
R
|
o
R
|


Fig 2: a) Amplificador realimentado b) Amplificador bsico correspondente


Identificao do tipo de realimentao:

( )
( )
1
/ /
/ / / /
/ /
|
|
|

= =
`
+
)
Amostragem: V
Comparao: I
o L
o
R i i d
s o o L
R R
V
A R R R A
I R R R


Observe que se e , o ganho de transimpedncia fica e, se o ganho
o ganho do amplificador realimentado ser
i
R 0
o
R
( )
1
/ /
|
=
R
A R R A
i d
d
A 1|
R f
A .
Desta forma, basta conhecer a rede para se determinar o ganho do amplificador realimentado.
Neste caso, como
2
1
| =
R
, o ganho do amplificador realimentado
2
=
R f
A R .
Assim, o ganho de tenso com realimentao
2
1
o o s s
V R f
s s s s
V V I I R
A A
V I V V R
= = = =
Deve-se observar que as caractersticas ideais do amplificador simplificam a anlise do amplificador
realimentado. O dispositivo projetado com esta finalidade denominado de amplificador operacional ou,
simplesmente, ampop.
Outra consequncia do ganho v , pois
d
A 0
d
=
d o
v V A
d
. Isto significa que os terminais de
entrada e tm o mesmo potencial, ou seja, como se existisse um curto-circuito entre eles,
porm sem circulao de corrente uma vez que . Pode-se dizer que existe um curto-circuito
virtual entre os terminais de entrada. Nesta estrutura como o terminal

i
R
est aterrado diz-se que o
terminal um terra virtual. Veremos mais adiante que estes conceitos de curto-circuito e terra
virtuais so muito teisl na anlise de circuitos que empregam ampops.



AMPOP IDEAL
Idia: Facilitar aplicaes de realimentao
- Fonte de tenso controlada por tenso
- Entrada diferencial
- R
i

- R
o
= 0
- A
d
(amplificador realimentado
1
|
)

ganho
f
d
A
- Resposta em frequncia plana


- Smbolo e modelo







-
+
AMPOP ideal
AMPOP ideal
Vo
V-
V+
V+
V-
Vo
d
v
+

d d
Av
- Definies principais
- Entrada no inversora + sada em fase com o sinal de entrada.
- Entrada inversora

sada defasada de 180

o
em relao ao sinal de entrada.
- Tenso Diferencial de Entrada (Differential Input Voltage v
ID
, v
d
)
Diferena de tenso entre os terminais de entrada
d
v V V
+
=
- Ganho Diferencial ou Ganho em Malha-Aberta (Open-loop gain A
d
, A
VD
, A)
Relao entre a tenso de sada e a tenso diferencial de entrada.
- Tenso de Modo Comum de Entrada ( Common-mode Input Voltage v
CM
, v
IC
)
Mdia entre as tenses dos dois terminais de entrada.






Vd/2
Vd/2
-
+
AMPOP
Vo
+
AMPOP
-
Vo
V1
V2
Vcm
d
v
+

d
v
+

1 2
2
cm
V V
V
+
=
- Ganho em Malha Fechada (Closed loop Gain)
Ganho do Amplificador Realimentado
AMPOP REAL
- R
i
<
ganho
f
d
A
H
f
- R
o
> 0
- A
d
<
- Resposta em frequncia
- Modelo







2Ricm
Rid
2Ricm
V+
V-
Vo
Ro
- Definies adicionais
- Resistncia diferencial de entrada (Differential Input Resistance r
id
, R
id
)
Resistncia entre os dois terminais de entrada no aterrados
- Resistncia de modo comum - R
icm

Resistncia entre os dois terminais de entrada em curto circuito e a terra. R
icm
>> r
id

- Resistncia de Sada (Output Resistence r
o
, R
o
)


Aplicaes

Amplificador inversor

V o
U1
Vs
ganho infinito V V
+
=
U1
+
-
OUT Vo
Vs
R2 R1
terra virtual
( ) 0 0 terra virtual V V
+
= =
n : 0 V i

e considerando
id
R
2
1 2
s o o
s
V V V R
R R V R
= =
1


Amplificador no inversor

ganho infinito
s
V V V
+
= =
U1
+
-
OUT
Vo
Vs
R2
R1
considerando :
id
R
1
1 2
o s
R
V V V
R R

= =
+

1 2 2
1 1
1
o o
s s
V V R R R
V R V R
+
= = +

Seguidor de tenso

+
= = ;
s o
V V V V
ganho infinito
+
= =
s o
V V V V
= 1
o
s
V
V


Amplificador inversor simulando resistor de realimentao ( )
F
R de valor elevado

ganho infinito V V
+
=
( ) 0 0 terra virtual V V
+
= =
n : 0
x
V i =

2 2 3 2 2
2 1
o x o x x
x
V V V V V
V
R R R R R R
| |
= + = +
|
\ .
Vo
Vs
R2 R1 R2
R3
U1
+
-
OUT
Vx
3

2
3
2
o
x
V
V
R
R
=
| |
+
|
\ .

n : 0 V i

e considerando
id
R
2 2
2
1 1 3 1
2
2
3
2 , onde 2
2
s o o o F
F
s s
V V V V R R R R
R R
R V R R V R
R
R
R
| | | |
= = + = = +
| |
| |
\ . \ .
+
|
\ .
2
3
R

Neste caso, possvel fazer o amplificador de ganho alto e com alta impedncia de entrada, sem usar o
resistor de realimentao muito alto.

Conversor de impedncia negativa (NIC)
U1
+
-
OUT
Vo
Vs
Z1 Z2
Z3
i
I

Vx

ganho infinito
x s
V V =
considerando :
id
R
1
1 2
x o
Z
V V V
Z Z
= =
+
s

1 2 2
1 1
1
o s o
Z Z Z
V V V
Z Z
| | +
= = +
|
\ .
s
V
2
1 1 3 2
3 3 1 3
1
s s
s o s
i s
i
Z
V V
Z V V V Z Z Z
I V
Z Z Z Z I
| |
+
|

\ .
= = = = =
2
in
Z
Z
0



- Estabilidade em corrente contnua (DC)

Pela anlise AC, pode-se observar que a expresso da impedncia de entrada do NIC
independe da posio das entradas e do amplificador operacional. Entretanto, esta posio
afetar a estabilidade do circuito em DC. Se a polarizao das entradas for tal que (

+
-
) V V
+
<
> ) 0
, a
realimentao negativa em DC ser predominante e o terminal de sada do ampop ficar polarizado na
regio ativa, permitindo o funcionamento normal do circuito. Caso contrrio, ( , prevalecer
a realimentao positiva e o terminal de sada do ampop ficar polarizado na saturao,
impossibilitando a sua utilizao.
+
V V

Genericamente, o circuito equivalente para a anlise DC constitudo do NIC associado a um
resistor R
x
, que representa a resistncia equivalente por ele vista, conforme mostrado na figura a seguir:












V
1

U1
R1
R2
R3 Rx
NIC
1
3
x
x
R
V V
R R
=
+

2
1
1 2
R
V V
R R
=
+

Deve-se observar que para uma determinada resistncia negativa implementada, o valor de Rx
associado pode tornar a tenso maior ou menor do que . Existe, portanto, um valor crtico de Rx
que pode ser calculado fazendo
1
V
2
V

1
V V
2
=

, ou seja
x 1 3 5
R R R R = , que igual ao mdulo da
resistncia negativa implementada. Como, para estabilizar o circuito em DC, a maior tenso, em
mdulo, deve estar obrigatoriamente ligada entrada , conclumos que ser necessrio inverter as
entradas do ampop quando o valor de Rx inverter esta condio.
-
H, portanto, dois tipos de circuito de NIC. Um, que permite a utilizao com R
x
variando de
R
xcrtico
at zero, denominado estvel em curto-circuito e outro, para R
x
variando de R
xcrtico
at
infinito, denominado estvel em circuito aberto.

Com esta estrutura possvel implementar indutor negativo fazendo,
p. ex., e
1 3
Z Z R = =
2
1 Z s =
S
V
+

U1
C R
R
V1
V1
Z i
C
2 2
in eq eq
Z sR C sL L R = = C
A estabilidade em DC obtida, somente, com o capacitor C ligado
ao terminal de entrada . Desta forma, a realimentao negativa
em DC no interrompida.
+

U1
C
R
V1
V1
Z i1
R
S
V
+

Se, p. ex., Z Z e
2 3
R = =
1
1 Z s = C ou
2 1
Z Z R = = e
3
1 Z s = C
a estrutura funcionar como um capacitor negativo.
1 1
in eq
eq
Z C
sC sC
= = C



- NIC como fonte de corrente controlada por tenso



RL
Vs
U1
+
-
OUT
R
R
R R
RN

R
S
S
V
I =






Como a associao em paralelo de R com (-R) equivale a circuito aberto, vem que
R
S
L S
V
I I = =


- O NIC pode ser usado como amplificador:








Como RN negativo, vem:





U1
+
-
OUT
Vs
R1
R2
R3
Rs
Vo
RN
RN
Vo
0
Vs
Rs
RN
R+RN
o
s
V
V
=
RN
RN -R
o
s
V
V
=
I23
0Adc
RL R - R
L
I
L
I
Uma caracterstica interessante deste tipo de amplificador a bidirecionalidade. Esta caracterstica
muito til quando se deseja transmitir um sinal, nos dois sentidos, pelo mesmo meio de transmisso,
como por exemplo, numa linha telefnica. Pode-se observar no exemplo abaixo que a introduo da
resistncia negativa provoca o mesmo ganho nos dois sentidos.


Ti me
0s 0. 5ms 1. 0ms 1. 5ms 2. 0ms 2. 5ms 3. 0ms
V( VS) V( VO)
- 8. 0V
- 4. 0V
0V
4. 0V
8. 0V

Vs



















Conversor de impedncia generalizado (GIC)

A B
V V V = =
S

5 4
5
S
V
I I
Z
= =
3 4
4 4 3 3 4 3 3 2
4 5 3 5
S
S
Z V Z
I Z I Z I I I V I
Z Z Z Z
= = = = =
2 2 4
2 2 1 1 1 2
1 1 3 5
S i
Z Z Z
I Z I Z I I V I
Z Z Z Z
= = = =
n

1 3 5
2 4
S
in
in
V Z Z
Z
I Z
= =
Z
Z

Vo
0
Vs
Vo
Rs
600
Rlinha
1000
RL
600
Ti me
0s 0. 5ms 1. 0ms 1. 5ms 2. 0ms 2. 5ms 3. 0ms
V( VS) V( VO)
- 8. 0V
- 4. 0V
0V
4. 0V
8. 0V
Vs
Vo
0
Vs
Vo
Rs
600
Rlinha
1000
RN
- 470
RL
600
0
Vs
RL
600
Rlinha
1000
Rs
600
Vo
RN
- 470
Ti me
0s 0. 5ms 1. 0ms 1. 5ms 2. 0ms 2. 5ms 3. 0ms
V( VS) V( VO)
- 8. 0V
- 4. 0V
0V
4. 0V
8. 0V
Vo
Vs
Z2
Z3
Z4
Z5
U2
U1
Vs
Z1
1
i
2
i
3
i
4
i
5
i
in
i
in
Z
A
V
B
V
Y
V
X
V
Simulador de Indutncia (circuito de Antoniou)
Fazendo e
1 3 4 5
Z Z Z Z R = = = =
2
1
Z
sC
= vem:
2 2
in eq eq
Z sR C sL L R C = =

Somador inversor

R










0 1 2 (
0 1 2 ( 1)
out N
N
R R R R
V V V V V
R R R R

| |
| = + + + +
|
\ .

1)



Conversor Digital/Analgico (DAC)

Fazendo:
0
, onde , para 0,1, 2, ,( 1)
1
i i i
V bV b i N

= =

( )
2
N i
i
R R

Vem:

0 1 2 ( ( 1) ( 2) 1
2 2 2 2
out N N N N
R R R R
V b b b b
R R R R

| |
= + + + +
|
\ .

1)
V
( )
( 1)
0 1 2 ( 1) 0
0 1 2 ( 1)
2
2 2 2 2
2 2
N
i
N i i
out N out N N
b
V
V b b b b V

= + + + + =

V

terra virtual
U1
R2
R(N-1)
R1
R0
V(N-1)
V2
Vout
V0
.
.
.
V1
V(N-1)
V2
V1
V0
U1
.
.
.
R2
R0
R
V
R1
R(N-1)
Vout
b(N-1)
b1
b2
b0
Amplificador diferencial

2 4 2
2 1
1 3 4 1
1
o
R R R
V V
R R R R
| | | |
= +
| |
| |
+
\ . \ .
V
Vd/2
Vd/2
Vcm
U1
V1
V2
R2
R1
R4
R3
Vo
( )
1
2 1
2
2
2
d
cm
d
d
cm
V
V V
V V V
V
V V

=
`

= +

)

Substituindo V e V
1 2
2 2 2
1 1 1 2 2
1 1 3 3 3
4 4 4
1 1
2 2
1 1
d d d
o cm cm o cm
R R
R R V R V R R V
V V V V V
R R R R
R R
| | | | | | | | |
+ + | | | |
| | |
| | | |
|
\ . \ . \ .
= + = + +
| |
|
| |
| | | | | |
\ . \ .
|
+ +
| | |
| | | |
\ . \ . \ . \ . \
2
1
1
2
1
R
R
R R
R
|
+ |
|
|
|
+
|
.


Forando a condio de cancelamento do sinal de modo comum:

2
1 2 2 4
1 1 3 3
4
1
0
1
o d
R
R R R R
V V
R R R R
R
| |
+
|
|
\ .
= = =
| |
+
|
|
\ .
2
1
R
R


Amplificador de instrumentao

Vx
Vy
U2
U1
U3
R4
R4
R4
R3
R4
R2
R1
Vo
V2
V1
3 3
1 2
2 2
1 1
1 2
2 2
1
1
y
x
R R
V V
R R
R R
V V
R R
| |
= + +
|
\

| |

= +
|

\ .
V
V
.

Como o ganho do amplificador diferencial formado por
U
3
e R
4
unitrio,
( )
3 1
1 2
2 2
2 2
1 1
o y x
R R
V V V V V
R R
| | | |
= = + + +
| |
\ . \ .

Para,
3 1
R R = , vem:
(
1
2 1
2
2
1
o
R
V V
R
| |
= +
|
\ .
) V ( ) = , como , ento:
2 1 d
V V V
1
2
2
1
o d
R
V V
R
| |
= +
|
\ .



Caractersticas do amplificador de instrumentao
- Ganho continuamente ajustvel pela variao de R
1
.
- Alta impedncia de entrada: aproximadamente 2
id
R em modo diferencial e
icm
R em modo
comum.
- Ganho de modo comum unitrio no estgio de entrada.
- CMRR depende do casamento dos resistores R
4
.
- A impedncia de entrada no afetada pelo valor de R
4
que pode ter valor baixo para reduzir
efeito de offset.

Integrador

0
1
( ) ( ) ( )
t
O C
v t v t i t dt V
C
= =
} C

i
U1
C R
Vo
Vs
( )
S
v t
( )
O
v t
+
C
v
onde V a carga inicial do capacitor C.
C
Como as correntes no capacitor e no resistor so
iguais, pode-se escrever:

0
1
( ) ( )
t
O S
v t v t dt V
RC
=
} C


A tenso de sada , portanto, proporcional integral da tenso de entrada. Este circuito conhecido,
tambm, como integrador Miller.
Deve-se observar que em DC o capacitor se comporta como um circuito aberto e, portanto, o ganho
muito alto (ganho em malha aberta), levando a sada saturao mesmo para tenses DC muito
pequenas de entrada. Como todo ampop real apresenta
uma tenso de offset, a sada sempre ficar saturada devido
ao elevado ganho.
RF
U1
C R
Vo
Vs
Este problema pode ser resolvido, ou minimizado, se for
feita uma limitao do ganho em DC colocando um resistor
de realimentao (R
F
) em paralelo com o capacitor C. Este
procedimento, embora evite a saturao pela reduo do
ganho em DC, faz com que o circuito deixe de ser um
integrador ideal.
A influncia desta modificao pode ser melhor compreendida pela anlise AC dos dois circuitos (ideal
e modificado).
A funo de transferncia do integrador ideal :
( ) rad s e
20dB dcada
( )
O
S
V
dB
V
1
RC

1
1
180 90 90
O
S
O
S
O
S
V
V RC
V
V sRC
V
V
e

= =

e para o integrador no ideal:

1
//
1
F
F
O
S F
R
R
V
R sC
V R sR C

= =
+

2
1
( ) 1
180 tan ( )
F
O
S
F
O
F
S
R
V
R
V
R C
V
R C
V
e
e

para 1
F
R C e , o circuito se comporta como integrador ideal:
20dB dcada
( )
O
S
V
dB
V
1
RC
F
R
R
1
F
R C
( ) rad s e
1
180 90 90
O
S
O
S
V
V RC
V
V
e

~ =

Diferenciador

i
( )
S
v t
( )
O
v t
R
v +
U1
C R
V1
Vs8
Como a entrada inversora do ampop est no potencial
de terra (terra virtual), a tenso no capacitor igual
tenso de entrada. Assim, a corrente no capacitor ser
dada pela expresso:

( )
( )
S
dv t
i t C
dt
=

Como a corrente no resistor e no capacitor a mesma, ento

( )
( ) ( ) ( )
S
O R
dv t
v t v t Ri t RC
dt
= = =

U1
C R
V1
Vs8
R1
Portanto, a tenso de sada proporcional derivada
da tenso de entrada em relao ao tempo.
Este circuito, entretanto, costuma apresentar problema
de instabilidade em alta frequncia que, normalmente,
solucionado com a colocao de um resistor de
pequeno valor em srie com o capacitor.
Este procedimento, embora evite a instabilidade, faz com que o circuito deixe de ser um diferenciador
ideal. A influncia desta modificao pode ser melhor compreendida pela anlise AC dos dois circuitos
(ideal e modificado).

A funo de transferncia do diferenciador ideal :
( ) rad s e
20dB dcada +
( )
O
S
V
dB
V
1
RC

180 90 270 90
O
S
O
S
O
S
V
RC
V
V
sRC
V
V
V
e

= + = =

e para o diferenciador no ideal:

1
1
1
1
O
S
V R sRC
V sR
R
sC

= =
+
+
20dB dcada +
( )
O
S
V
dB
V
1
RC
1
R
R
1
1
RC
( ) rad s e
C

2
1
1
1
( ) 1
180 90 tan ( )
O
S
O
S
V RC
V
RC
V
RC
V
e
e
e

= +

para
1
1RC e , o circuito se comporta como diferenciador ideal:
180 90 90
O
S
O
S
V
RC
V
V
V
e

~ + =

Banda de ganho unitrio (Unit-Gain Bandwidth, Gain-Bandwidth Product - GB)

Faixa de frequncia onde o ganho em malha aberta maior ou igual unidade (0 dB)

( )
1
o
b
A
A s
s
e
=
+
, para ( )
1
o
b
A
s j A j
j
e e
e
e
= =
+

20dB dcada
A
o
A
b
e
( ) rad s e t
e
(0 ) 1 dB

( )
2
1
o
b
A
A je
e
e
=
| |
+
|
|
\ .


Para
b
e e , e considerando que 2 f e t = , ( )
o b o b
A A f
A j
f
e
e
e
~ =
Como na frequncia ( ) 1
t b
A j e e e e = = , vem
( ) 1 GB
t
o b
o b t
t
A f
A j A f f
f
e e
e
=
~ = = =
importante observar que possvel estimar o ganho do amplificador numa dada frequncia ou a
frequncia de corte para um dado ganho, utilizando a especificao de GB na expresso :

( )
GB
A j
f
e ~

Slew rate (SR)

Taxa de variao da tenso de sada por unidade de tempo, medida com ganho unitrio ( ) V s .

Um amp op na configurao no inversora, excitado por um sinal do tipo degrau, apresenta uma
exponencial como resposta linear, devido limitao da banda passante. Este amplificador pode ser
modelado por um amplificador ideal com banda ilimitada, associado em cascata com um filtro passa
baixas, conforme mostrado na figura.

R
Vo

+
-
OUT
Vs
Ao
C






A resposta em frequncia dada por:
e
e
= = = =
+
+ +
1
1
onde
1
1
1
o o o
o o
s
o
V A A
sC
A
s
V sRC
R
sC
RC

A resposta transiente obtida pela expresso:
( )
e
e

| |
= = =
|
\ .
1
1 1 onde
o
t
t
RC
o o s o s o
V AV e A V e
RC

Para que a resposta linear seja preservada, a derivada da exponencial de sada, avaliada em
, deve ser menor do que o slew rate (taxa mxima de variao do sinal de sada). Assim podemos
escrever:
0 t =
e t
=
= > =
0
2
o
o o s o o s
t
dV
SR A V A f V
dt

Considerando que o produto ganho banda GB
o o
A f = , temos:
t > 2
s
SR GBV



V
SR
t
A
=
A
V
t
U1
+
-
OUT
Vo
Vs






Resposta linear
Exerccio

Um ampop com 1 SR V s = e 1 GB MHz = utilizado na configurao seguidor de tenso.
1) Determine a maior amplitude possvel para uma entrada degrau de modo que ainda se obtenha uma
subida exponencial do sinal de sada.
2) Para esta tenso de entrada, qual o tempo de subida (tr) do sinal de sada?
3) Se uma entrada 10 vezes maior for aplicada, qual o tempo de subida da tenso de sada?

Resp.: 0,16 V; 0,35 s; 1,28 s

Soluo:

1)
2
2
1
2 1
0,159
t i
i
i
i
i
SR V
SR GBV
SR
V
GB
V
s
V
MHz
V V
e
t
t

t
>
>
s
s

s

2) Para subida exponencial:

0,35
, onde 1
0,35
1
0,35
r o t
o
r
r
t f f MHz
f
t
MHz
t s
~ = =
~
~

3) Para subida linear:

( )
6
10 0,159 1,59
0,9 0,1
0,8 0,8 1,59
10
1,272
i
i
i
r r
i
r
r
V V
V
V V
SR
t t t
V
t s
SR
t s

= =

A A
= = =
A

= =
=



Full power bandwidth

Frequncia na qual comeam os efeitos do SR para um sinal senoidal com a mxima amplitude
especificada.

Da mesma forma que o SR compromete a resposta ao degrau, tambm haver distoro no
linear quando a taxa de subida de um sinal senoidal for maior do que a limitao imposta pelo ampop.

medida que aumenta a amplitude ou a frequncia do sinal senoidal de sada, aumenta a taxa
de subida necessria para reproduzir o sinal sem ocorrer distoro. Assim, para no haver distoro, o
SR deve ser maior do que a taxa de subida do sinal senoidal de sada.
O sinal de sada senoidal dado por
MAX M o o
V V sen t e =
Assim, uma relao entre o SR, a amplitude mxima ( )
MAX o
V e a frequncia mxima ( )
M
e do
sinal senoidal de sada pode ser obtida pela expresso:
0
MAX M
o
o
t
dV
SR SR V
dt
e
=
> >

Conversor tenso/corrente
D1
R1
V1
0
0
U1
+
-
OUT

Ti me
0s 5ms 10ms 15ms 20ms 25ms 30ms 35ms 40ms 45ms 50ms
V( R1: 2)
- 50mV
0V
50mV
100mV
U1
+
-
OUT
R2
R2
D2
D1
R1
V1
0
0
0

Ti me
0s 5ms 10ms 15ms 20ms 25ms 30ms 35ms 40ms 45ms 50ms
V( D2: 2)
- 50mV
0V
50mV
100mV
Retificador
de
meia onda
Retificador
de
meia onda
U1
+
-
OUT
U2
+
-
OUT
D1
R
D2
V1
RL
R
0
0
0

Ti me
0s 5ms 10ms 15ms 20ms 25ms 30ms 35ms 40ms 45ms 50ms
V( D4: 2)
- 50mV
0V
50mV
100mV

U2
+
-
OUT
U1
+
-
OUT
V1
D2
R
2R
2R
D1
2R
2R
0
0
0
RL
0

Ti me
0s 5ms 10ms 15ms 20ms 25ms 30ms 35ms 40ms 45ms 50ms
V( U6: OUT)
- 40mV
0V
40mV
80mV
120mV
Retificador
de
onda completa
Retificador
de
onda completa