Sunteți pe pagina 1din 3

MEMORIA CACHE

Debemos tener en cuenta que la velocidad de acceso a la Memoria Principal es


fundamental en el rendimiento en el proceso de datos. Por tal motivo se puso toda la
atencin a incrementar las velocidades de acceso a memoria. Apareci la memoria
Cach.
La memoria cach es una pequea memoria de almacenamiento local, construida
eneralmente con memorias est!ticas "#$AM% de mu& alta velocidad & costosas. La
misma se encuentra ubicada entre la CP' & la Memoria Principal obteniendo como
resultado enaar a la CP' hacindole creer que posee toda una Memoria Principal de
r!pido acceso. (sta memoria es de menor capacidad que la MP & el )ito de la misma
radica en que el microprocesador opere la ma&or parte del tiempo desde la cach.
La arquitectura b!sica de una memoria cach es la siuiente*
Memoria de Etiquetas: Contiene una lista de etiquetas
"+, -its% que hacen referencia a las direcciones
de la MP que est!n almacenadas en la Cach.
Adem!s posee una palabra de estado por cada
etiqueta.
Memoria de Datos: Contiene las instrucciones o
datos que son usados mas frecuentemente por el
microprocesador. #e arupa en con.unto de datos.
"L/neas%
Lgica de Control: #e encara entre otras cosas
de determinar si un dato se encuentra o no en la
memoria Cach, enerando la seal de presencia
o ausencia respectivamente.
#e utili0an dos principios en los cuales se basa almacenar en la memoria cach los datos
mas usados. (stos son la 1ecindad (spacial & la 1ecindad 2emporal. (l primero
corresponde a la ad&acencia de las instrucciones "si se e.ecuta una instruccin lo m!s
probable es que se e.ecute la siuiente%, & el seundo se refiere a que los proramas
tienden a usar los datos mas recientes.
(n cuanto a la cone)in de la memoria cach, sta puede ser en serie o en paralelo. (n
el primer caso todas las peticiones a MP se env/an en primer luar a la memoria cach.
(n caso de no estar el dato en la cach, sta reali0a la peticin finalmente a la MP. (n la
cone)in paralelo el pedido de peticin se hace simult!neamente tanto a la cach como
Memoria
De
(tiquetas
Memoria
De
Datos
Lica de control de la Cach
a la MP. #i el dato est! en la cach enera una seal a la MP para abortar la b3squeda
del dato.
1enta.as serie* Menores peticiones a la MP, por lo tanto menor uso de utili0acin del
bus. Permite que mientras el microprocesador accede a la cach, otros dispositivos
acceden a la MP. La desventa.a es la prdida de tiempo en caso de no estar el dato en la
cach.
1enta.as paralelo* 'bicacin de la cach en paralelo permitiendo quitarla del sistema sin
reali0ar modificacin aluna.
Organizacin de la memoria cach:
Cach totalmente asociativa* Cada posicin de la MP puede almacenarse en
cualquier posicin de la memoria cach. 1an a estar almacenadas las 3ltimas
direcciones de MP que ha&an sido accedidas. (l inconveniente est! en que ha& que
chequear toda la memoria de etiquetas para saber si se encuentra o no la direccin
de memoria principal. Por tal motivo la memoria cach con ste tipo de
orani0acin deber! ser de un tamao chico "4 5- o menos%. (s la de me.or
rendimiento pero poca capacidad.
Cach de correspondencia directa "Asociativa de una v/a%* Cada posicin de la MP
que se deba almacenar en la cach, solo puede hacerlo en una posicin de memoria
espec/fica de sta. #e basa en la divisin de la MP en p!inas del tamao de la
memoria cach almacenando en la memoria de etiquetas solo el n3mero de la p!ina
almacenada. Para entornos multitarea o multiusuario ste tipo de orani0acin no es
mu& conveniente debido a la posibilidad de estar actuali0ando continuamente una
determinada posicin de la cach.
Cach asociativa de n v/as* 6unciona como n cachs de correspondencia directa.
Mientras m!s v/as tena, m!s complicada resultar! la lica de control.
Actualizacin de la memoria cach
Consiste en el mtodo a emplear cuando se produce una ausencia en la memoria cach.
Para dicha actuali0acin e)isten distintos aloritmos para reempla0ar un dato de la
cach por otro nuevo. Los mas usados son el $andom & el L$'. (l primero actuali0a de
forma aleatoria cualquier v/a de la cach, en cambio con L$' se sustitu&e aquel dato
que lleve ma&or tiempo sin ser accedido.
Actualizacin de la Memoria rinci!al
(n el caso que se modifique por parte del microprocesador un dato de la memoria
cach, dicha informacin deber! modificarse en la MP debido por e.emplo al tener que
utili0ar un perifrico el dato actuali0ado. 7a& tres formas de actuali0acin de la
memoria cach*
(scritura inmediata "8rite 2hrouh%* (n ste mtodo, todas las escrituras del
microprocesador en la memoria cach son traspasadas inmediatamente a la MP. #i
bin el mtodo es simple el rendimiento se reduce debido al tiempo empleado en
escribir la MP teniendo una alta utili0acin del bus.
(scritura diferida "Posted 8rite 2hrouh%* (n ste mtodo la cach incorpora una
serie de reistros intermedios de escritura. A los mismos llean las escrituras en
cach, liber!ndose al procesador r!pidamente. A medida que el bus de memoria
permanece ocioso, el controlador de la cach va actuali0ando los datos en la MP.
(scritura obliada "8rite -ac9%* Las actuali0aciones en la MP se reali0an solo si
resulta estrictamente necesario. (sto sucede en dos casos* ,% (n el caso que otro
dispositivo va a leer el dato de la MP. Previo a dicha lectura la cach deber!
actuali0ar la MP. +% (l caso que se modifique una posicin de la cach que ha sido
previamente modificada. Previamente a la actuali0acin de la cach se actuali0a la
MP.
Como comentario final, podemos indicar en la misma se encuentran los :reistros cache
invisibles; que est!n asociados a los reistros de semento, cuando el microprocesador
traba.a en modo proteido. (stos reistros contienen la base, l/mites & atributos. "1er
painacin & #ementacin%.