Fernando D.

Monje 1
Libro: Estructura Interna de la PC.

Captulo 1: Funcionamiento Basico de una computadora.

- Sistemas de Numeracin:

Sistema Binario: Las computadoras utilizan un sistema de numeracin en base
2, denominada Binario. En el, cada dgito representa solamente dos valores
posibles (1 y 0). Cada uno de los valores e conoce con el nombre de Bit.
BYTE: Agrupacin de 8 bits. 2
8
. Representa 256 valores.
NIBBLE: Agrupacin de 4 bits. 2
8
.Representa 16 valores posibles.
Para valores superiores: Se utilizan los prefijos: -Kilo-Mega-Giga-Tera.

Sistema Hexadecimal: Se usa para especificar direcciones de memoria. Tiene
base 16, cada digito puede representar 16 valores. Del 0 al 9 se usan nmeros y
del 10 al 15 se usan letras de la A a la F. Es mayormente utilizado para
identificar direcciones de entrada y/o salida de dispositivos de la PC.

- Partes de una Computadora:

Una Pc es un artefacto electrnico cuya funcion principal es procesar informacin.
Toman datos, los procesan y luego los muestran al usuario.
Se comunica con el mundo exterior mediante dispositivos, conocidos como
perifricos.
De Entrada: Permiten el ingreso de informacin.(Teclado, Mouse)
De Salida: Permiten la salida de informacin procesada.(Monitor, Parlantes)
De Entrada y Salida: Cumplen las dos funciones anteriores.(Disco, Mdem)

























Fernando D. Monje 2
Libro: Estructura Interna de la PC.

Captulo 2: La Motherboard y el Microprocesador.

- El Microprocesador:

Constituye el cerebro de una computadora. Se encarga de tomar la informacin que
recibe, efectuarle los procesos necesarios y enviar el resultado a destino.
Al esquema anterior se lo conoce como EPS (Entrada, Proceso, Salida).
Respeta las bases de la maquina de Von Neumann del ao 1952.

Caractersticas y Clasificaciones:
El microprocesador puede dividirse en varios bloques:
- La Unidad de Control. (UC Control Unit)
- La Unidad Aritmtico Lgica. (ALU Arithmetic and Logic Unit)
- Los Registros.
- Las Memorias Cach (Internas, L1, - Externas, L2)
- Los Buses Internos y Externos
Bus de Control
Bus de Datos
Bus de Direcciones
Bus hacia la Cach: -L1 // -L2

Catalogar segn caractersticas lgicas:
- Tamao de Palabra (Ancho mximo de las instrucciones)
- Velocidad de reloj:
Interna: Dentro del Microprocesador.
Externa: Del bus local, del sistema (FSB).
- La arquitectura Interna.
- La cantidad y organizacin de las unidades de ejecucin.
- La cantidad y organizacin de canales de instrucciones.
- Las capacidades y eficiencias del procesamiento.
- El juego de instrucciones que soporta.
- Las instrucciones adicionales y especficas.
- La compatibilidad.
- El ancho y la velocidad de los Buses:
Bus de Control
Bus de Datos
Bus de Direcciones
Bus hacia la Cach: -L1 // -L2
Catalogar segn caractersticas fsicas:
- El embalaje y sus dimensiones fsicas.
- El zcalo (Slot, Socket).
- La tecnologa y el proceso de fabricacin.
- La tensin de trabajo.







Fernando D. Monje 3
Principios bsicos de funcionamiento:
El procesador posee pequeas memorias temporales de rpido acceso (Registros).
En ella almacena algunos datos necesarios y fundamentales para no perderse. La
cantidad de registros que tiene el micro depende de su diseo. El tamao de
palabra o ancho mximo se mide en bits y puede ser de 2
n
bits. Uno de los tems
mas importantes para calificar a un procesador.
A medida que fue aumentando el tamao de palabra tuvieron que agregar nuevos
registros. Uno de 32 bits posee el conjunto de registros de 16 bits para mantener la
compatibilidad y agrega las de 32 bits.
Estos tienen la capacidad de manejar una gran cantidad de instrucciones de
longitud variable. Se los conocen como CFSC (Complex Instruction Set Code).
Los procesadores RISC (Reduced Instruction Set Code) procesan instrucciones con
longitud menor a 100.
Los procesadores mas avanzados logran mayores velocidades combinando las dos
tecnologas, transforma las instrucciones CISC en RISC y se ejecutan ms
rpidamente mediante mltiples unidades de ejecucin RISC. La micro-
arquitectura de estos procesadores es CISC con RISC.

Funcionamiento bsico del microprocesador:
La unidad de control se encarga de recibir las instrucciones de la memoria a travs
del bus de datos, decodifica y ejecuta, enviando datos a cualquier dispositivo que la
instruccin indique. Las ejecutara a medida que vallan llegando.
- Unidad Aritmtica Lgica:
Se encaga de realizar operaciones lgicas y aritmticas con los datos recibidos.

El microprocesador esta gobernado por el reloj del sistema (cristal de cuarzo
regulado que cumple el papel de pndulo electrnico) A mayor velocidad del reloj,
mas operaciones se pueden realizar en el mismo tiempo. Se mide en Hz; Se puede
decir que un micro de 2Ghz puede ejecutar el doble de instrucciones que uno de
1Ghz siempre y cuando el resto de sus caractersticas sean idnticas.

Evolucin de los microprocesadores:
Se fueron mejores tecnologas de fabricacin, menor micrones, mayores
transistores en el mismo espacio del procesador.
- Transistores: Componente principal de los procesadores, a mayor cantidad
de estos, mayores funcionalidades, mas complejos y mayores velocidades de
trabajo.


- Embalajes y Zcalos para el Microprocesador:
Embalaje: El embalaje contiene el trozo de silicio que es el micro en si. Posee
contactos suficientes para todas las seales que entran y salen. Provee la
superficie para el mecanismo disipador de calor.
Zcalos: Existen diferentes zcalos para distintos microprocesadores.
- Socket o Super: Son los SPGA, CPGA, CSPGA (Grilla de pines cermicos
escalonados) o los PPGA (Pines en grilla escalonada de Plstico)
- Slot: Son los SEC (Single Edge Contact Contacto de Lado nico)
Los SPGA o PPGA son del tipo ZIF, (Fuerza de Colocacin Cero) que permiten
cambiar el procesador fcilmente liberando una traba que los sostiene. Los SEC se
insertan en una ranura.

-
Fernando D. Monje 4
- Tamao de Palabra, Buses de Direcciones y Datos:

Bus de Direcciones: Determina la cantidad mxima de memoria a la cual se
puede acceder (Direccionar). El nmero mximo de casilleros a los que se
puede identificar.
- Cantidad Mxima: Elevando el 2 al numero de bits que forman el ancho del
bus, se obtiene el mximo en Bytes (8bits) = 1 Casillero.

Ejemplos: 8086,8088(bus de 20 bits). Maximo de 2
20
=1.048.576 bytes(1Mb).
80286(24bits), 80386(32bits), Pentium Pro(36bits).

Memoria Virtual: El Primer procesador en aplicar este concepto fue el
80386DX. Cualquier dispositivo puede tener asignado un rango de direcciones
de memoria y trabajar como esta. Si hay memoria insuficiente se podra
recurrir al disco usarlo como memoria, salvo, que sin las velocidades altas.
La memoria Virtual es una capacidad propia del procesador, no del sistema.
Depende del sistema aprovechar esta capacidad o no.

- La Memoria Cache Incorporada:

El objetivo es aumentar el rendimiento y solucionar el problema de lentitudes las
memorias. Se integro una memoria cache y su controladora dentro del procesador Se lo
conoce comnmente como de Nivel 1 o L1. Todos los sucesores del 80486DZ,
incluyndolo, comenzaron a integrarlo. AMD y Cyrix tambin.
En algunos casos estn incorporadas en el mismo embalaje (con media velocidad).
En otros forman parte del mismo trozo de silicio y estn sincronizados con el ncleo a
la misma velocidad dndole mejor rendimiento.
Estas diferencias inciden mucho en el costo de fabricacin. Los procesadores Celeron
son una lnea mas econmica que los Pentium II, III y IV; La diferencia esta en el
tamao, velocidad y tecnologa de la cache externa.

- La Unidad de Punto Flotante:

Los primeros micros no incluan instrucciones capaces de realizar operaciones con
nmeros de punto flotante (fracciones, decimales). En el 8088 la nica unidad de
ejecucin de la UAL (solamente enteros).
Los coprocesadores se solan conectar en un zcalo disponible de la mother para
comunicarse con el procesador principal. (Incluan una UPF). Ofrecan instrucciones
diseadas para realizar operaciones con nmeros de Punto Flotante.
Con menos instrucciones se consegua lo que la UAL ocupaba en muchas.
Ejemplo: El 80387 era el coprocesador del 80386DX.

Los que hacen uso mas intensivo de la UPF son los programas de tratamiento de
imgenes de autoedicin y dibujo vectorial, juegos, aplicaciones 2D y 3D en tiempo real
y planillas de calculo. Requieren clculos muy complejos.
El primero en incluirlo en su arquitectura fue el 80486DX (Dentro del silicio)
obteniendo un rendimiento muy superior al del coprocesador externo, al trabajar a la
misma velocidad aprovecha todas las ventajas de su micro-arquitectura.





Fernando D. Monje 5
- Procesadores Superescalares:

Un superescalar puede ejecutar ms de una instruccin por ciclo de reloj. Puede
procesar dos instrucciones en un mismo ciclo, usando dos canales en paralelo. En
adelante fueron aumentando la cantidad de instrucciones paralelas.

- Pipelines: Los canales de los procesadores:

Los procesadores reciban una instruccin por vez, ejecutaban y guardaban los
resultados en los registros del procesador. Al esquema bsico se lo llama DE UN
CANAL.

5 Pasos de los Pipelines paralelos:
- Prebsqueda: Toma la siguiente instruccin de la cache o memoria principal.
- Decodificacin de la instruccin.
- Generacin de direcciones de memoria: Busca donde se ubican los datos
para ejecutarse
- Ejecucin.
- Reescritura: Guarda los nuevos datos en los registros.

Pasos:
La instruccin pasa de prebsqueda a la Decodificacin de instrucciones. De ah
esta libre para ejecutar este primer paso en una nueva instruccin. Cada pipelining
tiene su propia Unidad Aritmtico Lgica y propia generacin de instrucciones.

Mejoras:
BTB (Branch Target Buffer Buffer de Bifurcacin): Memoria temporal
inteligente que intenta predecir cuando se bifurcara un proceso ubicado en otra
posicin de memoria no consecutiva. La cantidad de entradas BTB aumentaron.
A partir del Pentium Pro Incorporaron la tecnologa de Ejecucin Dinmica (DET).
Permite predecir mltiples bifurcaciones en las instrucciones. Se acelera el flujo de
proceso mediante un anlisis del flujo de datos. Crea un plan optimizando la
ejecucin. Se puede cambiar el orden de ejecucin sin alterar los resultados.
Hace que le paralelismo sea mucho mas probable, especialmente en aquellas
aplicaciones que no fueron bien programadas.
Tiende a incrementar la cantidad de pasos de la cadena consiguiendo mayor
divisin del trabajo total del pipelining y mayor paralelismo.

Un gran avance para mayor paralelismo fue incorporar la ejecucin de
instrucciones fuera de orden (out-of-order).
Ejemplo: Una instruccin ingresa a uno de los canales y espera por un dato. Los
canales libres siguen procesando las instrucciones siguientes de la demorada
ganando tiempo.
Esto se incorpora en cada vez ms unidades algunas a diferentes velocidades con
respecto al procesador. En el Pentium 4 corren al doble de la velocidad del reloj.








Fernando D. Monje 6
- El Bus Frontal (FSB) y los multiplicadores de reloj:

80486DX, primer procesador con dos velocidades diferentes, una interna y otra externa.
El primero en multiplicar el reloj.
- Velocidad Interna: Aquella a la cual trabajan todos los componentes del
microprocesador para comunicarse con el exterior, como la memoria del
sistema.
- Velocidad Externa: Suele ser mucho menor que la interna.
Dos velocidades de reloj permiten aumentar la velocidad de reloj sin disear otra
mother. Permiti que un 80486DX de 66Mhz funcionara en una mother para 33Mhz
multiplicando por un factor de 2 (33Mhzx2=66Mhz)

El Pentium Pro comenz con buses conocidos como el DIB (Doble Bus Independiente).
Existen dos buses independientes:
- El FSB.
- La Cach externa incorporada.
Todo en el mismo embalaje. La cach externa incorporada puede crecer libremente.
Los procesadores de 64 bits incorporaron el controlador de memoria al micro mejorando
ampliamente su rendimiento final.

- Las Instrucciones Adicionales Especficas:
Bits compatibles con los 80x86 brindan soporte completo al juego de instrucciones IA-
32 (Intel Architecture 32Bits).
Para mejorar el rendimiento de aplicaciones ofrecen nuevos conjuntos de instrucciones
en el procesador que realicen tareas a gran velocidad.
Se consigue utilizar al mximo las nuevas bondades que ofrecen los micros.
Estn diseadas para mejorar el rendimiento de los juegos y aplicaciones multimedia.
Aparecen Instrucciones adicionales especficas agregadas al juego IA-32. Esto suele
generar una gran carga de proceso al usar las IA-32, pero existen otras extensiones de
Intel, AMD y Cyrix a partir del Pentium MMX y el Amd K6. Los nuevos son
compatibles con el juego de instrucciones anteriores.

- MMX: Extensiones Multimedia: Intel presento la tecnologa MMX
(MultiMedia eXtensions). Incorporando las siguientes caractersticas:
57 instrucciones nuevas (SIMD-Single Instruction Multiple Data)
8 Registros de 64bits nuevos, exclusivos para los MMX.
4 tipos de datos exclusivos de MMX.
La tcnica SIMD permite que una instruccin vaya acompaada por datos en los cuales
se encuentren empaquetados grupos de menor tamao, y mediante una nica instruccin
procesar varias porciones de informacin. Antes no formaban parte de la PC.
- MMX presenta 4 nuevos tipos de datos (64bits):
Packed Byte: 8 bytes en una unidad de 64bits (8x8=64)
Packed Word: 4 unidades de 16bits en una de 64bits.
Packed Double Word: 2 unidades de 32bits en una de 64bits.
Quad Word: una unidad de 64bits.








Fernando D. Monje 7
SIMD aument el rendimiento, se requieren menos instrucciones y stas adems
funcionan en paralelo.
Para comparar un contenido de 8 pixeles necesitamos empaquetar la informacin en un
Packed Byte y ejecutar una instruccin de comparacin con ese nico dato. Habra que
hacerlo en 8 comparaciones. Rendimiento 800% superior.
57 instrucciones MMX cumplen las:
- Operaciones Aritmticas Bsicas.
- Operaciones Lgicas.
- Operaciones de comparacin.
- Operaciones de Arrastre de Bits.
- Conversin de Datos (empaquetar, desempaquetar).
- Transferencias de Datos de Registro (32 y 64 bits)

- Internet SSE: De la mano del Pentium III

Es la siguiente generacin de la tecnologa MMX, la Internet SSE (Streaming SIMD
Extensions Extensiones SIMD en flujos) para mejorar el rendimiento que hacen uso
intensivo de los siguientes elementos:
- Grficos 3D.
- Procesamiento de Imgenes de alta calidad.
- Manejo de audio de alta calidad.
- Decodificacin de MPEG2 (video).
- Reconocimiento de voz.
Incorpora las siguientes caractersticas a la MMX:
- 70 instrucciones nuevas para SIMD (50 para punto flotante).
- 8 nuevos registros de 128bits, para valores de punto flotante.
- Nuevo tipo de datos para uso de la unidad de 128bits. Permite empaquetar
cuatro valores de punto flotante de 32bits y procesarlo con solo una
instruccin nueva de las SIMD.
- Varias mejoras a la MMX y eficiencia de las Internet SSE, eliminar cuellos
de botella en la versin anterior. Se pueden ejecutar dos tipos de
instrucciones en forma concurrente.
Al permitir operaciones sobre valores de punto flotante, representa la transicin de una
ALU vectorial (MMX) a una UPF vectorial, la cual es ms razonable y til.



















Fernando D. Monje 8
Libro: Estructura Interna de la PC.

Captulo 3: Buses: Las autopistas del Microprocesador.

- Buses:
El bus es el camino que une al microprocesador con los componentes, comunica al
procesador con las controladoras de discos, unidades y puertos en la motherboard
(tarjeta de video, etc). Traslada los datos entre el procesador y la memoria.
La comunicacin la realiza a travs de trazos metlicos en el circuito impreso. Son
lneas de cobre en paralelo y la cantidad depender del ancho del bus que trabaje el
procesador.
Vincula al procesador con los dispositivos de entrada y salida, y a estos con la
memoria.
Puede transportar los datos de un dispositivo de entrada a la memoria, sin que la CPU
pierda tiempo, librndola de esa tarea. La memoria puede entregar datos a un
dispositivo de salida sin interrumpir la CPU. El dispositivo avisa al procesador que
utilizar el bus y este no accede al mismo tiempo para no producir mezcla, choque o
corrupcin de datos. Al dispositivo, se le asigna un canal de acceso directo a memoria
(DMA).

El bus es uno de los elementos ms importantes del rendimiento global de un sistema.
Podemos tener el procesador ms rpido en el mercado, pero no sirve de nada porque
pasara la mayora del tiempo esperando que el bus lleve y traiga datos. Si el bus es
rpido pero trae pocos datos al mismo tiempo tampoco es del todo bueno.

Diferentes Tipos de Bus y Sus Componentes.
Un Bus de datos es el camino por donde el procesador transporta los datos de entrada y
salida. Los datos no sirven de nada si no se establece el destino. Aparece el bus de
direcciones.
El bus del sistema o bus de control, administra la forma en que los procesos se llevaran
a cabo. El procesador lo utiliza para enviar comandos (rdenes).
Ejemplo: Administrar si se escribir a memoria o se tomara un dato de la misma para
el dispositivo de salida.

Diferentes Ranuras de Expansin.
Son conectores que se encuentran sobre la motherboard. Conectan con el bus. En estas
van las placas adicionales (tarjeta de video, tarjeta de sonido, etc.).
Conocidas como spots de expansin, fcilmente reconocibles; De diferentes tamaos,
formas y longitudes. No dejarse engaar por el tamao, ya que una de 16bits es
considerablemente ms grande que una de 64bits.
Cada ranura fue estandarizndose, de manera tal que existiera garanta de
compatibilidad.

Se analizara cada tipo de bus comenzando por el ISA de 8bits llegando hasta los PCI
de 64bits aun vigentes.







Fernando D. Monje 9
El BUS ISA (AT).
Primer sistema de bus de 62 lneas de comunicacin (62 conectores). Aceptaban 8bits
de datos y 20bits de direcciones para el 8088. 8 de los 62 eran de datos y 20 el bus de
direcciones, los dems para otros propsitos.
1984, nace el AT, expande el sistema de bus original hacia un ancho de datos de 16bits
y 24bits de direccionamiento. Eliminaba el lmite de los 8bits. Al ser AT una
expansin de anterior es compatible con las de 8bits. Tena una ranura idntica con el
agregado de otra ms con los conductores de datos y direcciones adicionales.
Antes el bus trabajaba a la misma velocidad que el procesador. Luego fue aumentando
y surgieron problemas. Compaq introduce su AT de 12Mhz con un bus a 8Mhz. Todos
copiaron eso y naci el estndar en sistemas de bus de 16bits, denominado ISA
(Industrial Standard Architecture Arquitectura Industrial Estandarizada). ISA hace
referencia al bus AT de 16bits.

Los buses de 32 Bits
Con los procesadores de 32 bits aparecen ranuras diseadas para el nuevo ancho de
datos. No eran estndar. Solamente se conseguan placas de los fabricantes de la
motherboard, limitando la expansin. Se normalizo en 1987 y 1988 con los buses
Micro Canal (MCA) y EISA. Cinco aos ms tarde se desarrollaron el VESA Local
Bus 1.0 y el PCI 1.0. En la actualidad el nico que sigue vigente de estos es el PCI en
una versin mas avanzada.
Los primeros de 32bits establecieron conceptos que se mantienen vivos y son bases del
funcionamiento de los buses.

Ventajas de los PCI, ISA y MCA con respecto al bus ISA de 16bits:
- Las seales que los atraviesan no son afectadas por ruidos, por lo tanto es
posible trabajar con mayor velocidad
- Permiten un ancho de datos de 32bits.
- Brindan capacidades de bus mastering o multiusuario.
- Soportan configuracin por software.

El Problema del Ruido:
Al aumentar la cantidad de datos en una misma unidad de tiempo, pueden ser
afectados por el ruido (toda seal, no informacin).
El ISA utiliza activacin de interrupciones por marginalidad. Cuando el nivel de la
seal transferida excede cierta tensin es interpretada como datos.
DESVENTAJA: Puede ser afectada por el ruido y ante la posible generacin de
transitorios (picos de tensin) se interpretan como datos y generan errores
considerables.
SOLUCION: (en los EISA y MCA) reemplazar el sistema por el de activacin por
nivel. Requiere que el nivel de tensin se mantenga alto durante la secuencia para que
sena tomados. Se elimina la probabilidad de tomar una cadena de datos por un pico.

Bus Mastering o Multiusuario:
En computadoras con un solo procesador, el bus es controlado por este. En PCs con
varios, cada uno de ellos se encarga de controlar tareas especficas. Es conveniente que
todos se comuniquen entre si. Es difcil en un ISA. Los PCI, MCA EISA soportan el
acceso de varios procesadores a un mismo bus.
Si el dispositivo que toma el control del mismo tiene la capacidad suficiente para
controlar el bus, no va a quitarle tiempo al procesador.



Fernando D. Monje 10
Soporte de Configuracin por Software.
Sistemas EISA, MCA y PCI: Ideados para soportar configuracin de las placas
mediante programas y no mediante jumpers en la placa. Permite que se enchufe, se
corra un programa y detecte la configuracin mas adecuada automticamente. No hay
que luchar contra los interruptores o jumpers ni sacar y volver a enchufar la placa
reiteradas veces hasta encontrar la configuracin adecuada.

Todas las capacidades estn presentes en el sistema pero depende de la placa si son
aprovechadas o no. No todas las placas soportan la configuracin por software y no
todas las placas brindan soporte para mastering.

El BUS EISA:
En 1988 Compaq, Tandy, AST, AT&T y otras decidieron desafiar el bus MCA de
IBM.
Surge el bus EISA (Enhanced Industrial Standard Architecture Arquitectura
Industrial Estandarizada Ampliada).
Es una ampliacin del ISA de 16bits con la ventaja de estar normalizado. Bus con
ancho de datos de 32bits, soporte para bus mastering y configuracin por software.
Total compatibilidad con el bus ISA. La frecuencia de reloj sigue sendo de 8Mhz, pero
al tener un ancho de datos mayor adquiere una capacidad de transferir datos a 33Mb/s.
Cudruple que el ISA de 16bits.
Velocidad suficiente para las placas de red.
Los sistemas EISA se utilizaron en servidores de alto rendimiento y en estaciones de
trabajo especificas, no llegaron a la masa debido al alto costo.
En una primera instancia los sistemas basados en bus local y lego los PCI fueron
reemplazando al EISA, que ya no existe en ningn sistema moderno.

El BUS MCA
1987, IBM desarrolla el MCA (MicroChannel Architecture Arquitectura
MicroCanal) Aceleraba la transferencia de datos y disminua los niveles de ruido.
Usaba un sistema de canalizacin de los datos, en el cual se activan canales a medida
que se desea transmitir y se transporta por estos hacia el destinatario, encargndose el
sistema de control del bus, liberando al procesador de estos procedimientos, mejorando
el rendimiento global del sistema.
Menos susceptible a los ruidos y puede elevar su frecuencia de reloj a 10Mhz o as. So
logan cerca de 40Mb/s.
Totalmente incompatible con los anteriores por lo que no resulto atractivo ni tuvo
aceptacin en el mercado.

El Bus Local:
Cualquier sistema que permita a los dispositivos conectados a este trabajar a
velocidades de reloj altas, como la velocidad externa del reloj del procesador.
En una PC basada en el ISA, el procesador necesita dos caminos electrnicos para
transportar la informacin: el bus local del mismo y el bus de expansin. Los
componentes del bus local trabajan a la misma velocidad que el procesador
externamente y con el mismo ancho de datos.
Surgieron motherboards basadas en bus local. Establecieron puentes permitiendo la
conexin de dispositivos al bus local consiguiendo que la tarjeta de video, controladora
del disco y la tarjeta de red aprovecharan los 33Mhz de velocidad y 32bits de ancho de
bus local. El VESA Bus Local (VL-Bus) y el PCI fueron los pioneros en
implementaciones del nuevo modo de trabajo.

Fernando D. Monje 11
VESA Bus Local (VL-Bus) V. 1.0 y 2.0
Estndar de bus local, introducido en 1993 por un grupo de fabricantes: Video
Electronic Standards Association Asociacin de estndares de Video electrnico
(VESA).
Permita conectar un mximo de tres dispositivos. Trabajaban a la misma velocidad
que la externa del procesador. En las motherboards se presentaban tres conectores ISA
con el agregado de un conector de 32bits similar al MCA en lnea con el mismo. Si no
se utilizaba el conector VL-Bus, la ranura poda aprovecharse para una tarjeta ISA.
Las placas para VL-Bus se conectan en el conector de 112 pines estilo MCA en un
extremo y en el conector ISA en el otro. La parte ISA maneja el acceso directo a
memoria (DMA), el acceso a interrupciones, direcciones de puertos y lneas de
alimentacin. El conector MCA brinda una lnea de datos de 32bits. El VL-Bus tiene
capacidades de Bus Mastering al igual que EISA y MCA.
Los sistemas basados en 486 se beneficiaron. Se desarrollaron muchas tarjetas de
video y controladoras de discos pero al limitarse a un solo procesador quedo obsoleto.

PCI de 32 y 64 Bits (1.0;2.X)
Sistema de bus diseado por Intel en 1993. Base de sistema para Pentium. PCI
(Peripheral Component Interconect Interconexin de Componentes Perifricos)
Ideado para acomodar procesadores mas rpidos sin necesidad de actualizar
constantemente los dispositivos y redisearlos.
El bus PCI establece un puente entre el bus local el procesador con un buffer FIFO
(First In, First Out Primero de entrada; Primero de Salida) Lo denomina un bus
intermedio porque esta diseado para desacoplar al procesador del bus de expansin.
Se mantiene un ancho de datos de 32 o 64 bits y una velocidad de 33Mhz para
comunicarse con los dispositivos.
Es muy costoso disear y construir una motherboard cuyas ranuras de expansin
trabajen a tan altas frecuencias como las que ha alcanzado el bus local de los
procesadores actuales
Los fabricantes deberan desarrollar tarjetas de expansin que pudieran trabajar a estas
velocidades. El bus PCI cumple su funcin de desacoplar y no sigui con la
arquitectura del VL-Bus solamente pensado para el 486.
En su momento requiri mucho trabajo por parte de los fabricantes para adaptar sus
diseos de tarjetas al mismo, ha logrado transformarse en el estndar para las tarjetas
de expansin y esta presente en todas las motherboards modernas.



CARACTERISTICAS Y LIMITACIONES:
- Mximo de 10 dispositivos trabajando sobre el mismo bus. En la mayora de
las motherboards modernas ya no se incluyen ranuras ISA.
- Originalmente limitado a 33Mhz. Algunas Mathers ofrecen la posibilidad de
aumentar la velocidad a 40Mhz. Apareci la versin de 66Mhz.
- El ancho de datos puede ser de 32bits o de 64bits.
- Permite al procesador efectuar sus tareas al mismo tiempo que se realiza el
bus mastering con otros dispositivos, una ganancia de rendimiento para
aplicaciones multimedia y servidores de alto rango.
- Habilita un modo rpido para lecturas y escrituras.





Fernando D. Monje 12
PCI requiere que los dispositivos devuelvan estados de configuracin al controlador,
Significa un rediseo de los chips utilizados para otros sistemas. Utiliza la tcnica de
multiplexado para enviar ms de una informacin en un solo canal elctrico, con el
beneficio de la reduccin de los pines necesarios para comunicarse con los chips y una
posible reduccin del costo de produccin.
Sistema introducido con las primeras PCs Pentium. Se transformo rpidamente en el
estndar para los siguientes microprocesadores.
Tiene un rendimiento similar al VL-Bus:
PCI 1.0: Transferencia de datos de 132Mb/s con 32bits de ancho de datos y
33Mhz de velocidad de reloj.
PCI 2.0: Transferencia de datos de 246 con64bits y 33Mhz.Ahora con 64bits
y 66Mhz alcanza los 528Mb/s.
Es un estndar presente en todas las computadoras modernas.

PCI-X 1.0
Procesadores, dispositivos y buses cada vez ms veloces eran cada vez ms
demandantes. Los 32bits y 33Mhz del PCI mas difundido no eran suficientes para
seguir el ritmo. El PCI convencional o de 64bits representa un enorme cuello de
botella para las velocidades del bus local de los procesadores de ltima generacin.
Surgi una mejora al bus PCI para aumentar el rendimiento y hacerlo trabajar a 3
velocidades de reloj: 66; 100 y 133Mhz, todas con un ancho de 64bits. Se conoce con
el nombre de PCI-X. Con una velocidad de reloj de 133Mhz, alcanza una transferencia
de datos mxima de 1.06Gb/s.
Las PCI-X incorporan una extensin de 64bits. Tienen el mismo formato que las PCI
de 64bits. La diferencia es que esta habilitada para trabajar con mayores velocidades.

PCI-X 2.0
El 1.0 mejora las velocidades de reloj del bus. Surge una nueva versin (2.0) que
agrega dos nuevas velocidades de trabajo con el mismo ancho de datos de 64bits: 266
y 533Mhz, alcanzando velocidades de transferencia de datos de 2.13 y 4.26 Gb/s
respectivamente.
Utiliza tecnologa DDR (Double Data Rate Doble tasa de transferencia de datos)
para duplicar los 133Mhz y llegar a los 266. Y hace uso de la QDR (Quadruple Data
Rate Cudruple tasa de transferencia de datos) para cuadruplicar la velocidad y llegar
a los 533Mhz. Significa que con una velocidad REAL de 133Mhz enva doble o
cudruple de datos por cada ciclo elevando la velocidad final.
Implementa transacciones basadas en mensajes, mediante las cuales los
dispositivos pueden enviarse varios mensajes entre si.














Fernando D. Monje 13

Libro: Estructura Interna de la PC.

Captulo 4: La Memoria.

Uno de los componentes fundamentales de las computadoras. Sin ellas no podran
procesar informacin porque no tendran un medio de almacenamiento temporario.

- Memoria Principal: Medio de almacenamiento temporal en el que la CPU puede
escribir, leer o modificar informacin. RAM (Random Access Memory
Memoria de Acceso Aleatorio)
Se presenta como casillas en donde cada una representa un Byte y la CPU puede
leer, escribir o modificar cualquiera de ellas. Pero debe indicar la direccin de la
misma y la informacin que desea depositar o leer, es por eso que se llama de
acceso aleatorio.
Tiene un bajo tiempo de acceso. Solo decenas de nanosegundos. Tarda ese tiempo
en encontrar la casilla por su direccin y actualizar la informacin por otra. La
velocidad tendr que ser adecuada al procesador con que se trabaje.

El Lmite de los 640Kb:

La cantidad de memoria mxima direccionable esta limitada por el tipo de
procesador. Los 386DX tienen un bus de 32bits. Pueden direccionar hasta 4Gb.
Los Pentium Pro tienen un bus de 36bits, capaz hasta 36Gb. Por qu existe un
lmite de 640Kb para DOS? Por compatibilidad; base del xito sobre las dems
computadoras.

La Memoria con el 8088:
Este tiene un bus de 20 bits. Puede hasta 1Mb. Solamente los primeros 640Kb son
utilizados por programas para ejecutarse, los 384Kb restantes para almacenar las
operaciones de la ROM del BIOS. Esta seccin de la memoria no puede ser utilizada
por programas, pero quedan huecos de memoria si usar que pueden ser aprovechados.
Queda de la siguiente manera:
- rea de memoria plana de 640Kb.
- Huecos de memoria libre.
- rea de memoria plana mas all de 1Mb

La Memoria Convencional:
Consiste en los primeros 640Kb. La utilizan los sistemas operativos para cargar su parte
fija en memoria. Permite ejecutar el cdigo necesario para poder acceder a otras reas
de memoria. Primero debe cargar y ejecutar cdigo en los primeros 640Kb. rea de
memoria accesible en forma directa y utilizada para almacenar y ejecutar programas.

La Memoria Superior (UMB)
Compuesta por los huecos de memoria no utilizados entre los 640Kb y 1024Kb. No
puede ser utilizada en forma directa por el DOS o los programas, los huecos que quedan
pueden aprovecharse para cargar controladores o programas residentes. Los SOs
modernos utilizan los huecos sin inconvenientes.
A los huecos se los conoce como UMB (Upper Memory Blocks Bloques de Memoria
Superior). Hoy no hace falta preocuparse por eso.


Fernando D. Monje 14
La Memoria Expandida
El procesador debe pasar al modo protegido, por lo tanto, resulta incompatible con la
mayora de los programas desarrollados para trabajar en DOS y con el mismo DOS.
En 1985 desarrollaron en conjunto un estndar para plaquetas y controladores de
memoria expandida para eludir las limitaciones del DOS paginando la memoria.

- Forma de trabajo: Se toman 64Kb de la memoria superior como 4 paginas de
16Kb. Se puede tomar un bloque de 16Kb mas all del primer Mb, copiar una
pagina existente en la memoria superior su contenido, all modificarlo y luego
reescribir el bloque con las modificaciones realizadas en la posicin original. Se
logra la posibilidad de elegir un bloque de 16Kb de la memoria expandida y leer o
modificar la informacin en el mismo sin necesidad de acceder a esa direccin de
memoria en forma directa. Los cambios se reflejaran en la memoria expandida,
puede estar mas all de los 1024Kb. Requiere un tiempo adicional del que necesita
la memoria convencional. Solucion un problema a medias, pues solamente poda
ser utilizada por programas que la entendan y era ms lenta que la memoria.

La Memoria Extendida:
Aquella que va mas all de 1Mb y puede ser direccionada pero en modo protegido.

- El Modo Protegido: La configuracin anterior era la que se utilizaba en los
primeros sistemas. A partir del 80286, se ampla el bus de direcciones. Los
requerimientos de compatibilidad con el 8088 hicieron que se reduzca a 20bits el
bus de direcciones cuando trabajen en el modo de direccionamiento real,
reduciendo la memoria mxima accesible a 1Mb.
- Proteccin de memoria: Principio tomado de las grandes maquinas (mainframes)
preparadas para correr varias aplicaciones al mismo tiempo. Cada una debe tener
un limite de memoria para poder trabajar en esta y tener cuidado que otra
aplicacin que este corriendo al mismo tiempo no utilice una parte de la memoria
de la otra.
Cuando un programa trabaja pide un bloque de memoria al S.O. y accede
directamente a ese bloque. Otro programa pide un bloque de memoria para
comenzar a trabajar y el sistema le da el bloque a continuacin del otro programa.
Si vuelve a pedir un bloque le dar uno nuevo, pero si no hay suficiente memoria le
contesta que no pudo completar la operacin.
Si uno de los programas se pasa al territorio del otro, acta la proteccin de
memoria. El programa que violo los limites es detenido y las dems aplicaciones
continan funcionando perfectamente. Error de Proteccin General (GPF).

DOS a partir de la versin 5 provee soporte a la memoria extendida mediante un
controlador que permite el funcionamiento de algunos programas especficos en el
modo protegido. El controlador encargado es el HIMEM.SYS. Divide la memoria
en dos partes: una de 64Kb HMA (High Memory Area rea de Memoria Alta).
El resto de memoria extendida XMS (eXtended Memory Specification
Especificacion de Memoria eXtendida).
La memoria alta se encuentra desp. de 1024Kb y antes de 1088Kb. En DOS se
utilizaba para cargar la parte residente de DOS y algunos controladores, liberando
mas memoria convencional. En los S.O. que trabajan en modo protegido se puede
acceder para cualquier fin sin inconvenientes.




Fernando D. Monje 15
- Otros modos de Memoria:
Surgieron otros modos para facilitar el funcionamiento de aplicaciones en modo
protegido:
Simulacin de memoria expandida (LIM EMS)
VCPI (Virtual Controlled Program Interface Interfaz de Programas con
Control Virtual)
DPMI (DOS Protected Mode Interface Interfaz de Modo Protegido DOS)
La mayora de los sistemas operativos y programas funcionaba en modo protegido, pero
uno nunca se termina de liberar de un programa que tenga un par de aos.
Cualquier sistema operativo que funcione en modo protegido y ejecute aplicaciones
DOS permite definir que cantidad de memoria queremos para la aplicacin. Hace aos
era necesario utilizar el EMM386. Desde DOS 5 no es necesario.
Cualquier sistema o administrador de memoria que brinde VCPI verificara si hay
memoria de algn tipo disponible. Ante la pregunta, el administrador de memoria le
responde que esta disponible. El programa toma lo que quiere y el admin. se la
suministra.
En los 90s comenzaban a aparecer aplicaciones de 32bits, lo cual significaba que
necesitaban procesador 386 o superior para ejecutar. Estas aplicaciones operaban en
modo protegido, aprovechaban las caractersticas avanzadas de memoria de los
procesadores.
Cada aplicacin manejaba el acceso a la memoria y el pasaje al modo protegido a su
manera, por lo tanto podran ser incompatibles con sistemas multitarea o algo parecido.
Para solucionar este problema se creo el DPMI, interfaz de programacin estandarizada.
Incluye funciones para acceder al modo en procesadores de 32bits, para DOS.
DPMI: Reglas para pertenecer al estndar: Aquel que si se encuentra frente a un
administrador de memoria brinde servicios DPMI, Dialogara con este y respetara las
normas de modo protegido para acceder a la memoria.

El Area de Memoria Reservada:
Memoria entre los 640Kb y los 1024Kb, es un rea de memoria que no puede ser
utilizada directamente. Era un rea reservada para el sistema.
Se utiliza para:
- Memoria de Video.
- Direcciones de memoria que necesitan algunas placas.
- La ROM BIOS.

La ROM BIOS:
La ROM (Read Only Memory Memoria de Solo Lectura). Memoria de la que se
pueden leer datos, pero no se pueden escribir nuevos ni modificar los existentes. Se
encuentra pregrabada por el fabricante y contiene instrucciones para el manejo de
algunas tarjetas o las operaciones principales de la PC. Este ultimo tipo de ROM se
llama BIOS (Basic Input Output Sistem Sistema Bsico de Entrada /Salida). Es el
traductor de los llamados de los sistemas operativos a los dispositivos de entrada/salida.
Se ubica en los ltimos 64Kb de la memoria reservada.
Cuando se llama al soporte tcnico de un programa determinado especialmente de un
SO, le preguntan el fabricante y fecha del BIOS para saber si tiene inconvenientes con
el programa. Es posible que el BIOS no este trabajando bien con este dispositivo porque
no lo conoce o no es compatible con el software que se esta corriendo.
El BIOS contiene rutinas que permiten acceder al CMOS Setup, donde podemos
configurar muchos parmetros de la PC.
En estos casos de incompatibilidad es posible la remocin del BIOS y colocacin de
uno ms nuevo. Los BIOS son fciles de identificar, poseen 24 o 28 patas y estn
colocados sobre un zcalo, de manera que se sacan fcilmente. La mayora tiene una
Fernando D. Monje 16
etiqueta pegada encima. En caso de tener que cambiar uno, solamente hay retirar el
viejo y ubicar el nuevo en el mismo lugar.

PC Ecolgica; Green PC
Son PC de escritorio que permiten ahorrar energa cuando no se utilizan ciertos
perifricos. Cuando toda la computadora se encuentra en modo dormir se puede llegar
a reducir el consumo a solo 30W.
Se apaga el disco, los platos dejan de girar.
Los monitores se apagan automticamente y se encienden solos cuando hay actividad.
Lo mismo con las impresoras.
Este soporte lo ofrecen a travs del BIOS, debe tener la capacidad de administrar el
consumo, y estar correctamente configurado el CMOS Setup. Los Sistemas operativos
modernos proveen soporte a los modos de ahorro de energa.

Qu es el Flash BIOS?
Si se posee algn problema con el BIOS se reemplaza, implicaba levantar la carcasa del
gabinete retirar el chip y poner otro. A veces solo se necesita un chip moderno para
solucionar el problema.
En la documentacin debera figurar si un sistema posee Flash BIOS. Tambin se puede
saber mirando el chip que incluye la palabra Flash. La mayora de los que fabrican chips
de este tipo ofrecen en Internet actualizaciones para los BIOS solucionando problemas.

Direcciones de Memoria de Tarjetas de Expansin:
Algunas tarjetas requieren cierta cantidad de memoria temporal para uso propio para
guardar all la informacin de las transmisiones y acelerar las comunicaciones.
Dos tarjetas diferentes no pueden utilizar la misma memoria como buffer. Se
modificaran los datos mutuamente y se perdera informacin. La mayora de las tarjetas
ofrecen varias direcciones de memoria diferentes de las cuales se deber elegir la que se
encuentre libre.

La Memoria de Video:
Memoria Utilizada por las tarjetas de video para mantener el contenido de la pantalla.
Se modifican datos directamente en la memoria de video y se refleja en la pantalla.
Cuando se diseo la primera PC se reservo 128KB para la memoria de video en la
memoria superior. Se sigue haciendo para mantener la compatibilidad. El resto de la
memoria es accedida mediante la misma tcnica utilizada para acceder a la memoria
expandida: Paginando. As no se ocupa tanta memoria reservada.

La ROM BIOS de las tarjetas de video:
El BIOS de la PC inclua soporte para MDS y CGA solamente. Sabiendo que se
produciran expansiones en la mayora de los campos que maneja el BIOS, se diseo
una forma de extenderlo. Siempre que se cumpla con un formato estandarizado de
instrucciones bsicas para mantener la compatibilidad. A partir de los EGA y VGA se
aprovecho esta capacidad del BIOS.
Funciones en el BIOS: Comprenden operaciones bsicas para las modificaciones a la
pantalla sin necesidad de alterar registros propios de las tarjetas. Pueden resultar
peligrosos para el monitor o la estabilidad del sistema.
Funciones de la Tarjeta: Deteccin de monitor color o monocromtico, seleccin del
modo de operacin, manejo del cursor, seleccin de la pagina activa, manejo de ventana
de texto dentro de la pantalla, lectura y escritura de caracteres y atributos, seleccin de
colores, activacin y lectura de pixeles, cambio del juego de caracteres, etc.
Cuando arranca la PC se comunica con la BIOS de video y le indica que debe mostrar
en pantalla, las instrucciones residentes en esta ROM se encargan de modificar la
Fernando D. Monje 17
memoria de video y los cambios se muestran en el monitor. La memoria ROM es mas
lenta que la memoria RAM, para solucionar se aplica el mtodo ROM Shadow. El DOS
y Windows cuando arrancan en modo texto, utilizan la ROM BIOS de video.


El Mtodo de ROM Shadow:
La memoria de slo lectura es ms lenta que la de escritura y lectura. Se instala la
opcin de Shadow RAM o ROM Shadow. Si esta activada, se copian los contenidos del
BIOS en la memoria RAM y quedan copiados como una sombra. Se aceleran las
operaciones que lleva a cabo el BIOS, pues se encuentran en la memoria RAM que es
mucho ms rpida.

La Memoria Cach:
Es una memoria ultrarrpida. Los procesadores tienen velocidades de reloj cada vez
mayores, funcionaban mas rpido, los tiempos de acceso de las memorias RAM
dinmicas no alcanzaban. La alternativa era usar RAM estticas, pero eran muy caras.
En los 386, esta memoria era externa, no estaba dentro del procesador, sino conectada al
mismo a travs de un bus. El 486 y los siguientes tienen cache interna. Integrada al
procesador adems de la externa.

Cache Externa
Memoria cache externa o Cache L2 (Level 2 Nivel 2), entre 64Kb y 8MB. Tamao
ideal de 256Kb o 512Kb. Un tamao mayor implica una inversin que no generara
aumento considerable en el rendimiento.
Un controlador de cache tpico es el 82385 de Intel. Cuando el microprocesador necesita
leer una direccin de memoria, esta se busca en la memoria cache muy rpidamente, si
no, se toma de la memoria principal y mientras el procesador contina trabajando, los
circuitos de cache hacen que se almacenen en esta las siguientes posiciones de memoria
consecutivas a la que pidi el procesador.
Cuando el procesador escribe en la memoria principal, pasa por la cache en vez de
escribirse directamente en la memoria principal. L controlador decidir cuando los daos
modificados sern escritos en la memoria principal.
Existen algunas arquitecturas de cache y un par de mtodos de escritura a la memoria
cach.

Arquitecturas de Cach
La arquitectura de la cache determina que mtodo se utiliza para organizar y localizar
datos en la memora cache.
Tres diseos ms comunes: Mapeo Directo, asociativo completo y asociativo en
conjuntos.

Arquitectura de Mapeo Directo
Cada sector de la cach corresponde a varios de la memoria principal. Cada vez que el
procesador pide un dato, debe ir a esa ubicacin para encontrar la informacin.
Desventaja: Corresponder varios bloques de memoria RAM al mismo en la cach, si un
programa accede a esos datos, la cach estar constantemente accediendo a la memoria
principal para actualizar la informacin. No presenta una ganancia de rendimiento.

Arquitectura Asociativa Completa
Los bloques se trasladan en cualquier bloque libre de la cach.
Ventaja: La informacin a la que se accedi recientemente se encuentra presente casi
siempre en la cach.
Fernando D. Monje 18
Desventajas: La bsqueda de datos se debe hacer usando ndices, es lento porque se
deben recorrer los sectores de la cach en bsqueda del bloque deseado.

Arquitectura Asociativa en Conjuntos de Varias Vas
Combinas arquitecturas de cach. Esta dividida en varios conjuntos: dos, cuatro u ocho,
mltiples sectores. Cada uno de ellos conteniendo un dato. Cada bloque puede estar en
cualquiera de los conjuntos. Solamente puede almacenarse una seccin de memoria por
conjunto. En una de dos vas existen solamente dos lugares para un bloque especfico de
memoria. Se reduce el tiempo de bsqueda y disminuye la posibilidad de que los datos
se sobrescriban entre si.
Desventaja: Son mas difciles de implementar que las anteriores.

Mtodos de Escritura: Write-Back y Write-Trough
La informacin es modificada por el procesador.
La cach actualiza la informacin en la memoria principal utilizando dos mtodos
diferentes de escritura:
- Write-Trough: Todo lo que el procesador escriba en la cache se actualizara
automticamente en la memoria principal.
- Write-Back: La informacin que el procesador escribe queda almacenada en esta y
solamente se pasa a la memoria principal cuando:
El bloque de memoria debe ser reemplazado por uno nuevo, cuando ese
sector se requiere para almacenar nueva informacin.
Otra parte del sistema que utilice el bus mastering trata de acceder a ese
boque de datos apuntando a la memoria principal.
El algoritmo del controlador de cach determina que los datos han
permanecido demasiado tiempo como para ser actualizados.

Cach Externa Virtual
Para eliminar el cuello de botella que genera al procesador una memoria de baja
velocidad, decidieron eliminar esa memoria de la motherboard para abaratar los costos,
argumentando que los procesadores eran tan rpidos que no se necesitaban ms esas
memorias tan caras.
En estos con cache virtual se reemplaza la memoria cach por un simulador de la
misma. No logra acelerar para nada los accesos a la memoria principal y no deja de ser
solo una solucin para abaratar costos, obteniendo un rendimiento bastante bajo por no
tener memoria cach. Los procesadores de ultima generacin incorporan cach externa,
estos diseos ya abandonaron el mercado.


Cach Externa L3
K6-III, AMD introdujeron un nuevo concepto, una segunda cach eterna. Conocida
como Cach L3 (Level 3 Nivel 3) Ampliaron la cach L2 que esta incorporada al chip
fija de 256Kb llegando a 2368Kb en total (L1+L2+L3)
No parece haber dado demasiado resultado, no se utilizo en los prximos de AMD (K7),
pero los xeon e itanium de Intel utilizan la arquitectura.

Cach Interna
Pequea cantidad de memoria que cumple la funcin de cache externa pero se encuentra
en el mismo trozo de silicio del micro. Esta integrada dentro. La interna de seguimiento
de ejecucin es una versin mejorada de la cach de cdigo, la cual permite almacenar
micro-operaciones ya decodificadas eliminando la lgica de decodificar las
instrucciones. Mejorando mucho su rendimiento.

Fernando D. Monje 19
El Protocolo MESI: El Control de la Cach
Surgi la necesidad de establecer un control en la coherencia de los datos que contiene
cada una de las memorias cach. Se podra haber solucionado usado una nica cach
externa pero se perda la posibilidad de tener un ancho de banda amplio hacia la
memoria principal.
Este protocolo esta incorporado en la mayora de los micros de 5
a
Generacin y
superiores. Estn preparados para compartir la mother con otros procesadores del
mismo tipo. Esto garantiza que los datos ubicados en la memoria cach sern vlidos o
de otro modo presentaran una marca que indicara su estado de invalidez.

El protocolo MESI soluciona cuando el procesador B cambia el valor de una posicin
de memoria en su cach externa y consecuentemente en la memoria principal, se marca
la copia del valor que se encuentra en la cach del procesador como invalida y si
intentara acceder a esa posicin el protocolo garantiza que la lea de la memoria
principal obteniendo el valor correcto.






































Fernando D. Monje 20
Libro: Estructura Interna de la PC.

Captulo 5: Tarjetas y Chips de Memoria.

La memoria es la capacidad de las computadoras de almacenar Informacin en forma
temporal. Todo lo que se almacena necesita un lugar en el espacio. Debera ocupar un
lugar fsico, y lo hace.
Esta compuesta por los chips de memoria que son capaces de almacenar una cierta
cantidad de datos con un determinado tiempo para accederlo, otro tiempo para escribir o
leer dicha informacin. Pueden presentarse con distintas capacidades.

Tipos de Chips y Tarjetas de Memoria:
Se presentan en distintos tipos y se combinan de manera diferente segn el tamao y
alcance de la memoria de trabajo. Para realizar ampliaciones de memoria no hace falta
el uso de un soldador, se insertan en zcalos o ranuras diseados para alojarlos.

Los chips para la memoria de trabajo pueden ser de diferentes tipos, se clasifican segn
su capacidad, velocidad, tecnologa y costos.
Significado de las letras de los nombres:
DRAM (Dynamic Random Access Memory Memoria Dinmica de
Acceso Aleatorio)
DRAM FPM (Fast Page Mode Modo de Paginacin Veloz)
DRAM EDO (Enhanced Data Output Transferencia de Datos Mejorada)
SDRAM (Synchronous DRAM DRAM Sincrnica)
Direct RDRAM (Rambus DRAM DRAM Rambus)
SRAM (Static Random Access Memory RAM Esttica)
BSRAM (Burst SRAM SRAM Fugaz)
VCM SDRAM (Virtual Channel Memory SDRAM Canal Virtual de
SDRAM)[VCRAM]
DDR SDRAM(Double Data Rate SDRAM SDRAM de Doble Velocidad)
DDR-II SDRAM (Quadruple Data Rate SDRAM SDRAM de Doble
Velocidad de Transferencia de Datos)

Pueden presentarse en forma de:
SIP (Single In-Line Packages Paquetes Simples de Memoria en Lnea)
SIMM (Single In-Line Memory Module Mdulos Simples de Memoria
en Lnea) 30 y 72 pines de ancho de datos de 8 y 32 bits respectivamente.
DIMM (Dual In-Line Memory Module Mdulos de Memoria Dual en
Lnea) 168 pines, 184 pines y 232 pines. Todas con ancho de 64bits.
RIMM (Rambus In-Line Memory Module Mdulos de Memoria Rambus
en Lnea) de 184 pines que puede enchufarse en los de 168. Ancho de datos
de 16bits. Hay algunos con ancho de datos de 32 bits y mayores.

Las dos ltimas son las ms utilizadas en la actualidad. Presentan variaciones de
capacidad, tecnologa, conectores, velocidad, etc.






Fernando D. Monje 21
El Ciclo de Refresco

Los chips de RAM dinmica estn disponibles en capacidades que van desde los 64KB
hasta varios Gb. Se presentan en capacidades expresadas en Knybbles,1nybble son 4bits
Este tipo de chips de memoria recibe el nombre de dinmicos porque el contenido de la
memoria debe refrescarse para mantener el contenido de la memoria, estos debern
someterse a reescritura continua.
En un chip de un megabit, se necesitaran 1.048.576 capacitores, en uno de un gigabit
asciende a 1.073.741.824
Los capacitares se descargan despus de un tiempo bastante corto. Para mantener la
informacin en el chip del que permanece cargado ser necesario leer el estado de los
capacitares del chip antes de que se descarguen y una vez ledos recargarlos. A esto se
denomina ciclo de refresco.

Tiempos de Acceso
El tiempo de acceso de los chips se expresa en nanosegundos (1 nanosegundo = 1x10
-9
segundos = 0,000000001 segundos) El tiempo que tarda la memoria en responder a un
pedido de lectura y escritura. Existe otro tiempo ms, el tiempo de carga de la memoria.
Este es el tiempo que tarda una de las celdas del chip en cambiar de un estado a otro.
El tiempo del ciclo total de la memoria va a ser la suma de los tiempos de acceso y carga.

Estados de Espera
La memoria debe responder a los pedidos del microprocesador cada dos tics del reloj. Un
tic es 1/frecuencia del reloj.
Se analizaron los tiempos de acceso en las memorias DRAM, se indico el tiempo total de
respuesta de la memoria es el tiempo de ciclo.
Podemos llegar a tener que utilizar una memoria con un tiempo de acceso de 2ns para un
requerimiento de tiempo de respuesta de 4ns, debido al incremento en el tiempo de
respuesta que representa el tiempo de carga.
Fueron aumentando las velocidades del reloj de los procesadores, los tics cada vez mas
cortos requiriendo un tiempo de respuesta menor por parte de la memoria. El costo
impide que se puedan utilizar memorias demasiado rpidas y reducir la velocidad del
procesador seria una gran contradiccin al avance se recurre al agregado de estados de
espera.


Organizacin Bsica de los Chips DRAM

Los chips tienen capacitores que veran. Podemos ver la memoria de trabajo
dispuesta en segmentos de Kilobytes.
En ciertos casos, en vez de utilizar ocho chips, se utilizan nueve. Este extra se usa
para el control de paridad. Se almacena constantemente el resultado de la suma de
todos los datos de los ocho bits. Si la suma da un nmero par es 0 en el bit de
paridad y el 1 si es impar. Si hay un error en algunos chips se podr detectar con
este control de paridad.
Existen chips de nybbles, estos chips almacenan el cudruplo de capacidad que un
chip de bits: uno de 64meganybbles tiene una capacidad de 256megabits.
En vez de utilizar nueve chips de 512megabits, se usan 2 de 512 meganybbles y 1 de
512megabits para el control de paridad: 4bits + 4bits + 1bit = 9bits (nybl+nybl+bit)



Fernando D. Monje 22
Bancos de Memoria segn el Procesador

Diferencias entre los procesadores ms all de la velocidad y capacidad de
procesamiento. Se referan a la forma como se comunicaban con la memoria. El bus de
datos y el bus de direcciones. Las configuraciones con tarjetas SIMM ya no se utilizan,
se mencionan solamente a modo de comparacin.

Consideraciones para los Bancos de Memoria
Reglas: Configurar la memoria en las maquinas
1. Cuando los bancos requieren para completarse ms de una tarjeta, se deber
llenar el banco completo. No es posible llenar el banco por la mitad.
2. Ir completando los bancos en forma ascendente. Comenzar a llenar el 0
despus el 1 y as. No podemos llenar el 1 sin el 0.
3. Cada banco debe tener memoria de la misma capacidad y velocidad. No se
pueden utilizar tarjetas de diferentes tamaos y velocidad en un mismo
banco. Si se puede usar tarjetas de distintos tamaos en bancos separados.
4. Las tarjetas que formen parte de un banco de la misma marca y partida,
capacidad, velocidad y fabricantes puede que se midan con mtodos
diferentes si se mezclan cualquiera de los anteriores.
5. Es posible incluir en un banco una tarjeta de cualquier capacidad, es
frecuente que tengan lmites en las capacidades mximas para bancos.
6. Algunas motherboards no permiten el segundo menor que el primero.
7. Consultar con el manual antes de reemplazar o agregar tarjetas de memoria.
Se pueden presentar ciertas limitaciones.



Mdulos SIMM de 30 y 72 Pines

Populares tarjetas para 386DX, Pentium, tarjetas de video y sonido. Se presentan en
distintas capacidades y velocidades. Es un factor de clasificaciones as como la cantidad
de pines, pueden ser de 30 y 72 pines y poseen caractersticas diferentes.
Los de 72 pines aparecieron con el sistema de memoria del Pentium. Las conexiones
estn divididas en el medio y el largo de la misma es un poco mayor que los de 30
pines. Estos SIMM requieren un zcalo especial y no se pueden usar en los conectores
de 30.
Los de 72 se utilizaron como el sistema de memoria debido a que el bus de datos es de
64 bits y se usaban en los SIMM de 30 pines, iban a necesitar 8 para un solo banco de
memoria. Utilizando los SIMM de 72 pines que son de 32 bits, con dos de ellos se
forma un banco de 64bits. Estos tipos poseen pines para la deteccin de la velocidad y
pueden configurarse por si mismas.
Mdulos DIMM
Diseados especialmente para utilizarse con los Pentium o superiores que
duplicaban el bus de datos de 64 bits, en vez de los de 32bis anteriores.
Fsicamente son similares a los SIMM, presentan 3 ranuras pero son ms contactos,
tienen 168pines. Los DIMM pueden ser de 64 o 72bits. No incorporan el control de
paridad si son de 64 y lo incorporan si son de 72.
Los DIMM estn compuestos por conjuntos de chips EDO DRAM, mas tarde
agruparon las tecnologas SDRAM, VCM SDRAM y DDR SDRAM.

Existen tres tipos de DIMM diferenciados fsicamente, y no se puede instalar uno en
una ranura preparada para otro:
Fernando D. Monje 23
Buffered 5V
Buffered 3,3V
Unbuffered 3,3V
Ofrecen caractersticas de ECC y utilizan mayor cantidad de bits para efectuar el control
y la correccin de errores que los SIMM. El chipset y el controlador de memoria deben
estar preparados para ECC.

Mdulos RIMM

Son la evolucin de los DIMM para soportar tecnologa Direct RDRAM. Utilizan un
mecanismo diferente porque la tecnologa Direct RDRAM introduce varios cambios
con respecto a la SDRAM.
Fsicamente similares a los DIMM, tiene 184pines, se pueden enchufar en conectores de
168 como en los de 184 pines. Comenzaron con ancho de datos de 16bits sin paridad y
18bits con ECC.
La configuracin es diferente a la SIMM y DIMM. Los RIMM tienen 16bits y no es
necesario agruparlos como hacamos con las anteriores.
Diferencia: Forma de trabajo apunta a realizar transferencias con mayor velocidad, mas
serial. El controlador de memoria es el encargado de proveer el ancho de datos
adecuado.
Fueron populares con la llegada del Pentium 4, utiliza doble canal de comunicacin
RDRAM. Cada banco se conforma con dos RIMM y el bus hacia la memoria es de 64
bits.
Los bancos de RIMM no pueden quedar vacos porque un bus serial de tan alta
velocidad requiere un terminador para asegurar que las seales elctricas no reboten en
el bus y lograr el mximo rendimiento. Para eso suelen venir con memorias nulas o
puentes.
Existen RIMM que ofrecen dos canales Rambus independientes de 16bits y no
necesitan instalarse de a pares. Poseen 232 pines y existen Mothers Pentium preparadas
para estos RIMM de 32bits (2x16bits)

Tecnologas de Memoria
Cada una de las tecnologas que podemos encontrar en las mencionadas agrupaciones.

Fast Page y EDO
En 1995 apareci EDO (Enhanced Data Output Transferencia de Datos Mejorada) una
memoria de alto rendimiento con tiempos de acceso similares a los de los SIMM de 72
pines, pero optimizadas para mayor transferencia de datos cuando se necesitan varios
bloques de memoria
Estos mejoraron el rendimiento del subsistema de memoria cuando acceden varios
bloques, no cuando se hace en forma aleatoria, los accesos espordicos no son mas
rpidos, si lo son aquellos hechos en conjunto. Tambin se la denomino HPM (Hyper
Page Mode Modo de Hper Paginacin)
Tienen solamente versiones SIMM de 72 pines y DIMM de 168 pines.

SDRAM: Sincrnica Es Mejor
En 1996 apareci una tecnologa nueva que daba tiempos de acceso y transferencias de
datos mejores que las EDO y mas que Fast Page: SDRAM (Synchronous DRAM
DRAM Sincrnica). Llega a ser un 400% ms rpido que la DRAM convencional.
Logra trabajar en forma sincronizada con la velocidad del bus que comunica con el
microprocesador evitando estados de espera.
Fernando D. Monje 24
SDRAM incorpora modos de transferencia de datos continuos en rfaga (burst mode)
acelerando los accesos y permitiendo comenzar acceder a otro dato en paralelo
(pipeline)

DDR
Tecnologa SDRAM que use la subida y bajada de reloj en lugar de solo el de subida y
consiguiendo duplicar la transferencia de datos con la misma velocidad de reloj.
Forma de clculo
SDR: Veloc. Max=Vel. Reloj (Hz) x Ancho del bus de datos (bits) / 8
DDR: Veloc. Max=Vel. Reloj (Hz) x Ancho del bus de datos (bits) x 2 / 8
DDR-II: Veloc. Max=Vel. Reloj (Hz) x Ancho del bus de datos (bits) x 4 / 8

DDR-II o QBM DDR: Cudruple Velocidad
Luego de DDR, se pudo hacer uso de la tecnologa QDR (Quadruple Data Rate
Cudruple Tasa de Transferencia de Datos) cuadruplicando la transferencia de las
memorias SDRAM.

Como se Expresan los Diferentes DIMM SDRAM, DDR y DDR-II
Intel desarrollo una especificacin destinada para normalizar los DIMM SDRAM.
En alguna parte hay una etiqueta que aparece PCX-abc-def, donde X es la velocidad de
trabajo de SDRAM en Mhz, a, b, c, d, e y f son valores numricos que no interesan. Un
DIMM SDRAM de 100Mhz se vera como PC100-222-222.
A los DIMM DDR SDRAM se los conoce as: Sigla PC, velocidad mxima de
transferencia de datos.
PC1600= Velocidad de 100Mhz x 1,6Gbps Transferencia (1600x1000=1600) DIMM
DDR PC1600

Los DDR-II igual que los DDR anteponiendo el prefijo Dual, Dual PC1600 para uno
como el anterior pero DDR-II funcionando a una velocidad de 3.2Gbps

Direct RDRAM
En 1997, Rambus Inc. Con Intel hicieron la tecnologa Direct RDRAM (Rambus
DRAM). Se agrupo en los RIMM ya estudiados. La tecnologa fue revolucionaria
porque cambio las reglas que se venan utilizando para los mdulos de memoria.
Los procesadores modernos vienen utilizando un ancho de bus de datos de 64bits para
enviar datos a los mdulos RIMM, el controlador se encarga de armar cuatro paquetes
de 16bits y va transmitiendo uno tras otro a travs del bus de alta velocidad hacia los
RIMM. Los reciben y vuelven a empaquetar usando circuitos internos de los mismos.
Lecturas y Escrituras: Se realizan directamente sobre un nico chip RDRAM por vez,
esto hace que la RDRAM tenga un rendimiento superior en estos.
Las RDRAM realizan dos operaciones por cada ciclo de reloj y son similares a las
DDR.
Forma de Clculo
Vel. Max=Vel. De Reloj (Hz) x Ancho del bus de Datos (bits) x 2 / 8

Como se Expresan los Diferentes RIMM
RIMM DDR SDRAM se identifica con la sigla PC, seguida de la velocidad mxima de
transferencia de datos.





Fernando D. Monje 25
Memoria ECC (Error Correcting Code)
La memoria ECC (Error Correcting Code Cdigo de Correccin de Errores). Puede
detectar y corregir los errores en el almacenamiento de datos en altas capacidades de
memoria. Es ideal para servidores que pueden llegar a tener 12Gb o ms memoria y un
error en un bit sera trgico. Es difcil de conseguir esta memoria y es costosa pero en
servidores el costo adicional se justifica.

Chips SRAM (RAM Esttica)
Las memorias estticas (SRAM) son mucho ms rpidas porque no requieren ciclo de
refresco.
Cada celda de un chip SRAM esta constituida de 4 a 6 transistores y otros componentes
mas, por eso son mucho mas caros que las DRAM y son mucho mas rpidas: tienen
tiempos de acceso menores a 2ns.

Mdulos de Chips SRAM Asincrnicos
Mdulos de chips de memoria esttica asincrnica (Asynchronous SRAM Modules).
Son similares a los SIMM de 72 pines pero en lugar de chips DRAM usan SRAM
asincrnicos.
Vienen en diferentes capacidades y se podan enchufar en una ranura para la conexin
de memoria cache para permitir una sencilla y rpida expansin de la cach sin remover
el conjunto de chips o configurar jumpers.

Mdulo de Chips SRAM de Estallido Paralelo
Los mdulos de estallido paralelo (Pipeline Burst SRAM Modules) tienen la misma
funcin que los anteriores, ofrecen rendimientos superiores. El aumento en rendimiento
es por una tcnica especial conocida como estallido en paralelo. Realiza varias
operaciones de lectura/escritura en paralelo a altsimas velocidades y no ofrecer estados
de espera para el procesador.

























Fernando D. Monje 26
Libro: Estructura Interna de la PC.

Captulo 6: Puertos y Buses de Entrada y Salida.

Posibilitan la comunicacin con el mundo exterior. Los dispositivos ofrecen la
posibilidad de que los usuarios dialoguen con las PCS.

Puertos de Entrada y Salida:

Puertos y los buses de entrada y salida son medios para que las PC se comuniquen con
el mundo exterior. El nombre es porque cumplen la funcin similar a la de los puertos.
Se posibilita la transmisin de informacin entre las PC y cualquier dispositivo externo.
Se pueden clasificar segn el procedimiento para transmitir datos: Serie o Paralelo.
Puertos Paralelo: Capaces de transmitir varios bits al mismo tiempo a travs de varios
conductores, uno para cada bit en paralelo.
Puertos Serie: Transmiten un bit detrs de otro a travs de un solo conductor, en serie.

Las PCS ofrecen un mximo de 3 puertos paralelos IEEE 1284 y un mximo de 4
puertos serie RS-232. No incluyen el puerto serie que comunica el teclado con la PC ni
el puerto de juegos.
Los puertos paralelos se conocen como LPTx y los serie como COMx donde x es el
nmero de puerto. Poseen un rango de direcciones de E/S por donde el procesador
puede recibir datos de un puerto especfico o enviar usando dicha direccin para acceder
al mismo. Dependiendo el tipo de dispositivo que se conecte al puerto, el dispositivo
puede o no tener IRQ propio (Lnea de solicitud de Interrupcin) para enviar un pedido
de atencin al procesador para que deje de hacer lo que estaba haciendo y el dispositivo
conectado al puerto pueda comandar una accin determinada sin intervencin del
procesador.
Problema de los puertos serie COM3 comparte el IRQ que COM 1 y 2 si se conecta un
dispositivo que requiera IRQ no va a funcionar correctamente ni el sistema ni los
dispositivos.





















Fernando D. Monje 27
USB 1.1 y 2.0 Bus Serie Universal:

El USB ese un bus serie que permite la interconexin de dispositivos de diferentes
naturalezas a la PC a travs de un nico conector. Es Plug & Play, permite conectar y
desconectar en caliente sin necesidad de apagar nada. Facilita la conexin y
configuracin de los nuevos dispositivos, no es necesario configurar nada.
Las primeras versiones tenan velocidades cerca de 1Mbps hasta 12MBps. Como todos
los dispositivos comparten el mismo bus solamente se puede alcanzar esta velocidad
con un solo dispositivo.
El USB no fue diseado para trabajar con dispositivos demasiado rpido. Los preferidos
eran los teclados, impresoras, joysticks, Mouse y otros similares.
El bus fue evolucionando y con la implementacin del 2.0 (High Speed USB USB de
Alta Velocidad) se alcanzaron velocidades de hasta 60MBps, permitiendo trabajar con
nuevos dispositivos mas exigentes como Grabadoras o medios de almacenamiento
masivo.
USB 2.0 es compatible con sus predecesores, podemos conectar un USB 1.0 en un 2.0.
Las Mothers incorporan entre 2 y 6 conectores USB 2.0
La conexin de los USB tiene una topologa estrella. La PC cumple el papel de Host y
hub, cada uno de los dispositivos conectan a los conectores provistos en los hubs.
Simplifica el cableado externo mediante conexiones en cascada distribuidas.
Longitud mxima de 5M y un mximo de 127 dispositivos.


IEEE 1394: FireWire:

Conocido por el nmero de estndar de la IEEE y rebautizado como FireWire y/o 1394.
Comparte muchas cosas en comn con USB.
La implementacin de 1394 es ms costosa. Aumenta el precio y no permite que
aquellos que trabajen a bajas velocidades sean econmicos.
La conexin se lleva a cabo mediante una topologa rbol. Cualquier dispositivo puede
conectar a cualquier otro sin que se armen loops o ciclos cerrados. Todos incorporan
conectores que permiten armar una cadena de conexiones en cascada como las ramas de
un rbol. Hasta 63 dispositivos. Si la mother no ofrece los conectores tenemos que
conseguir una que los ofrezca o como solucin econmica una tarjeta adaptadora.
Algunos SCSI modernos incluyen conectores 1394.
Una de las mayores ventajas es que los dispositivos pueden conectarse entre si sin que
la PC se entere. Pueden actuar de forma independiente y en conjunto sin que la PC los
tenga que controlar.