EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP

1
FACULDADE DE ENGENHARIA ELTRICA E COMPUTAO - UNICAMP
EE 833 - ELETRNICA DE POTNCIA

MDULO 5
FONTES CHAVEADAS
ASPECTOS TERICOS
5.1 Modulao por Largura de Pulso - MLP (PWM)
A implementao de uma fonte de alimentao linear, partindo-se de uma fonte CC no
regulada, apresenta como caractersticas uma boa regulao e razovel resposta a transitrios. No
entanto, seu grande inconveniente a baixa eficincia, uma vez que a diferena entre a tenso de
entrada e a tenso da carga recai sobre o elemento regulador, normalmente um transistor. Sendo a
corrente da carga a mesma corrente que atravessa o elemento regulador, tem-se uma elevada
dissipao de potncia sobre o transistor. Isto significa que praticamente invivel a construo de
fontes de tenso (principalmente as de valor ajustvel) de potncia considervel (acima de algumas
dezenas de Watts) utilizando esta tcnica.
Uma outra alternativa o uso de retificadores (converso CA/CC) controlveis. Neste caso
tem-se uma elevada eficincia. Para a obteno de uma tenso CC com baixa ondulao
necessria a incluso de filtros de sada, tipicamente do tipo LC (passa-baixas). Como a freqncia
da ondulao baixa, os elementos de filtragem so de valor elevado e volumosos. A resposta
dinmica a transitrios lenta devido resposta do filtro.
Uma terceira alternativa que associa alta eficincia com valores reduzidos de elementos de
filtragem so as fontes chaveadas. O elemento regulador um transistor que trabalha como chave, e
no na regio linear. Sendo elevada a freqncia de chaveamento, os elementos do filtro de sada
so proporcionalmente reduzidos, contribuindo para a obteno de elevadas densidades de potncia.
Apresenta-se uma descrio da Modulao por Largura de Pulso (MLP, ou PWM - Pulse
Width Modulation), mtodo mais utilizado no comando de fontes chaveadas. A seguir so vistas
algumas estruturas circuitais bsicas que realizam a funo de, a partir de uma fonte de tenso fixa
na entrada, fornecer uma tenso de valor varivel na sada.
Uma anlise mais detalhada apresentada apenas para o conversor abaixador de tenso,
embora procedimentos anlogos de anlise possam ser aplicados s demais topologias.
Teoricamente, considerando dispositivos de comutao ideais, a eficincia das fontes chaveadas
100%, enquanto o valor tpico para fontes lineares 50%. Podemos definir uma fonte chaveada como
aquela na qual o fluxo de potncia gerado, controlado e regulado por meio de um dispositivo de
comutao.
Considerando uma fonte linear e uma chaveada para fornecer a mesma potncia, podemos
estabelecer alguns itens de comparao entre ambas, apresentando valores tpicos, como mostrado na
tabela 5.I.
TABELA 5.I Comparao de fonte linear e fonte chaveada
Tipo Chaveado Tipo Linear
Rendimento 80% a 95% 25% a 50%
Ondulao (para iguais
capacitores)
20 mV a 50 mV 5 mV
Peso 2 kW/kg 0,5 kW/kg
Volume 10 cm
3
/W 50 cm
3
/W
Interferncia eletromagntica alta desprezvel
Rejeio a Transientes alta baixa

EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP
2
5.2 Modulao por Largura de Pulso - MLP (PWM)

Tomemos como exemplo a figura 5.1 na qual se mostra uma estrutura chamada abaixadora
de tenso (ou buck). Tal topologia ser detalhadamente estudada na seqncia do texto.
E
T
D vo
L
C R Vo
E
Vo
vo
t
t
T

Figura 5.1 Conversor abaixador de tenso e forma de onda da tenso sobre o diodo.

Considerando chaves semicondutoras ideais, elas esto ou no estado bloqueado ou em plena
conduo. A tenso mdia de sada depende da relao entre o intervalo em que a chave permanece
fechada e o perodo de chaveamento. Define-se ciclo de trabalho (largura de pulso ou razo cclica)
como a relao entre o intervalo de conduo da chave e o perodo de chaveamento.
Em MLP opera-se com freqncia constante, variando-se o tempo em que a chave
permanece ligada.
O sinal de comando obtido, geralmente, pela comparao de um sinal de controle
(modulante) com uma onda peridica (portadora) como, por exemplo, uma onda "dente-de-serra".
A figura 5.2 ilustra estas formas de onda.
Para que a relao entre o sinal de controle e a tenso mdia de sada seja linear, como
desejado, a portadora deve apresentar uma variao linear e, alm disso, a sua freqncia deve ser,
pelo menos, 10 vezes maior do que a modulante, de modo que seja relativamente fcil filtrar o valor
mdio do sinal modulado (v
o
o valor instantneo da sada e V
o
o correspondente valor mdio
calculado em cada perodo de comutao), recuperando, sobre a carga, uma tenso contnua
proporcional tenso de controle (v
c
).

vc
vp
vp
vc
vo
vo
-
+
Vo


Figura 5.2 Modulao por Largura de Pulso.
5.2.1 Espectro Harmnico de Sinal MLP
A figura 5.3 mostra a modulao de um nvel contnuo, produzindo uma tenso com 2 nveis, na
freqncia da onda triangular. Na figura 5.4 tem-se o espectro desta onda MLP, onde observa-se a
presena de uma componente contnua que reproduz o sinal modulante. As demais componentes
aparecem nos mltiplos da freqncia da portadora sendo, em princpio, relativamente fceis de filtrar
dada sua alta freqncia.

EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP
3
0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms

10V
0V
10V
0V

Figura 5.3 Modulao MLP de nvel CC.

0Hz 50KHz 100KHz 150KHz 200KHz

8.0V
6.0V
4.0V
2.0V
0V

Figura 5.4 Espectro de sinal MLP
5.3 Conversor abaixador de tenso (step-down ou buck): Vo<E

A tenso de entrada (E) recortada pela chave T. Considere-se o capacitor de sada grande o
suficiente para supor Vo constante. Assim, a corrente pela carga (Ro) tem ondulao desprezvel,
possuindo apenas um nvel contnuo. A figura 5.5 mostra a topologia.
Com o transistor conduzindo (diodo cortado), transfere-se energia da fonte para o indutor
(cresce i
o
) e para o capacitor (quando i
o
>Vo/R).
Quando T desliga, o diodo conduz, dando continuidade corrente do indutor. A energia
armazenada em L entregue ao capacitor e carga. Enquanto o valor instantneo da corrente pelo
indutor for maior do que a corrente da carga, a diferena carrega o capacitor. Quando a corrente for
menor, o capacitor se descarrega, suprindo a diferena, a fim de manter constante a corrente da
carga (j que estamos supondo fixa a tenso Vo).
Vo
L
+
Ro
T
D
E
i
T
i
D
i
o
Io


Figura 5.5 Conversor abaixador de tenso

EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP
4
Se a corrente pelo indutor no vai a zero durante a conduo do diodo, diz-se que o circuito
opera no modo de conduo contnua. Caso contrrio tem-se o modo de conduo descontnua. Via
de regra prefere-se operar no modo de conduo contnua devido a que, neste caso, a relao entre
as tenses de entrada e de sada depender apenas da largura de pulso. A figura 5.6 mostra as formas
de onda tpicas de ambos os modos de operao.
5.3.1 Modo de conduo contnua
A obteno da relao entrada/sada pode ser feita a partir do comportamento do elemento
que transfere energia da entrada para a sada. Sabe-se que a tenso mdia sobre uma indutncia, em
regime, nula, como mostrado na figura 5.7.


i
T
D
0
Conduo contnua Conduo descontnua
Io
Vo
E
0
t2
o
i
i
v
D
t
T
Io
E
Vo
tx
t
T
Io

Figura 5.6 Formas de onda tpicas nos modos de conduo contnua e descontnua

A1
A2
V1
V2
t1
v
L


Figura 5.7 Forma de onda simplificada de tenso sobre uma indutncia, em regime permanente.

A A
V t V t
1 2
1 1 2 1
=
= ( )
(5.1)

No caso do conversor abaixador, quanto T conduz, v
L
=E-Vo, e quando D conduz, v
L
=-Vo.
Do balano de tenses obtm-se:

EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP
5
( ) ( ) E Vo t Vo t
Vo
E
t
T T
T
=
=

(5.2)

5.3.2 Modo de conduo descontnua
A corrente do indutor ser descontnua quando seu valor mdio for inferior metade de seu
valor de pico (Io<I
o
/2). A condio limite dada por:

Io
i E Vo t
L
E Vo
L
o T
= =

2 2 2
( ) ( )
(5.3)

Com a corrente sendo nula durante o intervalo tx, tem-se:

( ) ( ) E Vo t Vo t t
T T x
= (5.4)

Vo
E
t
x
=

1
(5.5)

Pode-se rescrever esta relao em termos de variveis conhecidas. A corrente mdia de
entrada :

I
i
i
o
=

max

2
(5.6)
onde:
i
E Vo t
L
o
T
max
( )
=

(5.7)

Desprezando as perdas no conversor, ou seja, a potncia de entrada suposta igual de
sada, chega-se a:

Vo
E
Ii
Io
i
Io
E Vo
Io L
o
= =

=


max
( )

2 2
2



Vo
E
L I
E
i
=


1
2
2

(5.8)

Vo
E
L Io
E
=
+


1
2
2

==>
Vo
E
E
L Io E
=

+


2
2
2
(5.9)

Definindo o parmetro K, que se relaciona com a descontinuidade, como sendo:

K
L Io
E
=

(5.10)

EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP
6
A relao sada/entrada pode ser rescrita como:

Vo
E
K
=
+

2
2
2
(5.11)

O ciclo de trabalho crtico, no qual h a passagem do modo de conduo contnuo para o
descontnuo dado por:

crit
K
=
1 1 8
2
(5.12)

A figura 5.8 mostra a caracterstica esttica do conversor para diferentes valores de K. Na
figura 5.9 tm-se as curvas de regulao deste conversor, ou seja, a variao da tenso de sada com
a corrente de carga. Note-se que a conduo descontnua tende a ocorrer para pequenos valores de
Io, levando exigncia da garantia de um consumo mnimo. Existe um limite para Io acima do qual
a conduo sempre contnua e a tenso de sada no alterada pela corrente, ou seja, tem-se uma
boa regulao, mesmo em malha aberta.

0
0.25
0.5
0.75
1
0 0.2 0.4 0.6 0.8 1
K=.01 K=.05
K=.1
Cond. contnua
Cond. descontnua
Vo/E

Figura 5.8 Caracterstica de controle do
conversor abaixador de tenso nos modos
contnuo e descontnuo.

0
0.2
0.4
0.6
0.8
1
0
=0,8
=0,6
=0,4
=0,2
Io
Vo/E
Cond. descontnua
Cond. contnua
E.
8L

Figura 5.9 Caracterstica de sada do conversor
abaixador de tenso nos modos contnuo e
descontnuo.
5.3.3 Dimensionamento de L e de C
Da condio limite entre o modo de conduo contnua e o descontnuo (Io=2.Io
min
) , tem-
se:

I
E Vo
L
o
min
( )
=

2
(5.13)

Se se deseja operar sempre no modo de conduo contnua deve-se ter:

L
E
Io
min
min
( )
=

1
2

(5.14)

Quanto ao capacitor de sada, ele pode ser definido a partir da variao da tenso admitida,
lembrando-se que enquanto a corrente pelo indutor for maior que Io (corrente na carga, suposta
EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP
7
constante) o capacitor se carrega e, quando for menor, o capacitor se descarrega, levando a uma
variao de tenso Vo. Como o capacitor se carrega durante 50% do perodo (vide figura 5.6):

Q
I I
= =
1
2 2 2 8

(5.15)

A variao da corrente :

Io
E Vo t
L
E
L
T
=

=
( ) ( ) 1
(5.16)

Observe que Vo no depende da corrente. Substituindo (5.13) em (5.12) tem-se:

Vo
Q
Co
E
L Co
= =



2
1
8
( )
(5.17)

Logo,

Co
Vo
L Vo
=


( ) 1
8
2

(5.18)

5.4 Conversor elevador de tenso (step-up ou boost): Vo>E

A figura 5.10 mostra esta topologia. Quando T ligado, a tenso E aplicada ao indutor. O
diodo fica reversamente polarizado (pois Vo>E). Acumula-se energia em L, a qual ser enviada ao
capacitor e carga quando T desligar. A corrente de sada, Io, sempre pulsada, enquanto Ii
(corrente de entrada) pode ser contnua ou descontnua.
5.4.1 Modo de conduo contnua
Quando T conduz: v
L
=E (durante t
T
)
Quando D conduz: v
L
=-(Vo-E) (durante -t
T
)

Ii
E t
L
Vo E t
L
T T
=

=
( ) ( )
(5.19)

Vo
E
=
1
(5.20)

E
Vo
+
L
T
D
Co
Ro
i
i
v
T
i
T
o
i

Figura 5.10 Conversor elevador de tenso
EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP
8

Embora, teoricamente, quando o ciclo de trabalho tende unidade a tenso de sada tenda
para infinito, na prtica, os elementos parasitas e no ideais do circuito (como as resistncias do
indutor e da fonte) impedem o crescimento da tenso acima de um certo limite, no qual as perdas se
tornam maiores do que a energia transferida pelo indutor para a sada.
5.4.2 Modo de conduo descontnua
Quando T conduz: v
L
=E, (durante t
T
)
Quando D conduz: v
L
=-(Vo-E), durante (-t
T
-t
x
)

Vo E
tx
tx
=

1
1

(5.21)

Escrevendo em termos de variveis conhecidas, chega-se a:

Vo E
E
L Io
= +


2 2
2

(5.22)
5.5 Conversor abaixador-elevador (buck-boost)

Neste conversor, a tenso de sada tem polaridade oposta da tenso de entrada. A figura
5.11 mostra o circuito.
Quando T ligado, transfere-se energia da fonte para o indutor. O diodo no conduz e o
capacitor alimenta a carga.
Quando T desliga, a continuidade da corrente do indutor se faz pela conduo do diodo. A
energia armazenada em L entregue ao capacitor e carga.
Tanto a corrente de entrada quanto a de sada so pulsadas.
+
Vo
E
T
D
L Co
Ro
i
L
i
D
i
T
v
T


Figura 5.11 Conversor abaixador-elevador de tenso
5.5.1 Modo de conduo contnua (no indutor)
Quando T conduz: v
L
=E, (durante t
T
)
Quando D conduz: v
L
=-Vo, (durante -t
T
)

E t
L
Vo t
L
T T

=
( )
(5.23)

EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP
9
Vo
E
=

1
(5.24)

5.5.2 Modo de conduo descontnua
Quando T conduz: v
L
=E, (durante t
T
)
Quando D conduz: v
L
=-Vo, durante (-t
T
-t
x
)

Vo
E
tx
=

1
(5.25)

Escrevendo em termos de variveis conhecidas, chega-se a:

Vo
E
L Io
=


2 2
2

(5.26)

5.6 Circuitos Integrados dedicados ao acionamento e controle de fontes chaveadas

Nos ltimos 20 anos, uma variedade de circuitos integrados dedicados ao controle de fontes
chaveadas foi desenvolvida. Os controladores que operam no modo tenso (controlando o valor
mdio da tenso de sada) ainda dominam o mercado, embora diversos permitam operao no modo
corrente (controlando a corrente sobre o elemento indutivo do circuito). O mtodo de controle mais
utilizado o de Modulao por Largura de Pulso, embora existam circuitos que operem com
Modulao em Freqncia.
As caractersticas especficas de cada CI variam em funo da aplicao, do grau de
desempenho esperado, das protees implementadas, etc. Em linhas gerais pode-se dizer que os
atuais CIs possuem as seguintes caractersticas:
oscilador programvel (freqncia fixa at 500 kHz)
sinal MLP linear, com ciclo de trabalho de 0 a 100%
amplificador de erro integrado
referncia de tenso integrada
tempo morto ajustvel
inibio por sub-tenso
elevada corrente de sada no acionador (100 a 200 mA)
opo por sada simples ou dupla
"soft start"
limitao digital de corrente
capacidade de sincronizao com outros osciladores
5.7 Circuito Integrado LM3524

O circuito integrado LM3524 dedicado ao acionamento e controle de fontes chaveadas
operando em MLP. O diagrama de blocos est mostrado na figura 5.13.
Um gerador de onda dente de serra tem sua freqncia determinada por um par RC
conectado externamente. O limite usual de 500 kHz. A rampa gerada tem uma excurso de
aproximadamente 3V. O comparador MLP tem uma entrada (positiva) proveniente deste gerador de
EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP
10
rampa e a outra a tenso presente no pino 9, a qual pode ser fornecida pelo amplificador de erro
da tenso de sada, pelo limitador de corrente da sada, ou imposta diretamente neste pino.
O integrado possui uma fonte interna de referncia de 5V, +1%. Desta forma, tal tenso
pode ser usada no amplificador de erro como referncia direta para sadas de 5V.
O amplificador de erro do tipo transcondutncia, ou seja, apresenta uma elevada
impedncia de sada, comportando-se como uma fonte de corrente. O compensador pode ser
utilizado tanto entre a sada (pino 9) e a entrada inversora ou entre a sada e o terra.
O amplificador limitador de corrente pode ser usado no modo linear ou com limitao pulso
a pulso. Sua tenso de limiar de 200mV.
Um sensor de subtenso inibe o funcionamento dos circuitos internos, exceto a referncia,
at que a tenso de entrada (Vin, pino 15) seja superior a 8V.

+5V
Referncia
Sub-
tenso
Para circuitos internos
Osc.
Clock
+
-
+
-
+
-
1k
10k
Flip-
Flop
Limite de corrente
Ampl. Erro
200mV
15
3
6
7
9
1
2
4
5
8
10
14
13
11
12
16
Ca
Ea
Cb
Eb
GND
Shutdown
Vref Vin
Osc.
Rt
Ct
Compensao
Inv.
N. Inv.
PWM
Latch
S
R
.
.
.
.
.
.
.
.
. .
.
.


Figura 5.13 Diagrama de blocos interno do LM3524

O sinal do oscilador aciona um flip-flop de modo a selecionar a qual das sadas ser enviado
o sinal MLP. Este sinal passa por um latch, de modo a garantir um nico pulso por ciclo, podendo
ainda ser inibido pela entrada de shutdown (pino 10), o qual atua em 200 ns. A sada dupla
permite o acionamento de uma topologia push-pull. Os transistores podem fornecer 200 mA,
suportando 60V, podendo ser paralelados.
Quando no se deseja fazer o controle, em malha fechada, da tenso de sada, a referncia deve
ser colocada diretamente no pino 9, variando dentro dos limites da onda dente de serra..
Em malha fechada, a realimentao da tenso de sada da fonte chaveada feita no pino 1
(entrada inversora do amplificador de erro). A referncia deve ser conectada ao pino 2.
O controlador pode ser implementado entre o pino 9 e o terra (lembre-se que o amplificador
de transcondutncia). Por exemplo, um compensador tipo PI realizado por um arranjo RC srie do
pino 9 ao terra.
A definio do controlador feita, via de regra, pela anlise dos Diagramas de Bode da fonte
chaveada. A anlise se baseia nos valores mdios das variveis, o que vlido se a freqncia de
chaveamento for muito maior que a freqncia de corte da funo de transferncia da fonte e se a
anlise for feita em torno do ponto de operao.
Um bom compensador deve ser determinado para garantir uma margem de fase de cerca de 30
o

e uma margem de ganho superior a 6 dB.
EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP
11
5.8 Tcnicas de isolao de sistemas com reguladores chaveados

A implementao de uma fonte de tenso desacoplada da rede deve prever a capacidade de
oferecer na sada uma tenso com boa regulao e, em geral de valor reduzido (em comparao com
a tenso da rede). Uma outra caracterstica deve ser a isolao entre entrada e sada, de modo a
proteger o usurio de choques devido fuga de corrente e ao elevado potencial da entrada.
A figura 5.14 indica 2 possibilidades de implementao de fontes de alimentao isoladas,
podendo-se notar os diferentes "terras".
Retificador de
entrada e filtros
Elementos de
Chaveamento
Amplif. de erro e
Controlador MLP
Filtro de
Retificador e
Sada
Vo
Vi (ac)
T2
T1
Retificador de
entrada e filtros
Elementos de
Chaveamento
Filtro de
Retificador e
Sada
Vo
T1
Vi (ac)
Controlador
MLP
Ref
Ampl.
erro
Isolador tico

Figura 5.14 Alternativas para isolao do circuito de controle e acionamento

Na 1 figura, o circuito de controle est no mesmo potencial da sada, ficando a isolao por
conta dos transformadores T1 (de potncia) e T2 (de acionamento). J na figura (b) o circuito de
controle est no potencial da entrada e a isolao feita pelo transformador T1 (potncia) e por um
isolador tico, o qual realimenta o sinal de erro da sada.

5.9 Referncias Bibliogrficas

Linear/Switchmode Voltage Regulator Handbook, Motorola Inc. 4 Ed., 1989, USA.
G. Chryssis: "High Frequency Switching Power Supplies: Theory and Design". McGraw-Hill, New
York, 1984.
E. R. Hnatek: "Design of Solid State Power Supplies". Van Nostrand Reinhold, New York, 1989.
A. S. Kislovski, R. Redl and N. O. Sokal: "Dynamic Analysis of Switching-Mode DC/DC
Converters", Van Nostrand Reinhold, New York, 1991.
EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP
12

Parte Experimental

1 Aula

Tem-se implementada uma fonte abaixadora de tenso, controlada em MLP por um LM 3524.
O circuito de acionamento do MOSFET isolado da fonte de alimentao principal por meio de um
isolador tico.
Inicialmente faz-se operao em malha aberta para, posteriormente, operar-se em malha
fechada, com um controlador PI ajustvel. O circuito mostrado na figura 5.16.
Material:
Fonte CC, 30V, 1A , com 2 sadas isoladas (Minipa)
Osciloscpio de duplo trao com impressora
Multmetro Digital
Carga resistiva
Circuito de teste
5.10 Operao em Malha Aberta (chave na posio MA)

a) Alimente o circuito de potncia com 20V. Na entrada auxiliar conecte uma fonte isolada de 12V.
Coloque a chave na posio MA. Coloque a carga resistiva de 22. Monitore a tenso de sada
com o multmetro. Exceto quando indicado, as medidas so feitas em relao ao ponto 0. Para
minimizar o problema de rudo, conecte ambos os terminais de terra das pontas de prova ao
ponto de referncia.
b) Observe simultaneamente os sinais em (7) e (9). Mea a tenso no ponto 9, assim como a freqncia
e a amplitude da onda triangular. Ajuste o potencimetro at obter 10V na sada. Varie a tenso de
entrada e verifique como varia a tenso de sada. Retorne ao ajuste de 20V na entrada.
c) Observe simultaneamente os sinais nos pontos 7 e 11. Varie o potencimetro e comente as
alteraes. Retorne ao ajuste de 10 V na sada.
d) Observando simultaneamente os pontos (11) e (S), mea e justifique os atrasos no acionamento do
MOSFET. Mea o ciclo de trabalho (t
T
/) do sinal no ponto S e compare-o com o valor esperado
teoricamente para 10 V na sada (eq. 5.2). Justifique a diferena.
e) Determine o rendimento da fonte, ou seja, a relao entre a potncia de entrada e a de sada. A
potncia de entrada pode ser obtida lendo diretamente na fonte (Minipa) a corrente fornecida.
f) Observe simultaneamente D e B em relao a S (tenso V
DS
e corrente de dreno invertida). Faa o
produto destes sinais, o que fornece a potncia dissipada sobre o MOSFET. Analise em detalhe os
momentos de mudana de estado. Mea a potncia de pico e estime a energia dissipada nas
comutaes.
g) EM CASA, faa os clculos relativos ao prximo item, o qual ser implementado na segunda parte
da experincia.
EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP
13

2 Aula

Material:
Fonte CC, 30V, 1A , com 2 sadas isoladas (Minipa)
Osciloscpio de duplo trao com impressora
Multmetro Digital
Carga resistiva
Circuito de teste

Alimente o circuito com 20V. Na entrada auxiliar conecte uma fonte isolada de 12V. Coloque a chave
na posio MA. Coloque a carga resistiva de 22. Monitore a tenso de sada com o multmetro.
Exceto quando indicado, as medidas so feitas em relao ao ponto 0. Para minimizar o
problema de rudo, conecte ambos os terminais de terra das pontas de prova ao ponto de
referncia.

5.10.1 Dimensionamento simplificado de circuito amaciador de desligamento

h) Utilizando o mtodo descrito a seguir, dimensione um circuito amaciador para o desligamento do
transistor.

Conforme apresentado na experincia 4, o papel dos circuitos amaciadores garantir a
operao do transistor dentro da AOS, especialmente durante o chaveamento de cargas indutivas.
No caso de um circuito para o desligamento, os objetivos so desviar a corrente de dreno e
atrasar o crescimento de Vds. O circuito est mostrado na figura 5.15.
Quando Vds comea a crescer, o capacitor Cs comea a se carregar (via Ds, que deve ser um
diodo rpido), desviando parcialmente a corrente, reduzindo Id. O diodo de livre-circulao, Df, s
conduzir quando o capacitor estiver carregado com uma tenso Vds>VCC.
Quando o transistor ligar, o capacitor se descarregar por ele, com a corrente limitada por
Rs. A energia acumulada em Cs ser, ento, dissipada sobre Rs e no prprio transistor. O valor de
Rs deve ser tal que permita toda a descarga de Cs durante o mnimo tempo ligado do transistor e,
por outro lado, limite o pico de corrente em um valor inferior mxima corrente de pico repetitiva
do componente. Deve-se usar o maior Rs possvel a fim de minimizar as perdas no transistor
quando o capacitor for descarregado.
Considerando que Io constante, a tenso por Cs cresce linearmente, durante um tempo t
r
,
especificado pelo projetista para um valor prximo do tempo de crescimento da tenso sem o
amaciador. Os valores da capacitncia e da resistncia (e sua potncia) so dados, respectivamente
por:
Cs
Io t
Vcc
r
=

Vcc
Id
Rs
f Cs
pico s

min
3

s
2
Rs
f
2
Vcc Cs
P

=
onde f
s
a freqncia de chaveamento, Id
pico
a mxima corrente de pico repetitiva suportvel pelo
transistor e
min
o mnimo ciclo de trabalho especificado para o conversor, tipicamente alguns %,
para fontes de tenso ajustvel. Para este clculo suponha que se deseja uma tenso mnima de 5V
na sada.
EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP
14
log Id
log Vds Vcc
Io
Cs
semamaciador
Vcc
Lcarga
Df
Id
Vcs Cs
Ds
Rs
Vds
Io
R
carga

Figura 5.15 . Circuito amaciador de desligamento e trajetrias na AOS.

i) Coloque o circuito implementado entre os pontos D e B, observando e comentando as alteraes
nas formas de onda em relao ao item f).
j) Retire o circuito amaciador. Observe simultaneamente a tenso (B) e a corrente - invertida - (E) no
indutor (em relao ao ponto C). Estime o valor da indutncia.
k) Ajuste 8 V na sada. Aumente o "gap" do indutor (afastando os ncleos) at que a conduo se torne
descontnua. Explique as formas de onda e porque aumenta a tenso de sada. Retorne ao valor
inicial de indutncia.
5.11 Operao em Malha Fechada (controlador PI)
Mude a posio da chave para MF. Isto far a fonte operar utilizando um compensador do tipo
PI. Ajuste o trimpot para a mxima resistncia. Ajuste pelo potencimetro at obter 10V na sada.

l) Mea as tenses em (1) e (2). Comente.
m) Varie a tenso de entrada (fonte CC) e veja a alterao na tenso de sada (ponto E) e no ponto 11.
Explique.
n) Observe o sinal em (9), juntamente com a da tenso de sada (E). Retire e recoloque a carga,
analisando o comportamento dos sinais nestas transies (degrau) de carga. Comente.
o) Com a carga conectada, reduza o valor do trimpot at que o sistema fique instvel. Mea a
freqncia de oscilao. Comente, tomando como referncia os resultados obtidos no exerccio
preparatrio.
EE 833 Eletrnica de Potncia Mdulo 5 FEEC - UNICAMP
15
220

Figura 5.16 Circuito de Teste.

RELATRIO:

Apresente as formas de onda e comente os resultados obtidos na Parte Experimental,
incluindo os resultados da 1 e da 2 aula.
O relatrio deve ser entregue no incio da prxima aula.


PREPARAO PARA A 6 EXPERINCIA:

Apresente os resultados relativos ao exerccio preparatrio da 6 experincia


Ponto S
Posio
1