CAPITULO-8 Encapsualdos PDF

pgina >>1 Diseo de Circuitos Integra
Introduccin al Diseo de CIs Introduccin al Diseo de CIs

Universitat Autnoma de Barcelona
Curso acadmico 2009-10
Elena Valderrama
Ingeniera Informtica
ados I
Captulo8: Encapsulado Captulo 8: Encapsulado
Captulo 8 : Encapsulado
Elena Valderrama
Una vez el ASIC est c
realiza es la fabricacin
ellas se repite el motivo
continuacin se pone e
acabarn construyendo
Captulos
1 2 3 4 5 6 7
8 9 10
acabarn construyendo
por el layout. Tras pasa
pastillas de silicio (o dad
Introduccin
Materiales
Tipos de encapsulados
Las pastillas tal cual so
conectarse con el resto d
recibe el nombre de enc
En la inmensa m
como las que es
pegar la pastilla
El conexionado
Reglas de encapsulado
Unin directa a substrato e hbridos
MCMs
pegar la pastilla
los pines de la c
se adapte a las c
En casos muy
directamente sob
Existe todava u
Resumen contenga otras p
el nombre de MC
1
PCB: Printed Circuit Board
Universidad Autnoma de B
ados I
Introduccin
completamente diseado se enva a fbrica. All, el primer paso que se
de las mscaras; una para cada nivel del proceso CMOS. En cada una de
o fundamental (circuito) tantas veces (n) como es posible (figura 1). A
en marcha la lnea de procesos correspondientes a la tecnologa que
sobre cada una de las obleas de Silicio n copias del circuito representado sobre cada una de las obleas de Silicio n copias del circuito representado
ar las comprobaciones necesarias las obleas se cortan, obtenindose n
os, o dice), rplicas idnticas del circuito diseado.
ver figura >> 01
on todava inutilizables, es necesario hacer algo para que stas puedan
de los componentes que configurarn el sistema final. Este ltimo proceso
apsulado, y es el objeto de este captulo.
mayora de los casos las pastillas de silicio se montarn sobre una cpsula
stamos habituados a ver en los circuitos integrados convencionales; se
a sobre la cpsula y se soldarnhilos desde los pads de la pastilla hasta a sobre la cpsula y se soldarn hilos desde los pads de la pastilla hasta
psula. Es responsabilidad del diseador seleccionar la cpsula que mejor
caractersticas del circuito.
particulares es posible que la pastilla est destinada a ser montada
bre el substrato, p.e. la PCB
1
na tercera posibilidad; que la pastilla se monte sobre un substrato que p ; q p q
pastillas y, todas juntas, se encapsulen. Esta ltima tcnica se conoce con
CM (Multi-Chip-Module) o Mdulo Multi Chip.
d
Barcelona
En este captulo se expl
partes del proceso en las
primer lugar en el uso de
por ser el mtodo ms
substrato y los MCMs
Elena Valderrama
substrato y los MCMs.
Captulos
1 2 3 4 5 6 7
8 9 10
Introduccin
Materiales
El conexionado
MCMs
Resumen
ados I
Introduccin
icarn brevemente estas tcnicas haciendo especial hincapi en aquellas
s que el diseador debe especificar sus necesidades. Nos centraremos en
e cpsulas (o encapsulados como tambin se denominan frecuentemente)
habitual, y posteriormente describiremos brevemente la unin directa a
Barcelona
En el proceso de encaps
sobre la cual se pega e
unirn cada uno de los p
de silicio. Una vez corta
base y une con hilos co
Elena Valderrama
base y une con hilos co
cpsula.
La base debe:
Captulos
1 2 3 4 5 6 7
8 9 10
1. Servir de soporte
2. Protegerlo del en
3. Disipar el calor ge
Y para ello a la base se l
Introduccin
Materiales
1. Sea robusta
2. Tenga una alta co
3. Tenga un coeficie
para que los cam
4. Asle elctricame
El conexionado
MCMs
s e ect ca e
constante dielct
5. Est compuesta
La tabla siguiente muest
los encapsulados y sus c
Resumen
ados I
Materiales
sulado se trabaja con tres componentes fundamentales: (1) la cpsula en s
el dado de silicio y que llamaremos base, (2) los hilos conductores que
pads del circuito al pin correspondiente de la cpsula, y (3) la propia pastilla
dos los dados, el tcnico responsable del encapsulado pega el dado a su
onductores cada uno de los pads del circuito al pin correspondiente de la onductores cada uno de los pads del circuito al pin correspondiente de la
ver figura >> 02
e al circuito
ntorno
enerado por ste.
le pide que:
onductividad trmica para que disipe bien el calor
ente de expansin trmica (dilatacin) lo ms parecido posible al del silicio
mbios de temperatura no causen un excesivo stress en la unin dado-base
ente el dado de silicio del entorno o, lo que es lo mismo, que tenga una e te e dado de s c o de e to o o, o que es o s o, que te ga u a
rica alta.
por materiales fciles de procesar
tra algunos de los materiales ms frecuentemente utilizados como base de
caractersticas.
Barcelona
Material
Carburo de Si (SiC)
Elena Valderrama
Ca bu o de S (S C)
Berilia (BeO)
Alumina (Al
2
O
3
)
Dixido de Si (SiO
2
)
Polimidas
Captulos
1 2 3 4 5 6 7
8 9 10
Epoxy (PCBs)
Desde un punto de vista
cermicos (carburo de
polimidas y epoxy). Los
disipacin de calor (al
Introduccin
Materiales
(
dielctrica, sobre todo e
silicio (2,5x10
-6
/K) que lo
problema con los materia
plsticos, razn por la
integracin en los que
frecuentemente los proto
El conexionado
MCMs
p
en plstico.
Los plsticos vemos qu
debajo de los de los cer
Los hilos conductores
bueno. Por tanto se les p
Resumen
ados I
Materiales
Coeficiente
de conductividad
trmica (W/cm.K)
Coeficiente
de expansin
(10
-6
/K)
Constante
Dielctrica
2,2 3,7 42,0 , 3, ,0
2,0 6,0 6,7
0,3 6,0 9,5
0,01 0,5 3,9
0,004 - 3,5
0,003 1,5 5,0
a prctico se pueden clasificar en dos grandes grupos: (1) Los materiales
silicio, berilia y xido de Al) y (2) los materiales plsticos (dixido de Si,
primeros son los materiales ms adecuados desde el punto de vista de la
lta conductividad trmica) y del aislamiento elctrico (alta constante ) y (
l SiC) y, aunque su coeficiente de expansin no es todo lo cercano al del
o que podramos desear, lo cierto es que el de los plsticos no es mejor. El
ales cermicos es que el resultan caros y ms difciles de procesar que los
cual su uso queda restringido a (1) ASICs de muy alta densidad de
e la disipacin de calor sea crtica y/o (2) series pequeas. Muy
otipos se encapsulan en cermica y posteriormente la serie se encapsula p p y p p
ue disipan mucho peor el calor (coeficientes de conductividad muy por
micos), pero resultan muy fciles de procesar y econmicos.
deben asegurar un conexionado estable en el tiempo y elctricamente
pide que tengan:
Barcelona
1. Una resistencia e
2. Un coeficiente de
3. Un coeficiente de
crtica que en el c
Elena Valderrama
crtica que en el c
4. Que sean fciles
5. Y que sean durab
La tabla siguiente mues
conductores.
Captulos
1 2 3 4 5 6 7
8 9 10
Mate
Plata
Introduccin
Materiales
Cobre
Aluminio
Tungsteno
Molibdeno
El conexionado
MCMs
La plata y el cobre son lo
de corrosin y son incom
cuando se utilizan cerm
ventaja adicional que, pu
de unin a los pads es s
Resumen
ados I
Materiales
elctrica baja
e autoinduccin bajo
e expansin trmica similar al del silicio, aunque esta condicin es menos
caso del material que forma la base caso del material que forma la base
de soldar sobre los pads del circuito
bles, es decir, que no sufran corrosin fcilmente
stra algunos de los materiales ms frecuentemente utilizados como hilos
erial
Coeficiente
de expansin
(10
-6
/K)
Resistencia
(.cm)
19,0 1,0
17,0 1,7
23,0 2,8
4,6 5,3
5,0 5,3
os materiales que tienen una menor resistencia, pero presentan problemas
mpatibles con las altas temperaturas a los que se somete el encapsulado
micas, as que el Al es el material ms frecuentemente utilizado. Tiene la
uesto que los pads del circuito tambin son del mismo material, el proceso
imple.
Barcelona
Existe una verdadera mu
la placa PCB podemos c
1. Encapsulados de
es que pueden ut
Elena Valderrama
2. Encapsulados de
del PCB. Su prin
superficial es fc
Si atendemos a la forma
en tres grupos:
Captulos
1 2 3 4 5 6 7
8 9 10
1. Encapsulados d
ubicados en slo
2. Chip-Carriers, e
3. Pin-Grid-Arrays
insercin en los
Introduccin
Materiales
mientras que los
pequeas pelot
encapsulado, en
En todos los casos existe
La figura 3 muestra algu
El conexionado
MCMs
links a figuras especfica
caractersticas, sus venta
El fabricante o respons
Resumen
El fabricante o respons
encapsulados disponible
ados I
Tipos de encapsulados p p
ultitud de encapsulados (bases). Si atendemos a la forma de fijar el chip a
clasificarlos en dos grandes grupos:
e insercin, cuyos pines atraviesan la placa de PCB. Su principal ventaja
tilizarse en PCBs multi-nivel.
e montaje superficial, en los que los chips se colocan sobre la superficie
ncipal ventaja es que la soldadura de estos chips en los PCBs de montaje
ilmente automatizable.
a en la que se distribuyen los pines, los encapsulados se pueden clasificar
dual-in-line o dual-in-parallel (DIL o DIP), en los que los pines estn
dos lados del encapsulado
n los que los pines se distribuyen por los 4 lados del encapsulado
(PGAs) y Ball-Grid-Arrays (BGAs). Los PGAs son encapsulados de
que los pines se distribuyen por toda la superficie del encapsulado., y
s BGAs son su versin equivalente para montaje superficial, teniendo
titas de material soldable distribuidas por toda la superficie del
lugar de pines convencionales.
en versiones de insercin y versiones de montaje superficial.
nos ejemplos de ambos tipos de encapsulados. En ella se han introducido
as para los tipos de encapsulado ms relevantes, donde se comentan su
ajas y sus desventajas.
sable del encapsulado suministrar al diseador informacin sobre los
ver figura >> 03
sable del encapsulado suministrar al diseador informacin sobre los
e; sus tamaos y la reglas de encapsulado.
Barcelona
En casi todas las figura
escoger el encapsulado
(dimensiones H y G de
apropiado del encapsula
Elena Valderrama
Mucho habra que com
vamos a limitar a esboza
1. Encapsulados co
(hasta 48 o 64).
de insercin (DIL
Captulos
1 2 3 4 5 6 7
8 9 10
2. Encapsulado con
Existen versione
dependiendo de
3. Encapsulado con
nmero de pines
Existen versiones
Introduccin
Materiales
Existen versiones
4. Finalmente menc
cubrir algunas n
packages, que s
salen horizontale
respecto a la plac
El conexionado
MCMs
Resumen
ados I
Tipos de encapsulados p p
s de los encapsulados se han incluido dimensiones fsicas. A la hora de
o el diseador deber valorar (1) el tamao apropiado de la cavidad
e la figura) con respecto al tamao del dado de silicio y (2) el tamao
do completo con respecto a la placa sobre el que ir montado.
entar sobre las ventajas y desventajas de cada encapsulado, aqu nos
ar una visin muy general:
on pines por dos lados: Poseen un nmero relativamente bajo de pines
Resultan fciles de testear una vez montados en placa. Existen versiones
L o DIP) y de montaje superficial (SOP).
n pines por sus 4 lados: Poseen un nmero mayor de pines (hasta 84).
es de insercin y existen diferentes versiones de montaje superficial
la forma de los pines (gull-wing, J-leaded, leadless,..).
n pines en toda su superficie: Son los encapsulado que permiten el mayor
(313), aunque resultan difciles de comprobar una vez montados en placa.
s de insercin (PGA) y de montaje superficial (BGA). s de insercin (PGA) y de montaje superficial (BGA).
cionar que hay en el mercado muchos otros encapsulados que tratan de
necesidades de espacio muy concretas, como por ejemplo los flat-
son encapsulado similares al DIP en los que los pines son muy largos y
es, esto es, sin doblarse hacia abajo, pensando en montarlo verticalmente
ca, etc.
Barcelona
Una vez se dispone del
pegar el dado a la base,
se suele hacer con una
substrato. El siguiente pa
Elena Valderrama
wire-bonding
La unin entre pads del c
figura 4.a). Esta unin
directamente entre el h
Captulos
1 2 3 4 5 6 7
8 9 10
directamente entre el h
material de unin como
funden parcialmente util
pelota de material fundid
cuando los dos material
del pin, entre ste y el hi
Introduccin
Materiales
Las mquinas de wire-bo
de las parejas pin-pad de
Es muy importante que
El conexionado
MCMs
tambin muy homogne
cavidades que distorsion
(1) provocan consumos
importante asegurar que
Resumen
ados I
El conexionado
dado de Silicio y de la base del encapsulado, lo primero que se hace es
, evidentemente por la parte del dado que no contiene el circuito. La unin
a pasta conductora, y se aprovecha esta unin para polarizar a tierra el
aso es la conexin entre los pads del dado y los pines de la base.
circuito y pines del encapsulado se realiza mediante hilos conductores (ver
n (en ingls wire-bonding), a diferencia de la soldadura, se realiza
ilo conductor y el material del pad (Al) y del pin, sin necesidad de un ilo conductor y el material del pad (Al) y del pin, sin necesidad de un
el estao. Para ello el extremo del hilo conductor y el material del pad se
izando ultrasonidos y calor. En el extremo del hilo se forma una pequea
do que se fuerza mecnicamente sobre el pad, quedando ambos unidos
es se re-solidifican totalmente. El mismo proceso se repite en el extremo
lo (figura 4.b).
onding son capaces de hacer este proceso una y otra vez, para cada una
el chip.
las uniones hilo-pad y hilo-pin sean no slo mecnicamente estables sino
ver figura >> 04
eas en toda la superficie de contacto. De no ser as se crean micro-
nan el paso de corriente creando pequeas corrientes de fuga que a su vez
s indeseados y (2) calientan la superficie de contacto. Asimismo es
e la resistencia y la capacidad asociada a la unin sean lo menor posibles.
Barcelona
Para asegurar todos est
ultrasonidos y el tiempo
alcanza, el ngulo con e
justificarn algunas de la
Elena Valderrama
El tape-automatic
La tcnica de conexionad
a nivel industrial. Una alt
El TAB t l
Captulos
1 2 3 4 5 6 7
8 9 10
El TAB es una tecnolog
depositadas (grabadas)
realizar todas las conexio
La figura 5.a muestra un
figura 5.b, quedan flotan
en la figura). En primer
Introduccin
Materiales
g ) p
material conductor sobre
figura) y se hacen coinci
central de la estructura
conjunto formado por s
coincidir la zona de las
sobre las reas de conex
El conexionado
MCMs
Resumen
ados I
El conexionado
tos parmetros es necesario un control preciso no slo de la temperatura,
de aplicacin de stos, sino tambin de la longitud del hilo, la altura que
l que el hilo llega al pad, etc. (figura 4.c). El control de todos estos factores
as reglas de encapsuladoque veremos ms adelante.
c-bonding o TAB
do explicada hasta ahora resulta lenta cuando se trata de encapsular chips
ternativa de uso frecuente es el TAB.
d i t i d d l d i t d t l ga de conexin entre pines y pads que usa delgadas pistas de metal
sobre una pelcula de polmero, que se colocan de manera que permitan
ones pad-pin de un chip en (prcticamente) un slo paso.
n cinta utilizada para el TAB. Las pistas de metal, como se puede ver en la
ntesen aquellas zonas en las que se ha eliminado el polmero (marcadas
r lugar se ensambla el dado de silicio colocando una cierta cantidad de g
e los pads a modo de pequeas pelotas (son los llamados bumps en la
idir stos con los extremos de las pistas metlicas que quedan en la zona
utilizada para el TAB (ver figura 5.c). Una vez unido el dado de silicio, el
ste ms la cinta-TAB se llevan a la base del encapsulado, haciendo ahora
s pistas metlicas que han quedado flotantes debido al hueco perifrico
xin de los pines y se procede igual. p y p g
ver figura >> 05
Barcelona
Por supuesto la explica
bonding a travs del TA
encapsulado-cinta TAB
simplemente dar la idea
Elena Valderrama
El flip-chip
El flip-chip es una tcn
pequeas bolasde ma
se haca en el TAB; (2) s
Captulos
1 2 3 4 5 6 7
8 9 10
se haca en el TAB; (2) s
encapsulado) con los bu
de pads y pines (pad+bu
Comparado con el wire-b
y con unas muy buenas
las conexiones. En la
Introduccin
Materiales
convencional de unin p
pads correspondientes.
El flip-chip tiene el incon
El conexionado
MCMs
de la pastillas ya cortad
disposicin final del circu
Esta tcnica, utilizada o
circuitos hbridos, ha sido
y en la unin directa a su
Resumen
ados I
El conexionado
acin expuesta se ha simplificado extraordinariamente. Los procesos de
AB tiene una gran complejidad, y la alineacin dado-cinta TAB y base del
debe realizarse con gran precisin, pero lo que se desea aqu es
de esta tcnica.
ica de conexionado introducida por IBM en la cual (1) se depositan unas
aterial conductor sobre cada uno de los pads del circuito (bumps) tal como
se coloca la pastilla, cara abajo (con el circuito mirandohacia la base del se coloca la pastilla, cara abajo (con el circuito mirando hacia la base del
umps coincidiendo con pads del circuito y (3) se sueldan todas las parejas
ump+pin) simultneamente.
bonding o el TAB, el flip-chip produce unos conexionados ms compactos
caractersticas elctricas en lo que se refiere a resistencia e inductancia de
figura 6 se puede ver un esquema del flip-chip frente a la tcnica
por wire-bonding, as como el detalle de tres bumps colocados sobre los
nveniente de que los bumps deben depositarse sobre la oblea y no a nivel
ver figura >> 06
da. Otro problema de esta tcnica, por otro lado muy buena, es que la
uito dificulta la disipacin de calor.
riginariamente como ya se ha dicho por IBM en el famoso IBM-360 y en
o mejorada y se usa hoy en da en los MCMs (como se ver ms adelante)
ubstrato.
Barcelona
La tcnica estndar que
casos muy especficos e
introduccin al diseo
convencional.
Elena Valderrama
Una vez seleccionado e
desea y que mejor se v
entre pines y pads son
cruce de alguna pareja
resistencias e inductanc
fabricante o responsable
Captulos
1 2 3 4 5 6 7
8 9 10
que la asignacin pines-p
Se llaman bondpads a l
similarmente, se llaman
unirn los hilos proceden
sencilla: Conseguir distr
demasiado largos A tt
Introduccin
Materiales
demasiado largos. A tt
(bonding-diagram) corr
No vamos a ver exhau
d d d l f b i
El conexionado
MCMs
dependen del fabricante
de ellas. As por ejemplo
1. Los bondpines se
dado de silicio y s
distinto al resto,
reloj (ver 7.b).
Resumen
j ( )
ados I
Reglas de encapsulado g p
e se utiliza para el encapsulado de ASICs es el wire-bonding, y slo en
es necesario utilizar alguna de las otras tcnicas. As, en este curso de
de ASICs, las reglas de encapsulado las referiremos a esta tcnica
el encapsulado el diseador puede definir la relacin pad-pin exacta que
a a adaptar a la placa sobre la que ir montada. No todas las relaciones
posibles como es fcil de entender; p.e., las relaciones que provoquen el
de cables de conexionado, o conexionados muy largos y por tanto con
cias altas no se podrn permitir. Para solventar estas dificultades, el
e del encapsulado suministra un conjunto de reglas de encapsulado
pads propuesta por el diseador deber cumplir.
los pads del circuito (dado de silicio) sobre los cuales se unirn los hilos y,
bondpines a las reas sobre la base del encapsulado sobre las que se
ntes del dado (figura 7.a). La idea general de las reglas de encapsulado es
ribuciones homogneas de los hilos sin que estos se solapen ni sean
tulo de ejemplo la figura 7 b muestra un diagrama de encapsulado tulo de ejemplo, la figura 7.b muestra un diagrama de encapsulado
recto.
stivamente todas las reglas de encapsulado porque, entre otras cosas,
l b j d l
ver figura >> 07
concreto con el que se est trabajando; pero s vamos a mostrar algunas
o:
e distribuyen alrededor de los 4 lados de la cavidad donde se posiciona el
se hallan numerados. El bondpin-1 est indicado por un bondpad de forma
y el resto de pines se cuentan en el sentido contrario al de las agujas del
Barcelona
2. La base del enca
dado de silicio e
menor posible. E
cavidad porque
consecuencia el
Elena Valderrama
consecuencia, el
dado que se pue
grandes no caben
3. Los hilos no debe
(2) no pueden qu
pueden conectar
Captulos
1 2 3 4 5 6 7
8 9 10
para definir las c
como indica la fig
estn en el mism
Introduccin
Materiales
4. Los hilos, como y
lnea que une ca
mayor a 45.
El conexionado
MCMs
Cada fabricante aade l
encapsulado. Es respon
asignacin entre pines y
Resumen
ados I
Reglas de encapsulado g p
apsulado debe haberse seleccionado de forma que, una vez colocado el
en su interior, la longitud de los hilos necesarios para la conexin sea lo
El dado tampoco puede quedar totalmente pegado a las paredes de la
la mquina de bonding requiere un mnimo espacio para maniobrar. En
tamao de la cavidad del encapsulado fija no slo el tamao mximo del tamao de la cavidad del encapsulado fija no slo el tamao mximo del
ede colocar en su interior, sino tambin su tamao mnimo (dados muy
n; dados muy pequeos requieren hilos de conexin demasiado largos).
en (1) ser muy largos (puesto que provocan Rs, Cs y Ls desaconsejadas),
uedar demasiado elevados y (3) no pueden cruzarse. Esto limita qu pads
se a qu pines, de modo que se suele aconsejar seguir la siguiente reglas
conexiones pad-pin: El dado se debe partir (virtualmente) en 8 sectores
gura 8.a. Slo estn permitidas las uniones que afecten a pads y pines que
o sector.
ver figura >> 08
ya se ha dicho, no se pueden cruzar entre s; y los ngulos formados por la
ada bondpad con su bondpin y el lado del dado (ver figura 9.b) debe ser
ver figura >>09
las reglas que cree oportuno y que mejor se adaptan a su tecnologa de
nsabilidad del diseador asegurarse que su eleccin de encapsulado y la
pads cumplen las reglas de encapsulado.
Barcelona
En casos muy especfico
PCB, sin encapsulado p
pueden utilizarse para la
Los encapsulados hbrid
Elena Valderrama
dispositivos; ASICs, circu
o resistencias minscu
posteriormente se sellar
Captulos
1 2 3 4 5 6 7
8 9 10
Introduccin
Materiales
El conexionado
MCMs
Resumen
ados I
os ser necesario colocar el dado de silicio directamente sobre la placa de
protector. Tanto el wire-bonding, el TAP o el flip-chip son tcnicas que
a unin directa a substrato.
dos (ver figura 10) utilizan un substrato fino para fijar sobre l distintos
uitos integrados estndar y componentes ms sencillos como capacidades
ulas. Este substrato puede ser la base de un encapsulado que
y quedar, a la vista del diseador, como un nico chip.
ver figura >> 10
Barcelona
Los MCMs son el ltimo
conceptos/tcnicas adici
1. Se ha ampliado
silicio. Uno de es
Elena Valderrama
Los llamados MC
dados de distinta
ser un microcon
sensores o actua
utilizar silicio c
fotolitogrficas) p
Captulos
1 2 3 4 5 6 7
8 9 10
fotolitogrficas) p
Estos pequeos
conexiones inte
puede integrar so
2. Sobre los circuito
una capa de m
Introduccin
Materiales
pequeos cuadra
se pueden conec
superficie del dad
de seales que s
La figura 11 muestra un
de un MCM y la placa a
El conexionado
MCMs
de un MCM y la placa a
Resumen
ados I
MCMs (Multi Chip Modules) ( p )
o nivel de evolucin de los hbridos, en los que se han introducido dos
onales:
el rango de substratos utilizables sobre los cuales colocar los dados de
stos substratos merece algn comentario especial: El Silicio.
CMs activos utilizan como substrato el propio silicio, colocando sobre l
as procedencias (p.e. algn/os ASIC/s, algn/os CIs estndar como podra
trolador, componentes bsicos e incluso se podra pensar en introducir
adores integrados), encapsulndose finalmente juntos. La gran ventaja de
como substrato es que sobre l pueden integrarse (con tcnicas
pistas metlicas y tambin otros dispositivos activos (p e transistores) pistas metlicas y tambin otros dispositivos activos (p.e., transistores).
circuitos integrados sobre la base de silicio pueden constituir verdaderas
ligentes entre los distintos circuitos integrados en los dados o, p.e. se
obre el substrato circuitera para el auto-test de los componentes.
os integrados, y tras depositar la ltima capa de pasivacin, se deposita
material aislante (polmeros) por fotolitografa y sobre ella se colocan
ados de Al que harn las funciones de pads. Gravando la capa de aislante
ctar estos pads a pistas del circuito. De este modo se puede utilizar toda la
do de silicio para colocar pads, aumentando espectacularmente el nmero
se puede entrar/sacar del circuito sin aumentar la superficie del mismo.
esquema del conexionado de un MCM. En la figura 12 puede verse la foto
la que substituye la que substituye.
ver figura >> 11
ver figura >> 12
Barcelona
Una vez fabricados y co
sobre algn tipo de base
sistema a la vez que le
base toma la forma, en la
Elena Valderrama
El diseador puede opta
La eleccin debe basars
1. Capacidad de dis
2. Nmero de pines
Ordenados
Captulos
1 2 3 4 5 6 7
8 9 10
BGAs.
3. Del tamao de la
4. Del tamao tota
montado.
Una vez seleccionado el
Introduccin
Materiales
Una vez seleccionado el
y pines del encapsulado,
Existe la posibilidad de i
que se conoce como m
sobre una misma base
fabricados con diferentes
El conexionado
MCMs
Finalmente, otra opcin
el direct-bonding o unin
Resumen
ados I
Resumen
ortados los dados de silicio que constituyen el circuito es necesario fijarlos
e que permita conectarlo con el resto de los componentes electrnicos del
sirva de proteccin y asegure una disipacin trmica conveniente. Esta
a gran mayora de los casos, de un encapsulado.
ar entre una amplia gama de encapsulados con caractersticas particulares.
e en:
sipacin de calor (encapsulados plsticos o cermicos)
s:
de menor a mayor nmero de pines: DIL o DIP; chip-carries; PGAs o y p ; p ;
a cavidad y del dado de silicio
al del encapsulado y el espacio disponible en la placa en la que vaya
l encapsulado el diseador puede definir la relacin entre pads del circuito l encapsulado el diseador puede definir la relacin entre pads del circuito
, siempre de acuerdo con la reglas de encapsulado.
introducir varios dados distintos sobre una misma base, constituyendo los
dulo multi-chip o MCM (Multi-Chip-Module). Los MCMs permiten colocar
circuitos estndar (p.e., memorias), ASICs, sensores y/o actuadores, etc,
s tecnologas.
en caso de que la disponibilidad de espacio en el sistemas sea mnima es
n directa del dado sobre la placa de circuito.
Barcelona
Figura 1
Layout
Generacin
de las
mscaras
y
Mscaras (una por nivel)
mscaras
Mscara de
activa
ados I
Proceso tecnolgico
Encapsulado
Corte
Chip
Pastillas (dice)
Oblea de Si
Mscara
dif i P
... etc
e rea
difusiones P
Barcelona
Figura 2
Dado de Si (ASIC
Base del encapsulado
ados I
Encapsulado
C)
Hilo (wire-bonding)
pin p
Barcelona
Figura 3
ir a PDI
Encapsulados de insercin
ir a PGA
ados I
IP>>
ir a SOP>>
Encapsulados de montaje superficial
ir a LCC.1>>
ir a LCC.2>>
A>>
ir a BGA>> Otros: Ball-Grid-Array :
ir a VSQF>>
y
Barcelona
Figura 3.1
Encapsulado PDIP Encapsulado PDIP
ados I
Barcelona
Encapsulado PGA Encapsulado PGA Figura 3.2
ados I
Barcelona
Figura 3.3
Detalle de los pines (tipo Gull-wing o ala
de gaviota
Encapsulado SOP Encapsulado SOP Encapsulado SOP Encapsulado SOP
ados I
Barcelona
Figura 3.4
Detalle de los pines (internos). De
ah el nombre de leadless.
ados I
Encapsulado LCC ( Encapsulado LCC (Leadless Chip Carrier Leadless Chip Carrier) )
Barcelona
JJ--leaded leaded
Figura 3.5
Detalle de los pines en forma de J
(J-leaded)
Existen encapsulados
ados I
Encapsulado de tipo Encapsulado de tipo Chip Chip- -Carrier Carrier (LCC) (LCC)
Ver foto>>
s simulares con formas de pines diferentes:
Barcelona
Figura 3.6
ados I
Detalle del pin de tipo butt
Barcelona
Enc Enc
Figura 3.7
Gull Gull- -wing wing
ados I
capsulado VSQF capsulado VSQF
Barcelona
Encapsulado Encapsulado BGA BGA
Figura 3.8
ados I
Barcelona
g
bondpin
bondpad
hilo conector
a

:
W
i
r
e
-
b
o
n
d
i
n
g
Figura 4
Base del
4
.
a
encapsulado
Dado de S
o
n
e
x
i
n
bond
bondpad
e
t
a
l
l
e

d
e

u
n
a

c
o
4
.
c

:

D
e
ados I
Si
dpin
4.b : Proceso de ball-bonding
Barcelona
Figura 5
5.a
5.b
ados I
TAB : Tape Automatic Bonding TAB : Tape Automatic Bonding
Partes flotantes de
la pistas de metal
hu c s n l film huecos en el film
5.c : proceso
Barcelona
Figura 6
Unin directa a s
ados I
6.a 6.a
substrato Flip Flip- -chip chip
Detalle de 3 bumps
6.b 6.b
Barcelona
Figura 7
7.a: 7.a: Bond Bond--pad pad y y Bond Bond--pin pin
Bondpad
Bondpin
ados I
7.b: Ejemplo de asignacin correcta 7.b: Ejemplo de asignacin correcta
Barcelona
Figura 8
8 P ti i d t 8 P ti i d t 8.a: Particionado en sectores 8.a: Particionado en sectores
ados I
8 b A i i t 8 b A i i t 8.b: Asignacin correcta 8.b: Asignacin correcta
Barcelona
Figura 9
8.a: Regla sobre los ngulos 8.a: Regla sobre los ngulos
ados I
8.b: Asignacin incorrecta 8.b: Asignacin incorrecta
Barcelona
Figura 10
Microsistema donde se puede observar dos da
unidos directamente a substrato (direct-bond
ados I
dos
ding) Hbrido: Distintos tipos de componentes
encapsulados sobre una misma base
Barcelona
Figura 11
Esqu Esqu
Gentileza del Dr. Cabruja; CNM-Barcelona
ados I
uema de un encapsulado MCM uema de un encapsulado MCM
Barcelona
Figura 12
MC MC
Gentileza del Dr. Cabruja; CNM-Barcelona
ados I
CM y circuito al que sustituye CM y circuito al que sustituye
Barcelona
ados I
Barcelona

CAPITULO-8 Encapsualdos PDF

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

CAPITULO-8 Encapsualdos PDF

Încărcat de

Drepturi de autor:

Formate disponibile

pgina >>1 Diseo de Circuitos Integra

Introduccin al Diseo de CIs Introduccin al Diseo de CIs

S-ar putea să vă placă și