Documente Academic
Documente Profesional
Documente Cultură
CONTEDO
CLP Matsushita
CLP
DEFINIO
A sigla CLP significa Controlador Lgico Programvel, isto porque o CLP
um controlador que executa funes lgicas (e outras mais) que podem ser
definidas ou alteradas atravs de um programa.
O CLP no executa somente funes lgicas, ele pode executar funes
como temporizao, contagem, seqncia, controle, etc. que variam de CLP para
CLP.
O CLP foi inventado para substituir os quadros eltricos a rel que eram
usados principalmente na indstria automobilstica. Estes quadros tinham que ser
modificados ou trocados toda vez que fosse feita uma alterao no produto, ou no
processo de fabricao. Os CLPs substituram esses quadros e trouxeram uma
srie de outras vantagens que antigamente no existiam. Algumas dessas
vantagens so a facilidade de programao, o espao que eles ocupam, o preo, o
baixo consumo de energia.
Devido a essas e diversas outras vantagens que o CLP tem sido amplamente
utilizado nas mquinas e equipamentos industriais.
FUNCIONAMENTO
O CLP tem a seguinte estrutura:
CLP Matsushita
E/S digitais da
unidade bsica
10, 14, 16 ou 32
14, 16, 24, 40, 56,
ou 72
Controla at 2048
Controla at 8196
desde
10
E/S analgicas
mx.
4Ee 4S
6E e 3 S
---
1024 E/S
4096 E/S
CLP Matsushita
Modelo
Entradas digitais
Sadas digitais
Mtodo de programao
Mtodo de controle
Memria de programa
C14
C16
8
8
6
8
Lgica de rels
Varredura cclica
EEPROM
Capacidade de programa
Velocidade de operao
Instrues bsicas
Instrues de alto nvel
Rels internos (R)
Rels internos especiais (R)
Temporizador/Contador (T/C)
Registrador de dados (DT)
Registradores especiais (DT)
Registradores indexados (IX, IY)
MCR
Estgios de Step Leader
Labels (JMP, LOOP)
Subrotinas
Porta RS232 bidirecional Opcional
Relgio / Calendrio
Contador rpido
Sada de pulso
900 passos
2720 passos
1.6us/passo: instrues bsicas
41
80
85
111
256
1008
64
128
144
256
1660
70
2
16
32
64
128
32
64
8
16
No
Sim
No
Sim
1 ( 10KHz uma fase ; 5KHz duas fases )
1 sada(Y7), frequncia: 45 Hz a 4,9 kHz
Potnciometro
Entradas de interrupo
Entradas captura de pulso
Entradas analgicas (FP1-4A/D)
Sadas analgicas (FP1-2D/A)
Tempo do filtro de entrada ajustvel
1
--4
4
4
1 a 128 ms
C24
16
8
C40
24
16
C56
32
24
2
8
8
5000 passos
81
6144
2 sadas (Y6,Y7),
frequncia: 45 Hz a
4,9 kHz
Descrio
12 V a 24 V DC
10.2 V a 26.4 V DC
10 V/3 mA
2.5 V/1 mA
Aprox. 3kohms
2 ms (entrada normal)
50 us (contador rpido)
500 us (espera pulso)
LED
Borneira (parafuso M3.5)
Acoplador ptico
3. Especificaes de sada
1) Sada a rel
C72
40
32
CLP Matsushita
Item
Tipo de sada
Capacidade de controle
Tempo de resposta DESL -> LIG
LIG -> DESL
Tempo de vida mecnico
Tempo de vida eltrico
Indicador
Mtodo de ligao
Descrio
Normalmente aberto
2 A 250 V AC, 2 A 30 V DC (5 A/comum)
8 ms ou menos
10 ms ou menos
6
5 x 10 operaes ou mais
5
10 operaes ou mais
LED
Borneira (parafuso M3.5)
2) Sada a transistor
Item
Mtodo de isolao
Tipo de sada
Tenso de carga estabelecida
Faixa de operao
Corrente de carga mxima
Tempo de resposta DESL -> LIG
LIG -> DESL
Indicador
Mtodo de ligao
Descrio
Acoplador ptico
Transistor NPN coletor aberto
5 V a 24 V DC
4.75 V a 26.4 V DC
0.5 A/sada (a 24 V DC)
1 ms ou menos (Y7 - 100 us)
1 ms ou menos (Y7 - 100 us)
LED
Borneira (parafuso M3.5)
4. Unidades inteligentes
1) FP1-4A/D
Item
Entradas analgicas
Faixa de operao
Resoluo
Tempo de resposta
Impedncia de entrada
Faixa de sada digital
Mtodo de isolao
Mtodo de ligao
Descrio
4 canais/unidade
0 a 5 V e 0 a 10 V
0 a 20 mA
1/1000 (10 bits)
2.5 ms/canal
1 Mohm ou mais (0 a 5 V e 0 a 10 V)
250 ohms (0 a 20 mA)
K0 a K1000 (H0000 a H03E8)
Acoplador ptico: entre o terminal e o
circuito interno
No isolado:
entre os canais
Borneira (parafuso M3.5)
2) FP1-2D/A
Item
Sadas analgicas
Descrio
2 canais/unidade
CLP Matsushita
Faixa de operao
0 a 5 V e 0 a 10 V
0 a 20 mA
1/1000 ( 10 bits)
2.5 ms/canal
0.5 ohms (no terminal de sada de tenso)
20 mA (no terminal de sada de tenso)
0 a 500 ohms (no terminal de sada de corrente)
K0 a K1000 (H0000 a H03E8)
Acoplador ptico: entre o terminal e o
circuito interno
No isolado:
entre os canais
Borneira (parafuso M3.5)
Resoluo
Tempo de resposta
Impedncia de sada
Mxima corrente de sada
Resistncia de carga permitida
Faixa de sada digital
Mtodo de isolao
Mtodo de ligao
FP0-C10RS
Entradas digitais
Sadas digitais
Tipo de Sada
Alimentao
Mtodo de programao
Mtodo de controle
Memria de programa
Capacidade de programa
Velocidade de operao
Instrues bsicas
Instrues de alto nvel
Rels internos (R)
Rels internos especiais (R)
Temporizador/Contador (T/C)
Registrador de dados (DT)
Registradores especiais (DT)
Registradores de dados retentivos
Registradores indexados (IX, IY)
MCR
Estgios de Step Leader
Labels (JMP, LOOP)
Subrotinas
Porta RS232 bidirecional
Contador rpido
Sada de pulso
Sada PWM
Entradas de interrupo
Entradas captura de pulso
Entradas analgicas
Sadas analgicas
Tempo do filtro de entrada ajustvel
6
4
FP0-C14RS
FP0-C14CRS
8
6
Rel
24VCC 10%
Lgica de rels
Varredura cclica
FP0-C16T
FP0-C16CT
8
8
Transistor
FP0-C32T
FP0-C32CT
16
16
EEPROM
2720 passos
5000 passos
0,9us/passo: instrues bsicas
81
104
1008
64
144
1660 palavras
6144 palavras
70 palavras
16 palavras
64 palavras
2 palavras
32
128
64
16
No
Sim ( opcional )
4 uma fase 10KHz total ; 2 duas fases 2KHz total
2 pontos ( Y0,Y1) at 10KHz no total
2 pontos ( Y0,Y1) at 26Hz com 0,1% de resoluo
6
8
At 6
At 3
1 a 128 ms
Descrio
24 V CC 10%
R. Jos Rafaelli , 221- Santo Amaro - So Paulo -SP - Brasil
CEP 04763-280 Fone 11 5548-6311 Fax 11 5524-2324
http://www.metaltex.com.br
CLP Matsushita
Impedncia da entrada
LIGADO tenso/corrente
DESLIGADO tenso/corrente
Impedncia de entrada
Tempo de resposta LIG <-> DESL
Aprox. 5,6K
19,2 V ou menos / 3 mA
2,4V ou mais /1 mA
Aprox. 3kohms
2 ms (entrada normal)
100 us (X2 a X5)
50 us (X0 e X1)
LED
Borne ( FP0-C10 e C14)
Conector IDC ( FP0-C16 e C32)
Acoplador ptico
Indicador
Mtodo de ligao
Mtodo de isolao
Descrio
Normalmente aberto
2 A 250 V AC, 2 A 30 V DC (5 A/comum)
8 ms ou menos
10 ms ou menos
6
20 x 10 operaes ou mais
5
10 operaes ou mais
LED
Borne ( FP0-C10 e C14)
Conector IDC ( FP0-C16 e C32)
2) Sada a transistor
Item
Mtodo de isolao
Tipo de sada
Tenso de carga estabelecida
Corrente de Inrush
Corrente de carga mxima
Tempo de resposta DESL -> LIG
LIG -> DESL
Indicador
Mtodo de ligao
Descrio
Acoplador ptico
Nota1
Transistor NPN coletor aberto
21,6 a 26,4 V CC
0,3 A
0.1 A/sada (a 24 V DC) , 1,6 A por comum
1 ms ou menos (Y0 /Y1 - 100 us)
100 us ou menos
LED
Borne ( FP0-C10 e C14)
Conector IDC ( FP0-C16 e C32)
1. Mdulo Analgico
Item
Descrio
R. Jos Rafaelli , 221- Santo Amaro - So Paulo -SP - Brasil
CEP 04763-280 Fone 11 5548-6311 Fax 11 5524-2324
http://www.metaltex.com.br
CLP Matsushita
Entradas analgicas
Sada Analgica
Faixa de operao das entradas
Faixa de operao das sadas
Resoluo
Tempo de resposta
Mtodo de isolao
2 canais
1 canal
0 a 5 V ; -10 a +10 V; 0 a 20 mA ou Termopar tipo J,K e T
10 a +10 V; 0 a 20 mA
1/4000 ( 12 bits)
2 ms p/ as entradas e 1 ms p/ a sada
Acoplador ptico: entre o terminal e o
circuito interno
No isolado:
entre os canais
Borne
Mtodo de ligao
Mapa de Memria
Antes de se iniciar qualquer programa em um CLP, muito importante
conhecer a denominao dada a cada parte de sua memria interna. Nos CLPs da
Matsushita as denominaes so as seguintes.
Smbolo
X
Y
R
TM
T
CT
C
DT
Denominao
FP1-C14/16
Entradas
Sadas
Rels internos ou estados internos
Bobina do temporizador
Contato do temporizador
Contador
Contato do contador
Registrador de dados (16 bits)
FP0
FP1-C24 a C72
X0 a X12F
X0 a X12F
Y0 a Y12F
Y0 a Y12F
R0 a R15F
R0 a R63F
TM0 a TM99
TM0 a TM99
T0 a T99
T0 a T99
CT100 a CT128 CT100 a CT144
C100 a C128
C100 a C144
DT0 a DT256
DT0 a DT1659
DT0 a DT6143 (s
FP0-C32 e FP1-C56/72)
IX , IY
Ponteiros
IX e IY
IX e IY
E D
C B
7 6
3 2
1 0
Configuraes do FP1
CPU
Y0---4, 7
C14
X0-----7
C16
X0-----7
EXPANSO E/S
Entradas so chamadas de X e
R. Jos Rafaelli
, 221- Santosadas
Amaro
Y30----33
de Y.- So Paulo -SP - Brasil
CEP 04763-280
Fone 11 5548-6311
Fax
Consequentem
ente a11
1a.5524-2324
entrada
E8
X30---33
(zero) chamada de X0; a 2a.
http://www.metaltex.com.br
Y30-----37
E16
X30----37
Y30-----37
E24
sada Y1.
CLP Matsushita
CLP Matsushita
Para iniciar o programa FPSOFT voc deve dar um clique duplo sobre o
cone que est dentro desta janela.
Toda vez que voc iniciar o programa aparecer a seguinte janela.
CLP Matsushita
Depois de escolher o CLP que voc vai usar aparecer a tela de edio de
programa.
CLP Matsushita
CLP Matsushita
LINGUAGENS DE PROGRAMAO
Faremos agora um exerccio usando as linguagens de programao do CLP
Matsushita.
Este exerccio consiste de fazer um programa para acender lmpadas de
aviso de uma mquina.
Estas lmpadas acendem em condies especiais definidas conforme o
esquema abaixo:
CLP Matsushita
LDS - LADDER
A primeira instruo que iremos usar a instruo ST (Start) ou o contato
aberto. Primeiro verifique se o cursor est na posio 1:1, ou seja no comeo da 1
linha. Ento clique sobre o boto
que aparece na janela de instrues ou aperte
a tecla F11. No canto inferior direito da tela aparecer o smbolo de um contato NA
e ento voc dever digitar X0 <ENTER>. O programa ento coloca um contato
aberto de X0 no local onde estava o cursor. Agora voc deve repetir o mesmo
procedimento para X1. Depois de colocar o contato aberto de X1 voc deve clicar
sobre o boto
da janela de instrues ou apertar a tecla F4 para desenhar uma
sada. O smbolo de sada aparecer no canto inferior direito da tela e ento voc
deve digitar Y0 <ENTER> para aparecer a sada na tela. A funo que acabamos de
usar que a funo de sada chama-se OT (Out).
O cursor aparece agora no incio da 2 linha, agora voc deve fazer o mesmo
procedimento que voc usou para fazer um contato NA com os operandos X3 e X4.
Aps isso voc deve clicar sobre o boto
CLP Matsushita
tecla F3 para desenhar uma linha vertical. Esta funo de linha vertical usada neste
caso para fazer uma lgica OU com a linha acima chama-se ORS (Or Stack).
Agora voc deve fazer a 3 linha, o procedimento o mesmo que foi usado
na 1 linha. Para fazer a 4 linha voc deve colocar o contato NA de X5, e ento
colocar uma linha vertical. Aps isso voc deve colocar o contato NA de X7 e
colocar outra linha vertical.
Para que os comentrios apaream na tela junto com os operandos devemos
clicar sobre o boto
que aparece na barra de cones ou ento selecionar a
opo DISPLAY / HYDE do menu COMMENT.
Agora que voc acabou o programa voc deve clicar sobre o boto
da janela de instrues.
Para salvar o programa voc deve clicar sobre o boto
da barra de cones
ou ento selecionar a opo SAVE ou SAVE AS... do menu FILE.
Se voc selecionar a funo SAVE AS... ou o programa for novo aparecer e
a seguinte janela:
CLP Matsushita
CLP Matsushita
Para fazer uma lgica E com esses contatos voc deve clicar sobre o boto
da janela de instrues ou apertar a tecla F3, depois clicar sobre o boto
tambm da janela de instrues ou apertar a tecla F7 e depois apertar a tecla
<ENTER>.
Para colocar a segunda sada voc deve usar a instruo OUT.
Para salvar o programa voc deve selecionar a funo SAVE ou SAVE AS...
da janela de instrues ou ainda
do menu FILE ou clicar sobre o boto
clicar sobre o boto
da barra de cones.
Quando voc faz um programa em BLD (Boolean Ladder) o software no
permite a compilao, isto porque ele faz a compilao automaticamente conforme
voc faz o programa.
CLP Matsushita
Para colocar a sada aperte o boto
da janela de instrues ou aperte a
tecla F4 e digite Y0 <ENTER>.
Agora voc deve escrever a 2 linha. Para isso use a instruo ST para
da janela de instrues ou aperte a
operando X4, depois clique sobre o boto
tecla F2 e digite X5 <ENTER>.
Repita o procedimento acima para os operandos X6 e X7.
Agora clique sobre o boto
CLP Matsushita
INSTRUES LADDER
Instrues Bsicas
Instrues Bsicas de Sequncia
1. ST (Start)
Esta instruo usada para comear uma determinada linha de programa
com um contato NA.
Para utilizar esta instruo voc deve clicar sobre o boto
instrues ou apertar a tecla F11 e digitar o operando.
da janela de
da janela de
tambm da janela
3. OT (Out)
Sada. o resultado da operao lgica executada.
Para utilizar esta instruo voc deve clicar sobre o boto
instrues ou apertar a tecla F4 e digitar o operando.
da janela de
4. / (Not)
Inverte o resultado da operao lgica executada at esta instruo.
Para utilizar esta instruo voc deve clicar sobre o boto
instrues ou apertar a tecla F8.
da janela de
5. AN (And)
Coloca um contato NA em srie com um outro contato.
Para utilizar esta instruo voc deve colocar o cursor ao lado do contato com
o qual voc quer fazer esta lgica, clicar sobre o boto
da janela de instrues
ou apertar a tecla F11 e digitar o operando.
6. AN/ (And Not)
Coloca um contato NF em srie com um outro contato.
Para utilizar esta instruo voc deve colocar o cursor ao lado do contato com
o qual voc quer fazer esta lgica, clicar sobre o boto
ou apertar a tecla F11, depois clicar sobre o boto
apertar a tecla F8 e digitar o operando.
da janela de instrues
da janela de instrues ou
CLP Matsushita
7. OR (Or)
Coloca um contato NA em paralelo com outro contato.
Para utilizar esta instruo voc deve colocar o cursor embaixo do contato
com o qual voc quer fazer esta lgica, clicar sobre o boto
instrues ou apertar a tecla F2 e digitar o operando.
da janela de
da janela de
tambm da janela
Para utilizar esta instruo no diagrama ladder voc deve posicionar o cursor
no local onde voc quer colocar uma ramificao e clicar sobre o boto
da
janela de instrues ou apertar a tecla F3, e aparecer uma linha vertical no local
desejado.
12. RDS (Read Stack)
L o valor guardado atravs da instruo PSHS (Push Stack).
CLP Matsushita
Esta instruo eqivale a uma linha que voc desenha a partir da ramificao
feita com a instruo acima.
13. POPS (Pop Stack)
L e reseta o valor guardado atravs da instruo PSHS (Push Stack).
da janela de instrues,
e digite o operando.
da janela de instrues,
e digite o operando.
da janela de instrues,
e digite o operando.
da janela de instrues,
CLP Matsushita
Para utilizar esta instruo clique sobre o boto
depois selecione a opo
aperte a tecla <ENTER>.
da janela de instrues,
da janela de instrues e
Funes Bsicas
H uma quantidade fixa de temporizadores + contadores, de fbrica os
temporizadores vo desde o n 0 at o n 99 , e os contadores do n 100 ao n 128
( ou 144 dependendo do modelo). Esta quantidade de temporizadores e contadores
pode ser alterada pelo registrador de sistema n 5 da tela PLC configuration .
1. TMR
Temporizador com base de tempo de 0,01s.
da janela de
2. TMX
Temporizador com base de tempo de 0,1s.
Para utilizar esta instruo voc deve clicar sobre o boto
instrues, depois selecionar
digitar a constante de tempo.
da janela de
3. TMY
Temporizador com base de tempo de 1s.
da janela de
4. TML
Temporizador com base de tempo de 1ms.
CLP Matsushita
Para utilizar esta instruo voc deve clicar sobre o boto
da janela de
, digitar o n do temporizador (0-99) e
instrues, depois selecionar
digitar a constante de tempo. Vlido somente para o CLP FP0.
Exemplos de Temporizadores
One shot timer
X0
Y0
5 sec.
5 sec.
* Independente do tempo de acionamento de X0, a sada Y0 ficar acionada por 5s. Esta a razo de se usar o
comando DF.
OFF delay timer
X1
Y1
2 sec.
X2
Y2
Enquanto X2 estiver ligado , a sada
Y2 piscar em cclos simtricos
de 1.5s.
3.0sec.
1.5sec.
4. CT (Counter)
Contador.
CLP Matsushita
Obs: O contador s funciona se o 2 contato estiver desligado. Use este
contato somente para inicializar o contador.
Para utilizar esta instruo voc deve clicar sobre o boto
da janela de
instrues ou apertar a tecla F6, digitar o n do contador (100-255) e digitar o valor a
ser contado.
5. F118 (UDC)
Contador UP/DOWN.
da janela de
Nesta janela voc deve selecionar a funo F118 UDC (Contador UP/DOWN)
e clicar sobre o boto
. Aps isso voc deve digitar o valor de preset e depois
o registrador de contagem.
6. SR (Shift Register)
Rotaciona o dado um bit para a esquerda.
CLP Matsushita
CLP Matsushita
1. Usando o Shift Register (F119) ligue todas as sadas do CLP de forma
sequencial , partindo de Y0 at Y7, e com um intervalo de 0.05s de uma para outra.
Quando a sada Y7 estiver ligada todas as sadas devem ser desligadas e o
processo deve ser reiniciado.
2. Usando o Shift Register (F119) ligue o bit Y0 e faa ele correr da seguinte forma:
de Y0 a Y7, de Y7 a Y0, de Y0 a Y7, ... usando tambm um intervalo de 0.05s.
Resoluo:
1.
2.
CLP Matsushita
Instrues de Controle
1. MC (Master Control Relay)
2. MCE (Master Control Relay End)
As linhas que estiverem entre MC e MCE s sero executadas se um
determinado contato for ligado.
CLP Matsushita
Para utilizar esta instruo voc deve clicar sobre o boto
da janela de
e digitar o n do label (LBL) (0-255)
instrues, depois selecionar a opo
com o qual ser executada a instruo LOOP.
5. LBL (Label)
Label usado na execuo das instrues JP, F19 e LOOP.
Para utilizar esta instruo voc deve clicar sobre o boto
da janela de
instrues, depois selecionar a opo
e digitar o n do label (0-255).
6. ED (End)
Indica o fim do programa principal. Est instruo s necessria quando se
utiliza subrotinas ou programas de interrupo.
Para utilizar esta instruo voc deve clicar sobre o boto
instrues e depois selecionar a opo
.
da janela de
da janela de
CLP Matsushita
da janela de
da janela de
Instrues de Subrotina
1. CALL
Chama uma determinada subrotina.
CLP Matsushita
da janela de
Exerccios:
1. Usando as instrues MC e MCE programe o CLP Matsushita para fazer o
seguinte: 1) Se eu ativar a entrada X0 o CLP executar o programa feito no
exerccio 1 da ltima seo de exerccios. 2) Se eu ativar a entrada X1 o CLP
executar o programa feito no exerccio 2 da mesma seo.
CLP Matsushita
Resoluo:
1.
CLP Matsushita
CLP Matsushita
S - Constante de 32 bits ou a rea de 16 bits menos significativa do dado de 32 bits
(origem)
D - rea de 16 bits menos significativa do espao onde ser armazenado o dado de
32 bits (destino)
Quando X0 acionado o contedo de WR1 e WR0 (S+1 e S) copiado nos
registradores DT1 e DT0 (D+1 e D).
3. F2 - MV/
Inverte os 16 bits e os transfere para a rea de 16 bits especificada.
CLP Matsushita
D - rea de 16 bits (destino)
CLP Matsushita
Quando X0 acionado o bloco de dados que comea em WR0 e termina em
WR3 (WR0, WR1, WR2 e WR3) copiado em um bloco de dados que comea em
DT1 (DT1, DT2, DT3 e DT4).
8. F11 - COPY
Copia um dado de 16 bits em um bloco com uma ou mais reas de 16 bits.
CLP Matsushita
11. F17 - SWAP
Troca os bytes mais significativo e menos significativo de um dado de 16 bits.
CLP Matsushita
S1 - Constante ou rea de 16 bits
S2 - Constante ou rea de 16 bits
D - rea de 16 bits
Quando X0 acionado o contedo de DT0 (S1) somado ao contedo de
DT1 (S2) e o resultado armazenado em WY0 (S1 + S2 -> D).
4. F23 - D+
Soma dois dados de 32 bits e guarda o resultado na rea especificada.
CLP Matsushita
Quando X0 acionado o contedo de DT1 e DT0 (S+1 e S) subtrado de
DT3 e DT2 (D+1 e D) e o resultado armazenado em DT3 e DT2 ((D+1 e D) - (S+1
e S) -> (D+1 e D)).
7. F27 - Subtrai um dado de 16 bits de outro e guarda o resultado na rea
especificada.
CLP Matsushita
CLP Matsushita
CLP Matsushita
4. F43 - DB +
Soma 2 dados BCD de 8 dgitos e guarda o resultado na rea especificada.
CLP Matsushita
CLP Matsushita
CLP Matsushita
Divide um dado BCD de 4 dgitos por um divisor e guarda o resultado na rea
especificada e o resto no registrador DT9015.
CLP Matsushita
Quando X0 acionado o contedo de DT0 (D) decrementado.
14. F58 - DB+1
Decrementa um dado BCD de 8 dgitos.
CLP Matsushita
DT0 = K100, o rel R900B setado.
DT0 < K100, o rel R900C setado.
2. F61 - DCMP
Compara um dado de 32 bits com outro.
CLP Matsushita
mximo da banda de dados). O resultado aparece nos rels especiais R900A,
R900B e R900C.
DT0 > DT4, o rel R900A setado.
DT2 <= DT0 <= DT4, o rel R900B setado.
DT0 < DT2, o rel R900C setado.
4. F63 - DWIN
Compara um dado de 32 bits com uma banda de dados especificada por dois
outros dados de 32 bits.
na janela de
Est funo permite comparaes do tipo < , > ,=, >=, <= e <> em 16 bits ou
32 bits (double word). Se a comparao desejada em 32 bits clicar em Double
CLP Matsushita
word e em seguida no tipo de operao ( se for , por exemplo, uma operao >=
clicar primeiro em > e depois em = ) , e em seguida tecla enter.
CLP Matsushita
3. F67 - XOR
Executa uma operao OU Exclusivo entre dois dados de 16 bits.
4. F68 - XNR
Executa uma operao NOU Exclusivo entre dois dados de 16 bits.
CLP Matsushita
2. F81 - BIN
Converte um dado BCD de 4 dgitos em um dado binrio de 16 bits.
CLP Matsushita
CLP Matsushita
9. F88 - DABS
Valor absoluto de um dado de 32 bits.
Relao entre o nmero de bits a serem decodificados e a rea ocupada pelo dado
decodificado.
Nmero de bits a serem rea de dados necessria Bits vlidos na rea para
decodificados
para o resultado
mostrar o resultado
1
1 - palavra de 16 bits
2 - bits*
CLP Matsushita
2
1 - palavra de 16 bits
4 - bits*
3
1 - palavra de 16 bits
8 - bits*
4
1 - palavra de 16 bits
16 - bits
5
2 - palavras de 16 bits
32 - bits
6
4 - palavras de 16 bits
64 - bits
7
8 - palavras de 16 bits
128 - bits
8
16 - palavras de 16 bits
256 - bits
* Os bits invlidos na rea de dados utilizada para o resultado so setados para 0.
Quando X0 acionado, os 4 bits, partindo do bit 4 (4, 5, 6, 7) , de WX0 (S)
so decodificados e o resultado armazenado em WR0 (D).
Supondo que o dado contido nestes 4 bits seja 0111 (K7), o bit 7 de WR0
ser setado e todos os outros bits de WR0 sero resetados.
Origem
Pos. do Bit
WX0
15 . . 12
0100
11 . . 8
0101
7..4
0111
3..0
1010
Destino
Pos. do Bit
WR0
15 . . 12
0000
11 . . 8
0000
7..4
1000
3..0
0000
CLP Matsushita
Origem
Pos. bit
DT0
Hexadecimal
15 . . 12
1010
A
11. . 8
1011
B
7..4
1100
C
3..0
1101
D
Destino
Pos. bit 15 . . 12 11 . . 8 7 . . 4 3 . . 0 Pos. bit 15 . . 12 11 . . 8 7 . . 4 3 . . 0
WY1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 0 0 WY0 0 0 1 1 1 0 0 1 0 1 0 1 1 1 1 0
7 segm.
A
b
7 segm.
C
d
Dgito a ser convertido
Hex.
Binrio
H0
H1
H2
H3
H4
H5
H6
H7
H8
H9
HA
HB
HC
HD
HE
HF
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
0
1
1
1
1
0
1
1
1
1
0
0
0
1
1
1
1
1
1
1
1
1
0
1
1
1
0
1
0
0
0
1
0
1
0
1
1
1
1
1
1
1
0
1
1
0
1
1
0
1
1
0
1
1
1
1
0
1
1
0
1
1
1
1
1
1
1
1
1
0
1
0
0
1
1
1
1
1
0
0
1
1
1
1
0
0
1
0
0
a
1
0
1
1
0
1
1
1
1
1
1
0
1
0
1
1
CLP Matsushita
n - Constante ou rea de 16 bits que especifica a posio do bit inicial e o nmero
de bits a serem codificados
D - rea de 16 bits para armazenar o dado codificado (destino)
Valor setado
H0
H1
H2
H3
H4
H5
H6
H7
H8
H9
HA
HB
HC
HD
HE
HF
Valor setado
H1
H2
H3
H4
H5
H6
H7
H8
Posio
do bit inicial
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
Nmero de bits
2
4
8 (1 byte)
16 (1 word)
32 (2 words)
64 (4 words)
128 (8 words)
256 (16 words)
CLP Matsushita
Pos. bit 15 . . 12 11 . . 8 7 . . 4 3 . . 0 Pos. bit 15 . . 12 11 . . 8 7 . . 4 3 . . 0
WX1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 WX0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
Obs: O 8 bit do dado de 32 bits est setado.
Destino
Pos. bit 15 . . 12 11 . . 8 7 . . 4
3..0
DT1
0000 0000 0000 1000
Decimal
K8
Obs: O resultado K8 (decimal - cdigo referente ao bit que estava setado no dado
de origem) armazenado em DT1.
14. F93 - UNIT
Extrai os 4 bits menos significativos (bits 0 a 3) de reas de 16 bits
especficas e os combina em uma word (16 bits). O dado combinado armazenado
em uma rea de 16 bits.
15 . . 12
0000
0000
0000
11 . . 8
0000
0000
0000
7..4
0000
0000
0000
3..0
0001
0010
0100
Destino
Pos. do bit 15 . . 12 11 . . 8 7 . . 4
3..0
DT1
0000 0100 0010 0001
Obs: Os bits 12 a 15 so preenchidos com 0, pois, eles no foram utilizados.
15. F94 - DIST
Divide um dado de 16 bits em 4 unidades de 4 bits e distribui o dado dividido
entre os 4 bits menos significativos das reas de 16 bits especificadas.
CLP Matsushita
15 . . 12
0111
11 . . 8
0011
7..4
0001
3..0
0000
Destino
Pos. do bit
DT0
DT1
15 . . 12
0000
0000
11 . . 8
0000
0000
7..4
0000
0000
3..0
0000
0001
15 . . 12
1
11 . . 8
2
7..4
3
3..0
4
Pos. do bit
WR0
WR1
WR2
WR3
15 . . 12
1
1
1
7
11 . . 8
2
2
2
F
7..4
1
F
3
F
3..0
1
F
4
F
posio
0
1
2
3
CLP Matsushita
WR4
F
5
4
3
WR5
1
2
4
5
WR6
2
2
3
4
WR7
3
5
7
F
WR8
F
A
B
3
WR9
1
2
3
4
WR10
1
2
3
4
Nmero de dados com o mesmo valor de DT0
Pos. do bit 15 . . 12 11 . . 8 7 . . 4
3..0
DT9037
0000 0000 0000 0011
4
5
6
7
8
9
10
K3
15 . . 12
1010
11 . . 8
0110
7..4
1100
3..0
1011
Pos. do bit 15 . . 12 11 . . 8 7 . . 4
3..0
DT0
0000 1010 0110 1100
Obs: O bit 3 de DT0 transferido para R9009 (carry) e os 4 bits mais significativos
de DT0 so preenchidos com 0.
2. F101 - SHL
Desloca o dado um certo nmero de bits esquerda.
CLP Matsushita
15 . . 12
1010
11 . . 8
0110
7..4
1100
3..0
1010
Pos. do bit 15 . . 12 11 . . 8 7 . . 4
3..0
DT0
0110 1100 1010 0000
Obs: O bit 12 de DT0 transferido para R9009 (carry) e os 4 bits menos
significativos de DT0 so preenchidos com 0.
3. F105 - BSR
Desloca o dado um dgito (4 bits) para a direita.
DT0
Pos. do bit
Binrio
Hexadecimal
15 . . 12
1001
9
11 . . 8
1001
9
7..4
1001
9
3..0
1001
9
Pos. do bit
15 . . 12 11 . . 8 7 . . 4
3..0
DT0
Binrio
0000 1001 1001 1001
Hexadecimal
0
9
9
9
Obs: O dgito mais significativo (bits 12 a 15) fica com 0.
CLP Matsushita
Pos. do bit
DT
Binrio
9014 Hexadecimal
15 . . 12
0000
0
11 . . 8
0000
0
7..4
0000
0
3..0
1001
9
4. F106 - BSL
Desloca o dado um dgito (4 bits) para a esquerda.
DT0
Pos. do bit
Binrio
Hexadecimal
15 . . 12
1001
8
11 . . 8
0001
1
7..4
0000
0
3..0
0000
0
Pos. do bit
15 . . 12 11 . . 8 7 . . 4
3..0
DT0
Binrio
0001 0000 0000 0000
Hexadecimal
1
0
0
0
Obs: O dgito menos significativo (bits 0 a 3) fica com 0.
Pos. do bit
DT
Binrio
9014 Hexadecimal
15 . . 12
0000
0
11 . . 8
0000
0
7..4
0000
0
3..0
1000
8
5. F110 - WSHR
Desloca uma faixa de dados de 16 bits uma word (16 bits) para a direita.
CLP Matsushita
Quando X0 acionado os dados dos registradores DT0 a DT2 (D1 a D2) so
deslocados uma word (16 bits) para a direita.
Quando o dado deslocado uma word para a esquerda,
- o dado do registrador DT0 (D1) perdido.
- o dado do registrador DT2 (D2) fica com o valor 0.
Registrador
Hexadecimal
DT2
0212
DT1
0030
DT0
0232
Registrador
DT2
DT1
DT0
Hexadecimal 0 0 0 0 0 2 1 2 0 0 3 0
Obs: O dado de DT0 perdido e DT2 fica com 0.
6. F111 - WSHL
Desloca uma faixa de dados de 16 bits uma word (16 bits) para a esquerda.
DT2
0212
DT1
0030
DT0
0232
Registrador
DT2
DT1
DT0
Hexadecimal 0 0 3 0 0 2 3 2 0 0 0 0
Obs: O dado de DT2 perdido e DT0 fica com 0.
7. F112 - WBSR
Desloca uma faixa de dados de 16 bits um dgito (4 bits) para a direita.
CLP Matsushita
15-12
0
DT2
11-8 7-4
2
1
3-0
2
15-12
4
DT1
11-8 7-4
5
6
3-0
7
15-12
1
DT0
11-8 7-4
0
2
3-0
3
DT2
DT1
DT0
15-12 11-8 7-4 3-0 15-12 11-8 7-4 3-0 15-12 11-8 7-4 3-0
0
0
2
1
2
4
5
6
7
1
0
2
Obs: O dado do dgito menos significativo (bits 0 a 3) de DT0 perdido e o dgito
mais significativo (bits 12 a 15) de DT2 fica com 0.
8. F113 - WBSL
Desloca uma faixa de dados de 16 bits um dgito (4 bits) para a esquerda.
15-12
0
DT2
11-8 7-4
2
1
15-12
2
DT2
11-8 7-4
1
2
3-0
2
3-0
4
15-12
4
DT1
11-8 7-4
5
6
15-12
5
DT1
11-8 7-4
6
7
3-0
7
3-0
1
15-12
1
DT0
11-8 7-4
0
2
3-0
3
15-12
0
DT0
11-8 7-4
2
3
3-0
0
CLP Matsushita
15 . . 12
1 0 0
11 . . 8
0 0 1
7..4
0 1
3..0
0 1
2. F121 - ROL
Rotaciona um dado de 16 bits um nmero de bits para a esquerda.
CLP Matsushita
- os 4 bits mais significativos (12 a 15) so rotacionados para a esquerda e
ento rotacionados para os 4 bits menos significativos (0 a 3) do registrador
DT0.
Pos. do bit
DT0
15 . . 12
0 0 0 1
11 . . 8
0 0 1 0
Pos. do bit
DT0
15 . . 12
0 0 1 0
11 . . 8
0 0 1 1
7..4
0 1
7..4
1 0
3..0
1 0
3..0
0 0
3. F122 - RCR
Rotaciona um dado de 16 bits um nmero de bits para a direita junto com o
dado do carry (R9009).
15 . . 12
0 0 0 1
11 . . 8
0 0 1 0
Pos. do bit
DT0
15 . . 12
1 0 0 0
11 . . 8
0 0 0 1
7..4
0 1
7..4
0 1
3..0
1 0
3..0
0 1
Carry
0
Carry
0
4. F123 - RCL
Rotaciona um dado de 16 bits um nmero de bits para a esquerda junto com
o dado do carry (R9009).
CLP Matsushita
15 . . 12
0 0 0 1
11 . . 8
0 0 1 0
Pos. do bit
DT0
15 . . 12
0 0 1 0
11 . . 8
0 0 1 1
7..4
0 1
7..4
1 0
3..0
1 0
3..0
0 0
Carry
0
Carry
1
D - rea de 16 bits
n - Constante ou rea de 16 bits que especifica o bit a ser setado (K0 a K15)
Quando X0 acionado o bit 7 de DT0 (D) setado.
Pos. do bit 15 .
DT0
0 1
. 12 11 .
0 0 0 0
.
1
8
1
7
0
.
0
.
1
4
0
3
0
.
0
.
0
0
1
Pos. do bit 15 .
DT0
0 1
. 12 11 .
0 0 0 0
.
1
8
1
7
1
.
0
.
1
4
0
3
0
.
0
.
0
0
1
2. F131 - BTR
Reseta um bit especfico de uma rea de 16 bits.
CLP Matsushita
D - rea de 16 bits
n - Constante ou rea de 16 bits que especifica o bit a ser resetado (K0 a K15)
Quando X0 acionado o bit 7 de DT0 (D) resetado.
Pos. do bit 15 .
DT0
1 1
. 12 11 .
0 1 1 1
.
0
8
0
7
1
.
0
.
1
4
1
3
1
.
0
.
1
0
0
Pos. do bit 15 .
DT0
1 1
. 12 11 .
0 1 1 1
.
0
8
0
7
0
.
0
.
1
4
1
3
1
.
0
.
1
0
0
3. F132 - BTI
Inverte a condio de um bit especfico de uma rea de 16 bits.
D - rea de 16 bits
n - Constante ou rea de 16 bits que especifica o bit a ser invertido (K0 a K15)
Quando X0 acionado o bit 7 de DT0 (D) invertido.
Pos. do bit 15 .
DT0
0 0
. 12 11 .
0 0 0 0
.
0
8
1
7
0
.
0
.
1
4
1
3
0
.
0
.
1
0
0
Pos. do bit 15 .
DT0
0 0
. 12 11 .
0 0 0 0
.
0
8
1
7
1
.
0
.
1
4
1
3
0
.
0
.
1
0
0
4. F133 - BTT
Verifica o estado de um bit especfico de uma rea de 16 bits.
D - rea de 16 bits
n - Constante ou rea de 16 bits que especifica o bit a ser testado (K0 a K15)
Quando X0 acionado o bit 7 do registrador DT0 (D) verificado. Se este bit
estiver setado (1), o rel R900B fica resetado (0), e se o bit estiver resetado (0), o
rel R900B seta (1).
CLP Matsushita
Pos. do bit 15 .
DT0
0 1
. 12 11 .
0 0 0 0
.
1
8
1
7
0
.
0
.
1
4
0
3
0
.
0
.
0
0
1
X0: acionado
Rel R900B
5. F135 - BCU
Conta o nmero de bits setados (1) de uma rea de 16 bits.
Pos. do bit
Binrio
15 . . 12
0000
Pos. do bit 15 . . 12
Binrio
0000
Decimal
6. F136 DBCU
DT10
11 . . 8 7 . . 4
0001 0011
DT0
11 . . 8 7 . . 4
0000 0000
K5
3..0
0101
3..0
0101
CLP Matsushita
DT11
DT10
Pos. do bit 15 . . 12 11 . . 8 7 . . 4 3 . . 0 15 . . 12 11 . . 8 7 . . 4 3 . . 0
Binrio
0011 0010 0000 0001 0000 0001 0011 0101
Pos. do bit
Binrio
Decimal
15 . . 12
0000
DT0
11 . . 8 7 . . 4
0000 0000
K9
3..0
1001
CLP Matsushita
Rels Internos Especiais
R9000
R9007
R900A
R900B
R900C
R900E
R9010
R9011
R9012
R9013
R9014
R9015
R9018
R9019
R901A
R901B
R901C
R901D
R901E
Registradores Especiais
DT9000
DT9022
DT9040
DT9041