UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Per, DECANA DE AMRICA)

FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA
CURSO: LABORATORIO DE CIRCUITOS DIGITALES II

LABORATORIO N 5
INFORMES:
Para cada diseo en el programa DSCH, mostrar el esquemtico (de componentes lgicos) de los
bloques constitutivos, la tabla de verdad, funcin booleana, diagrama de estados y verificar su
funcionamiento mediante el diagrama de tiempos adecuado, con los comentarios explicativos
necesarios para cada pregunta, incluir la vista de pantalla de los circuitos y su simulacin
temporal.
Preparar el informe en WORD, adjuntar los archivos *.sch de los diseos, comprimir en un directorio
con sus apellidos y enviar simultneamente a: (ralarconm@unmsm.edu.pe, ramatutti@gmail.com).

DISEOS
De las siguientes preguntas y hacer su correspondiente simulacin en el DSCH.
PREGUNTAS OBLIGATORIAS:
A) Revisar el ejemplo 8051Traffic.sch.
- Buscar en Internet informacin sobre la arquitectura del microprocesador de INTEL 8051.
- Describir y hacer un diagrama de flujo de la programacin del ejemplo indicado.
B)

Revisar el ejemplo Rom8x8.sch, modificar el diseo para mostrar en el display la palabra

HOLA!

C)

En la figura, por la lnea de entrada serie Y llegan datos de 0 a 9 en

cdigo BCD natural empezando con el bit menos significativo.
Considerar que siempre se tiene un primer bit igual a UNO para
indicar el comienzo de cada dato BCD y cuando no llegan datos la
entrada permanece en CERO. La salida Z debe ponerse a UNO
si a la entrada llega alguna combinacin que NO pertenezca al
cdigo BCD. Disear el circuito FSM secuencial sncrono, definir su
diagrama de estados (08 estados como mximo).

PREGUNTAS OPCIONALES ( Resolver 02 como mnimo)

A) Disear un circuito secuencial sncrono como una FSM tipo MOORE, tal que la salida Z
permita detectar secuencias de TRES o ms UNOS consecutivos en la entrada Y.

B) Disee un circuito secuencial sncrono FSM cuya salida sea 1 cuando en su entrada se
presente la secuencia 101. Use FF-D.

C) En la figura se tiene el diagrama de estados, de una FSM tipo MEALY, con una sola entrada
X0. Disear el correspondiente circuito secuencial sncrono. Use FF-JK.

00
X0=1

11
1

01

10
0

D)
Un edificio tiene un depsito de agua para suministrar a los diferentes pisos inferiores, el depsito es
alimentado por una electrobomba B cuyo control ON/OFF debe ser totalmente automtico.
Se instalan 02 sensores de agua en el depsito, uno de nivel mximo M y otro de nivel mnimo N.
Cuando el nivel del agua alcanza M, la electrobomba se detiene. Cuando el agua no alcanza el sensor
N, la electrobomba se pone en marcha. Para cualquier otra condicin se debe parar la electrobomba.
Se pide disear el circuito que realiza el control de la electrobomba B, teniendo como entradas M y N.
Hacer el diseo para los dos casos:
- Circuito secuencial SIN reloj
- Circuito secuencial CON reloj

IMPORTANTE:
DURACIN: 02 SEMANAS.
Los informes sern INDIVIDUALES o GRUPALES (mximo 03 alumnos habilitados), escoger las
preguntas de forma variada, esta prohibido copiar.
Los informes deben ser ordenados y claros, incluir una CARTULA con los datos del alumno.
Los informes deben enviarse ANTICIPADAMENTE (el da anterior) para proceder a su revisin.
Las revisiones se realizan al inicio de clases y es OBLIGATORIA la presencia del alumno.
El alumno SUSTENTA en el computador las preguntas que ha implementado.