INTRODUCCIN

1. Introduccin
Los sistemas digitales secuenciales, a diferencia de los combinacionales cuentan con una
retroalimentacin por parte de sus salidas en sus entradas. Esto permite obtener elementos de
memoria.
Los latches y flip flops son dispositivos que almacenan informacin, pero hay una diferencia
entre ambos. La salida del latch cambia en el momento en que su entrada cambia. Por otro lado, los flip
flops son habilitados por flanco y en el momento en que detectan uno su salida llega a variar. Las
primeros se conocen como memorias asncronas y los ltimos como memorias sncronas.

OBJETIVOS
En sta prctica pondremos a prueba los conocimientos adquiridos respecto a los flip flops D, J-K, y T.
Cotejaremos las hojas de datos de los fabricantes para ver la configuracin de nuestros CI. Se usar el
oscilador LM555 con configuracin astable para generar una seal de reloj que llegue a los circuitos.
Adems, se harn los esquemticos correspondientes de los circuitos utilizados para cada uno de los flip
flops.

PLANEAMIENTO DEL PROBLEMA

De acuerdo a lo visto en clase se pide armar el flip flop D, el flip flop JK y el flip flop T, junto con un
oscilador LM 555 en configuracin astable y que emita pulsaciones aproximadamente a un segundo,
este ltimo para poder simular el CLOK o mejor conocido como seal de reloj. En el caso del flip flop T,
tenemos la problemtica de que el CI no es muy comercial por lo que deber ser armado dependiendo
del JK o el D. Para poder armar cada uno es necesario conocer sus especificaciones por lo que se pide la
consulta de la informacin en la datasheet, ya obtenida la informacin, es necesario seleccionar con
cual se armara el T.
Ya armados los flip flops se proceder a verificar que cada uno funcione como lo expresa su tabla de
verdad, en quipo comprender como es el comportamiento de cada uno y en el caso del T saber cmo
este fue armado con el JK.

MARCO TEORICO Y ESTADO DEL ARTE

Circuito Integrado LM555

El temporizador IC 555 es un circuito integrado (chip) que se utiliza

en una variedad de temporizador y se aplica en la generacin de
pulsos y de oscilaciones. El 555 puede ser utilizado para
proporcionar retardos de tiempo, como un oscilador, y como un
circuito integrado flip-flop.

Especificaciones generales del 555

Vcc

5-Voltios

10-Voltios

15-Voltios

Notas

Frecuencia mxima (Astable)

500-kHz a 2-MHz

Nivel de tensin Vc (medio)

3.3-V

6.6-V

10.0-V

Nominal

Error de frecuencia (Astable)

~ 5%

~ 5%

~ 5%

Temperatura 25 C

Error de temporizacin (Monoestable)

~ 1%

~ 1%

~ 1%

Temperatura 25 C

Mximo valor de Ra + Rb

3.4-Meg

6.2-Meg

10-Meg

Valor mnimo de Ra

5-K

5-K

5-K

Valor mnimo de Rb

3-K

3-K

3-K

Reset VH/VL (pin-4)

0.4/<0.3

0.4/<0.3

0.4/<0.3

Corriente de salida (pin-3)

~200ma

~200ma

~200ma

Varia con el Mfg y el diseo

Aplicacin:
Pin 1- Tierra o masa: ( Ground ) Conexin a tierra del circuito.
Pin 2- Disparo: ( Trigger ) En este pin es donde se establece el inicio del tiempo de retardo, si el 555 es
configurado como monostable.
Pin 3- Salida: ( Output ) Aqu estar el resultado de la operacin del temporizador, ya sea que este
funcionando como monostable, astable u otro.
Pin 4- Reset: Si este pin se le aplica un voltage por debajo de 0.7 voltios, entonces la patilla de salida 3 se
pone a nivel bajo. Si esta patilla no se utiliza hay que conectarla a Vcc para evitar que el 555 se resetee.
Pin 5- Control de voltaje: ( Control ) El voltaje aplicado a la patilla # 5 puede variar entre un 40 y un 90%
de Vcc en la configuracin monostable. Cuando se utiliza la configuracin astable, el voltaje puede
variar desde 1.7 voltios hasta Vcc.
Pin 6- Umbral: ( Threshold) Es una entrada a un comparador interno que tiene el 555 y se utiliza para
poner la salida (Pin 3) a nivel bajo bajo.
Pin 7- Descarga: ( Discharge ) Utilizado para descargar el condensador externo utilizado por el
temporizador para su funcionamiento.
Pin 8- Vcc: Este es el pin donde se conecta el voltaje positivo de la alimentacin que puede ir desde 4.5
voltios hasta 16 voltios (mximo).
En la configuracin astable aparece un tren continuo de pulsos de onda rectangular o cuadrada en
la salida y los tiempos de estas ondas dependen de las resistencias R1, R2 y C1.

Circuito Integrado HD74LS73

Este circuito posee dos entradas de datos (J-K), y una entrada

de reloj, independiente para cada biestable. Las salidas son
complementarias.
Los datos de las entradas son procesados despus de un
impulso completo de reloj. Mientras este permanece en nivel
bajo el Slave est incomunicado del Master.
En la transicin positiva de reloj los datos de J y K se
transfieren al master. En la transicin negativa del reloj la
informacin del Master pasa al Slave. Los estados lgicos de
las entradas J y K debe mantenerse constantes mientras la
seal de reloj permanece en nivel alto. Los datos se
transfieren a la salida en el flanco de bajada de la seal de Reloj.
Aplicando un nivel bajo a la entrada clear (CLR) la salida Q se pondr a nivel bajo, independientemente
del valor de las otras entradas.

Vista Superior
El integrado esta dividi en dos flip- flops con entradas J,Y y una entrada CLEAR que sirve para poner en
"0" en la salida Q.

Tabla de Verdad:

Especificaciones tcnicas:

Circuito Integrado HD74LS74

Vista Superior, este integrado posee dos flip-flops tipo D, con entrada D, entrada Clear (borrar), y un
entrada Preset que sirve para poner directamente en el biestable un "1" en la salida Q.

Tabla de verdad:

FLIP-FLOP D
El smbolo lgico para un flip-flop D es el siguiente:

Tiene solamente una entrada de datos (D), y una entrada de reloj (CLK). Las salidas Q Y 1. Tambin se
denomina " flip-flop de retardo ". Cualquiera que sea el dato en la entrada (D), ste aparece en la salida
normal retardado un pulso de reloj. El dato se transfiere durante la transicin del nivel BAJO al ALTO
del
pulso
del
reloj.
Su tabla de verdad es la siguiente:
D

Qsiguiente

X=no importa

FLIP-FLOP JK
El

smbolo

lgico

para

un

flip-flop

JK

es

el

siguiente:

Este flip-flop se denomina como "universal" ya que los dems tipos se pueden construir a partir de l. En
el smbolo anterior hay tres entradas sncronas (J, K y CLK). Las entradas J y K son entradas de datos, y
la entrada de reloj transfiere el dato de las entradas a las salidas.
La

tabla

de

la

verdad

del

flip-flop

JK

es

la

siguiente:

Modo de retencin (hold). Este modo corresponde al estado de memoria. Los pulsos de reloj en la
entrada CK no tienen efecto alguno sobre las salidas.
Modo reinicializa (reset). La salida Q se lleva a 0 cuando J = 0, K=1 y el pulso de reloj cambia de ALTO a
BAJO.
Modo inicializa (set). La salida Q se lleva a 1 cuando J = 1, K = 0 y el pulso de reloj cambia de ALTO a
BAJO.
Modo de cambio de estado o de conmutacin (toggle). En este modo, el estado de la salida Q se
cambia de manera alterna (de 1 a 0, de 0 a 1 y as sucesivamente) cada vez que llega un pulso de reloj.

Se dice entonces que el FF J-K est en modo de transicin cuando la entrada J y K permanecen en 1.
Este modo de operacin es muy til.
Ecuacin:

El Flip-Flop T
El flip-flop T o "toggle" (conmutacin) cambia la salida con cada borde de pulso de clock, dando una
salida que tiene la mitad de la frecuencia de la seal de entrada en T.

Es de utilidad en la construccin de contadores binarios, divisores de frecuencia, y dispositivos de

sumas binarias en general. Algunas versiones del flip-flop T operan bajo el control de los pulsos del
reloj, en este caso, el flip-flop alterna si T=1 cuando el reloj hace una transicin de alto a bajo y conserva
su estado actual si T=0 cuando el flip-flop est controlado por el reloj.
El circuito equivalente del flip-flop T con reloj, es slo un flip-flop JK con entradas J=K=T, y su entrada C
es controlada por la seal del reloj. La ecuacin caracterstica del flip-flop T con reloj se puede deducir
de la ecuacin del flip-flop JK, sustituyendo T por J y K de la manera siguiente:

Su tabla de verdad se muestra a continuacin:

T

Qsiguiente

DISPARO DE LOS FLIP-FLOPS

La mayor parte de los complicados equipos digitales operan como un sistema secuencial sncrono, lo
que sugiere que un reloj maestro enve las seales a todas las partes del sistema para la operacin del
mismo. Un tren de pulsos de reloj, tpico, se muestra en la siguiente figura.

La distancia horizontal en la onda es el tiempo y las distancia vertical es la tensin.

DESARROLLO DEL SISTEMA

CIRCUITOS ESQUEMATICOS
Flip-Flop D

Flip-Flop JK

Flip-Flop T

Seal de reloj de 1 Hz

Tabla de verdad
Inputs

Outputs

Clear

Clock

NQ

NQ

NQ

NQ

Tabla de verdad
Inputs

Outputs

PRE

CLR

CLK

NQ

NQ

ANLISIS DE RESUNTADOS
Como ya habiamos visto anteriormente el funcionemiento de los flip flop D, JK y T, nos podemos
imaginar los resultados obtenidos correctamente, y esta no es una ecepcin, nuestros circuitos
funcionaron correctamente, tanto los flip flop como nuestro 555.

CONCLUSIONES
ANA KAREN HERNNDEZ SNCHEZ
Esta prctica es muy importante para el curso ya que estas son las bases del mismo, con esta misma
pudimos reforzar nuestros conocimientos tericos, adems de que aprendimos ms sobre los Flip-Flop
como los pin clear y preset.
EDUARDO REYES COETO
Con esta prctica comprendimos el funcionamiento de los flip-flops Jk, T y D, los cuales son capaces de
almacenar un bit de informacin, todos tuvieron un comportamiento igual al esperado en cada flanco
de subida realizaban los cambios esperados, nos dimos cuenta de que es necesario conectar
adecuadamente todos los pines, incluyendo el pin de CLEAR Y PRESET estos tienen funciones
especficas pero si no se polarizan ocasionaran que el circuito no funcione adecuadamente.
ARTURO TELLEZ MATEOS
En el curso de secuenciales es importante saber o comprender todo desde un inicio por lo que la
importancia de armar cada uno de los fliop flops es importante para saber con qu se trabajara en el
curso, en este caso el conocer cmo se armara depende de investigar sus especificaciones de cada uno
y en el caso del T saber con cual sera mejor armarlo.
Al momento de armar cada flip flop notamos que tenamos un problema con las entradas del pre y el cl
y procedimos a investigar bien en la datasheet, ya estando en la prctica checamos el comportamiento
de cada uno mediante su tabla de verdad y en equipo comprendimos como se comportaban.
OMAR MOLINA MARTNEZ
En la industria y en diferentes dispositivos podemos encontrar elementos de memoria. Conocer las
bases de stos nos permitir en un futuro implementarlo en el diseo de nuestros propios sistemas.
Durante la prctica pusimos a prueba tres diferentes tipos de flip flops: D, J-K, y T. Observamos que su
comportamiento coincidi con las tablas de verdad que vimos en clase. Tambin, aprendimos que es
importante leer las hojas de especificaciones porque por un momento tuvimos problemas al conectar
las entradas PRE y CL en los flip flops. Una vez ya revisada la hoja de datos, aprendimos que para que
nuestras memorias funcionen de la forma que nosotros esperamos tenamos que conectar las entradas
mencionadas a Vcc. Aadido a esto, otro aprendizaje peculiar fue el de conocer el nombre del tipo de
conexin pull down que se da entre los interruptores y las resistencias que van conectadas a tierra. Me
considero todava inexperto en el rea de la electrnica, pero llevando a cabo ms prcticas, asistiendo
a clases sistemas digitales secuenciales y estudiando s que puedo mejorar en esto.
MIRIAM ANGELICA MARTINEZ MORENO
Comprender los flop flops tiene gran utilidad, ya que es la base del almacenamiento de memoria. Tiene
amplias aplicaciones en el campo de la electrnica y la informtica, ya que almacenan bits que pueden

representar el estado de un secuenciador, el valor de un contador, un carcter ASCII en la memoria de

un ordenador, o cualquier otra clase de informacin.

REFERENCIAS
Texas instruments www.ti.com
http://www.paleotechnologist.net/
Electrnica digital fcil-Francisco Ruiz Vasallo
DISEO DIGITAL PRINCIPIOS Y PRCTICAS, Tercera Edicin, John F. Wakerly, PEARSON Prentice
Hall.
El Flip-Flop D, M Olmo R Nave, Electricidad y Magnetismo, HyperPhysics. Recuperado el 2-6-2014 de:
http://hyperphysics.phy-astr.gsu.edu/hbasees/electronic/dflipflop.html
El Flip-Flop T, M Olmo R Nave, Electricidad y Magnetismo, HyperPhysics. Recuperado el 2-6-2014 de:
http://hyperphysics.phy-astr.gsu.edu/hbasees/electronic/tflipflop.html
Flip-Flop J-K, M Olmo R Nave, Electricidad y Magnetismo, HyperPhysics. Recuperado el 2-6-2014 de:
http://hyperphysics.phy-astr.gsu.edu/hbasees/electronic/jkflipflop.html
HD74LS73A, Datasheet[online] Recuperado el 2-6-2014 en:
http://www.datasheetcatalog.net/es/datasheets_pdf/H/D/7/4/HD74LS73A.shtml
HD74LS74A, Datasheet[online] Recuperado el 2-6-2014 en:
http://documentation.renesas.com/doc/products/logic/r04ds0012ej0300_hd74ls74a.pdf

APENDICES
Un biestable (flip-flop en ingls), es un multivibrador capaz de permanecer en uno de dos estados
posibles durante un tiempo indefinido en ausencia de perturbaciones. Esta caracterstica es
ampliamente utilizada en electrnica digital para memorizar informacin. El paso de un estado a otro
se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se dividen en:

Asncronos: slo tienen entradas de control. El ms empleado es el biestable RS.

Sncronos: adems de las entradas de control posee una entrada de sincronismo o de reloj. Si
las entradas de control dependen de la de sincronismo se denominan sncronas y en caso
contrario asncronas. Por lo general, las entradas de control asncronas prevalecen sobre las
sncronas.

La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de
bajada). Dentro de los biestables sncronos activados por nivel estn los tipos RS y D, y dentro de los
activos por flancos los tipos JK, T y D.
Los biestables sncronos activos por flanco (flip-flop) se crearon para eliminar las deficiencias de
los latches (biestables asncronos o sincronizados por nivel).