Electrnica Digital

Universidad Distrital Francisco Jos de Caldas.

Objetivos:
Identificar las entradas en el sistema de la caldera.
Identificar los estados y codificarlos.
Construir el diagrama de estados.
Realizar el diseo correcto, verificar que el sistema funcionen y que todo sea de manera automtica.
Verificar la eficacia de la mquina de estados para sintetizar un diseo.
Materiales:

Protoboard
Fuente DC ajustada a 5V
Cable
Un Dip Switch de 3 entradas.
Leds
Integrado 74LS08
Integrado 74LS04
Integrado 74LS32
Integrado 74LS74
Leds.
Resistencias

Marco terico:
Una mquina de estados es un modelo que realiza clculos o procedimientos de manera automtica, se basan en
el concepto de funcin de transicin, parecido al Flip-flop, adems de poseer estados y transiciones que lo
enviaran de un estado al otro; para realizar una mquina de estados se tienen en cuenta 6 pasos:

1.
2.
3.
4.
5.
6.

Identificacin de las entradas y salidas.

Identificacin de estados
Codificar los estados, asignado una salida a cada uno.
Construir el diagrama de estados
Construir la tabla de estados siguientes
Sintetizar el diseo (hardware)

AND: Esta operacin se representa por un punto o por la ausencia de un operador, cualquier entrada en cero
provocara un cero en su salida.
Simbologa y tabla de verdad:

Forma de conexin:

NOT: Esta operacin se representa por un apstrofe (algunas veces por una barra), su uncin es negar la variable
que entre en ella.
Simbologa y tabla de verdad:

Forma de conexin:

OR: Esta operacin se representa por un signo ms, cualquier entrada en 1 provocara un 1 en la salida.
Simbologa y tabla de verdad:

Forma de conexin:

Flip-Flop 74LS74 tipo D.

Este integrado es demasiado til cuando se necesita almacenar un nico bit como dato. Este circuito tiempo D
bsico se obtiene mediante un inversor aplicado al flip-flop S-R. Puesto que es un flip-flop inverso se obtiene

respuesta o disparo cuando el flanco del reloj esta en bajada, aunque se analiza en funcionamiento igual al resto.
Para ello, el dispositivo de almacenamiento temporal es de dos estados alto y bajo, en la cual su salida adquiere el
valor de la entrada D cuando se activa la entrada CLK.
La ecuacin caracterstica del flip-flop tipo D es:

Y su tabla de verdad es:

D
0
1

Q
X
X

QPrximo
0
1

Descripcin funcional:
El siguiente grafico ilustra la mquina de estado que se desea disear digitalmente.

1. Identificacin de las Entradas y Salidas de la Maquina:

Entradas: L, T, V.
Salidas: V1, C, V2, A.
2. Identificacin de los Estados:
Estados:
- Llenar la caldera (LC).
- Calentar la Caldera (CC).

Desocupar la Caldera (DC).

Error (E).

3. Codificar los estados y asignarle una salida a cada estado:

Q1 Q0 V1
LC 0 0 1
CC 0 1 0
DC 1 0 0
E
1 1 0

4. Construir el diagrama de estados:

C V2 A
0 0 0
1 0 0
0 1 0
0 0 1

5. Construir la Tabla de Estados siguientes: a continuacin se muestra la tabla de verdad.

Cdigo de
Estado
Presente
Q1
Q0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

Cdigo de
Estado Futuro

Entradas
L
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

T
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

V
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

D1
0
0
1
1
0
1
1
1
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1

D0
0
0
1
1
1
1
1
1
1
1
1
1
1
0
0
1
0
0
0
1
0
1
0
1
1
1
1
1
1
1
1
1

Salidas de Estado Presente

V1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

C
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

6. Descripcin funcional (Sintetizar el Diseo)

Se hace uso de los mapas de Karnaugh para obtener la funcin de D1, D0, V1, C, V2 y A.
Para D1:

V2
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0

A
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Q1 Q0\LTV 000 001 011 010 110 111 101 100

00
0
0
1
1
1
1
1
0
01
1
1
1
1
1
1
1
0
11
1
1
1
1
1
1
1
1
10
1
0
1
1
1
1
1
1
Al agrupar trminos se obtiene que:

Para D0:
Q1 Q0\LTV 000 001 011 010 110 111 101 100
00
0
0
1
1
1
1
1
1
01
1
1
1
1
0
1
0
1
11
1
1
1
1
1
1
1
1
10
0
0
1
0
0
1
1
0
Al agrupar trminos se obtiene que:

Para V1:
Q1\Q0 0 1
0
1 0
1
0 0
Al agrupar trminos se obtiene que:

Para C:
Q1\Q0 0 1
0
0 1
1
0 0
Al agrupar trminos se obtiene que:

Para V2:
Q1\Q0 0 1
0
0 0
1
1 0
Al agrupar trminos se obtiene que:

Para A:
Q1\Q0 0 1

0
1
Al agrupar trminos se obtiene que:

Simulaciones: Esquema:

Tabla de verdad:

0 0
0 1

Conclusiones:

Se comprendieron de manera adecuada los pasos a seguir para la realizacin de una maquina de estados.
Codificar los estados es una manera rpida de generar un tabla de verdad importante para el montaje del
circuito, de acuerdo a la cantidad de estados sabremos de cuantos bits tiene que ser la codificacin
El diagrama de estados da una idea clara de que pasa en el sistema y de cuando se generar los errores, un
diagrama de estados bien realizado es el resumen de los tres primeros pasos por ende realizar una
ingeniera inversa a partir de este resultara provechoso, adems podemos presentar un diagrama de
estado cclico como en el laboratorio o uno secuencial que no sea necesariamente de orden cclico
Para sintetizar el diseo es necesario que los 5 pasos anteriores sean correctos, este punto resulta ser el
ms significativo porque es el diseo ya del Hardware implementar.
Mediante las mquinas de estado se es capaz de comprender el proceso automatizado de situaciones o
de solucin a problemas reales.

Bibliografa:
[1] L. ROGER TOKHEIM, Principios digitales.
[2] M. MORRIS MANO, Lgica digital y diseo de computadores.
[3] HERBERT TAUB, Circuitos Digitales y Microprocesadores.
[4]
Maquina
de
estados
finitos
[En
http://uncomp.uwe.ac.uk/genaro/Papers/Veranos_McIntosh_files/.pdf.

lnea],

disponible

[5] Biestable [En lnea], disponible en: http://es.wikipedia.org/wiki/Biestable#Biestable_T_.28Toggle.29.

en: