Sunteți pe pagina 1din 7

DISEO DE SISTEMAS CON DISPOSITIVOS

LGICOS Y
MICROPROCESADORES
Diseo e implementacin de un Microprocesador en cdigo VHL
Sandra Mrquez Figueroa
Maestra en Ingeniera Elctrica
Universidad de Guanajuato, Divisin de Ingenieras del Campus Irapuato-Salamanca.
Carretera Salamanca-Valle de Santiago km. 3.5 + 1.8km.Comunidad de Palo Blanco.
Tel. 464-1291005
smarkezf@gmail.com
04 de Diciembre de 2014.
Resumen: El presente trabajo exhibe la metodologa que se sigui para el desarrollo de un Microprocesador
(Micro para futuras referencias), implementando algunas de las funciones del Lenguaje ensamblador, mediante
las cuales se manejaron la Unidad Aritmtica Lgica (ALU), la memoria, el registro W y un contador del
programa entre otras.

1. Objetivo
El presente trabajo describe el diseo y
desarrollo de un microprocesador de 8 bits, con
una arquitectura diseada desde cero, mediante
el cual se puedan ejecutar algunas de las
instrucciones del lenguaje ensamblador, los
bloques implantados y programados son
tomados de la arquitectura que debe tener todo
microprocesador, las Instrucciones que se
implementaros son algunas que utilizan los
PIC, toda la implementacin se program en
VHDL. Lo importare es probar las funciones y
comprobar el resultado obtenido.

2. Introduccin
El Microprocesador es el circuito integrado
central y ms complejo dentro la mayora de
los electrnicos de la actualidad, es en pocas
palabras el cerebro de todo aquel componente
tecnolgico de hoy en da, desde telfonos
celulares y pasando por una gran cantidad de
electrodomsticos hasta automviles y medios
de transporte. Este se encuentra constituido

principalmente por registros, una ALU y una


unidad de control.
Un microprocesador es capaz de:
1. Ejecutar operaciones.
2. Transferir informacin.
3. Tomar decisiones.
4. Atender interrupciones.
El
microprocesador
(o
simplemente
procesador) es el circuito integrado central y
ms complejo de un sistema informtico; a
modo de ilustracin, se le suele llamar por
analoga el cerebro de un computador.
Esta unidad central de procesamiento est
constituida, esencialmente, por registros, una
unidad de control, una unidad aritmtica lgica
(ALU) y una unidad de clculo en coma
flotante.
La medicin del rendimiento de un los cuales
se comercializan los procesadores de una
misma marca y referencia. Un sistema
informtico de alto rendimiento puede estar
equipado con varios microprocesadores
Pgina 1 de 7

trabajando en paralelo, y un microprocesador


puede, a su vez, estar constituido por varios
ncleos fsicos o lgicos.
Un ncleo fsico se refiere a una porcin
interna
del
microprocesador
cuasiindependiente que realiza todas las actividades
de una CPU solitaria, un ncleo lgico es la
simulacin de un ncleo fsico a fin de repartir
de manera ms eficiente el procesamiento.

mediante un seleccionador, de entre las


diversas lneas existentes.
El diagrama de la Figura 1 muestra un de
multiplexor de 1 a 2, lo que quiere decir que
cuenta con una entrada y dos salidas, ambas de
8 bits, mientras que el selector es de 1 bit, esto
se debe a que solo toma la decisin entre uno u
otra.

3. Metodologa
Para el desarrollo de este proyecto se deben
tener en cuanto cierto factores importantes
tales como:

Componentes
bsicos
de
un
microprocesador.
Funciones de cada uno de los
componentes que forma parte un
microprocesador.
Proponer y disear cada uno de estos
componentes.
Definir cuales funciones son las que se
ejecutaran
dentro
de
nuestro
microprocesador.
Definir los estados finales.
Elegir el mejor medio por el cual se
llegaran a estos estados finales.
Comprobar y verificar que se lleg
correctamente a los estados finales
deseados.

4. Antecedentes
4.1 Demultiplexor

Figura 1: Demultiplexor 2 a 1.

4.2 Multiplexor

Los multiplexores son bloques combi


nacionales dentro de un lenguaje de
programacin con varias entradas y una nica
salida de datos, estn dotados de entradas de
control capaces de seleccionar una, y slo una,
de las entradas de datos para permitir su
transmisin desde la entrada seleccionada
hacia dicha salida.
El diagrama de la Figura 2 muestra un
multiplexor de 2 a 1, lo que quiere decir que
cuenta con dos entradas y una salida de 8 bits,
con un solo selector de 1 bit, esto se debe a que
solo toma la decisin entre uno u otra.

Un de multiplexor consta de una entrada de


datos, varias seales de control y las lneas de
salida, en un microprocesador es el
componente destinado a transmitir una seal
binaria a una determinada lnea, elegida

Pgina 2 de 7

Figura 2: Multiplexor 2 a 1.

La Figura 3 muestra un multiplexor de 4 a 1,


en el cual cuenta con cuatro entradas y una
salida, su selector es de 2 bits.

Figura 4: Multiplexor 4 a 1 con dos


selectores.
4.3 ALU
La unidad aritmtica lgica, tambin conocida
como ALU (Siglas en ingles de arithmetic
logic unit), es un bloque digital que calcula
operaciones aritmticas (como suma, resta,
multiplicacin, etc) y operaciones lgicas (si,
y, o, no), entre dos nmeros.

Figura 3: Multiplexor 4 a 1.

En la Figura 4 se muestra un multiplexor


anidado de 4 a 1, en el cual cuenta con cuatro
entradas y una salida, este multiplexor al
contrario del primero cuenta con dos selectores
debido a que tiene que tomar seis decisiones,
elige entre una de las cuatro entradas por lo que
el selector es de 2 bits, y de manera
consecuente utiliza un selector de 1 solo bit
para tomar la decisin sobre que dejar salir, o
una de las cuatro salidas de entrada o un estado
de alta impedancia, este estado es usado debido
a que la memoria RAM de datos es
bidireccional lee y escribe por el mismo canal,
este estado impide que al momento de estar
leyendo el multiplexor deje pasar valor al
bloque de la memoria.

Figura 5. Unidad Aritmtica Lgica.


En la Figura 5 se muestra un tpico smbolo
esquemtico para una ALU.
4.4 RAM

Una memoria RAM como se ve en la Figura 6


consiste en un conjunto de registros, los cuales
Pgina 3 de 7

puede accederse en forma arbitraria, sirve para


almacenar datos de forma temporal, los
ncleos IP de la FPGA Altera implementan los
siguientes modos de memoria:
* RAM:1 Port Single port RAM.
* RAM:2 Port Dual port RAM.

5. Recursos disponibles
Compilador Active_HDL.
Computadora personal.

6. Desarrollo
Para utilizar cualesquiera de lo modos de
memoria, la seleccin de estos depende del
dispositivo de destino y las caractersticas de la
memoria. Los bloques internos proporcionan
las siguientes caractersticas:
Escribir y Leer Operaciones realizar
Habilitacin de lectura
Habilitacin de escritura

Para comenzar este proyecto se tuvo un estudio


durante de Microprocesadores, se estudi cada
uno de sus componentes ms importantes y que
formaran base de nuestro diseo, as como el
tipo de funciones que se pueden ejecutar y el
resultado de cada una de ellas.
El procedimiento que se sigui para dar
comienzo al diseo del Microprocesador fue el
siguiente:
1. Una vez estudiado los componentes
principales se comenz a disear cada
uno de ellos manera genrica, con esto
se hace referencia a que cada uno de
ellos pueden sufrir cambios durante el
proceso de diseo para determinar qu
y cul es el mejor.

Figura 6. Memoria RAM.


4.5 HDL
Hardware Description Language es un
lenguaje de programacin de alto nivel que se
utiliza para definir la estructura, diseo y
operacin de circuitos electrnicos digitales.
De este modo, los lenguajes de descripcin de
hardware hacen posible una descripcin formal
de un circuito electrnico, y posibilitan su
anlisis automtico y su simulacin.

2. Ya habiendo diseado e implementado


los componentes principales dentro del
entorno d Active_HDL, se propuso un
diagrama de cmo se podran conectar
internamente cada uno, como se
muestra a continuacin en la figura 7.

4.6 Active_HDL
Active_HDL es un programa para un
ambiente de Windows, integrando el diseo,
creacin y solucin de problemas mediante el
uso de FPGA.

Figura 7: Diagrama general


1. Ya teniendo una idea de cmo juntar
Pgina 4 de 7

estos componentes se continu con la


unin de cada uno de ellos.
2. Inmediatamente hecho esto se continu
con la implementacin de las funciones
ms bsicas que se introduciran al
Microprocesador
(MOVLW y
MOVWF) y se propuso un diagrama
base de conexiones internas.
3. Ahora se comenz con la modificacin
del diseo base del Microprocesador de
modo que ejecutara todas las funciones
escogidas. Ya teniendo una idea de
cmo juntar estos componentes se
continu con la unin de cada uno de
ellos.
4. Inmediatamente hecho esto se continu
con la implementacin de las funciones
ms bsicas que se introduciran al
Micro (MOVLW y MOVWF) y se
propuso un diagrama base de
conexiones internas.
5. Ahora se comenz con la modificacin
del diseo base del Microprocesador de
modo que ejecutara todas las funciones
escogidas.
6. Finalmente se probaron todas y cada
una de las funciones propuestas y se
lleg a diagramas finales de conexiones
internas y externas mostrados en las
figuras 2 y 3.

Figura 9: Conexiones internas.

7. Por ltimo, con la determinacin y


valides de la prxima jugada, el
elemento 1 puede exponer dicha jugada
dentro del tablero. Y as realizar de
nueva cuenta todo el proceso hasta que
alguno de los elementos gane.

7. Instrucciones
MOVWF MOVLW ADDWF SUBWF INCF DECF
ANDWF ORWF XORWF NOTF CLRF SETF
RLNCF RRNCF ADDLW SUBLW ANDLW ORLW
XORLW

8. Resultados
El diagrama de la estructura lgica se muestra
en la Figura 10 se muestra la parte lgica y
convencional del proyecto.

Figura 8: Conexiones externas.

Pgina 5 de 7

Figura 10: Diagrama del proyecto.

La Figura 14 se observa una simulacin de


todas las instrucciones implementadas en
funcionamiento.

La Figura 11 muestra la grfica de la


instruccin ADDLW, la Figura 12 muestra la
grfica de ADDWF y la Figura 13 muestra la
instruccin DECF.

Figura 14: Simulacin del microprocesador.

9. Conclusiones
Figura 11. Instruccin ADDLW.

Los resultados obtenidos fueron en su mayora


satisfactorios ya que se logr implementar la
mayora de las funciones que se requeran ejecutar
dentro del microprocesador, un ejemplo de esto es
mostrado a continuacin la ejecucin de un
pequeo programa con las siguientes instrucciones:

10. Referencias

Figura 12. Instruccin ADDWF.

[1] Joyanes Aguilar, L., Programacin en


C++. Algoritmos, estructuras de datos y
objetos. Ed Mc Graw Hill.

Figura 13. Instruccin ADDWF.


Pgina 6 de 7

Pgina 7 de 7

S-ar putea să vă placă și