Documente Academic
Documente Profesional
Documente Cultură
.
Unidad Central de
Procesamiento
.
Unidad Central de
Procesamiento
Se encarga de ejecutar los programas almacenados
Arquitectura de Computadoras
Unidad Central de
Procesamiento
Est dividida a su vez en las siguientes unidades:
Unidad de control
Arquitectura de Computadoras
Arquitectura de Computadoras
Elementos de la Ruta de
Datos
Arquitectura de Computadoras
Etapa de bsqueda y
decodificacin
Etapa comn en la ejecucin de todas las
instrucciones.
Arquitectura de Computadoras
Etapa de bsqueda y
decodificacin
Elementos necesarios
Arquitectura de Computadoras
Etapa de bsqueda y
decodificacin
4
+
PC
Dir.Lectura
Memoria de
Instrucciones
Instruccin
Arquitectura de Computadoras
Instrucciones aritmticolgicas
Operaciones a realizar
Elementos necesarios
Banco de registros
Unidad Aritmtico Lgica (ALU)
Arquitectura de Computadoras
Banco de Registros
D.E.
RD
DS2
RF1
RF2
MULT.
4A1
RF2
Reg. 0
DS1
MULT.
4A1
RF1
DS1
RD
REGISTROS
D.E.
DS2
Reg. 1
Reg. 2
Reg. 3
10
Arquitectura de Computadoras
Instrucciones aritmticolgicas
RD
RF2
REGISTROS
D.E.
RF1
c.o.
rs
rt
rd
11
fn.
DS1
ALU
DS2
Operacin a
realizar
Arquitectura de Computadoras
Instrucciones de
transferencia de datos
Operaciones a realizar
Elementos necesarios
Banco de registros
ALU
Unidad de extensin de signo
Memoria de datos
12
Arquitectura de Computadoras
Instrucciones de
transferencia de datos
Clculo de la direccin efectiva
c.o.
rf
rd
desplazamiento
16 bits
+
Direccin de acceso a memoria
13
Arquitectura de Computadoras
Instrucciones de
transferencia de datos
c.o.
rf
rd
desplazamiento
Carga de datos en
un registro.
Leer
Extensin
signo
Direccin
RF2
RF1
DS1
Memoria
de Datos
ALU
RD
REGISTROS
D.E.
Dato
DS2
Suma
14
Arquitectura de Computadoras
Instrucciones de
transferencia de datos
c.o.
rf
rd
desplazamiento
Almacenamiento
de datos en MC.
Escribir
Extensin
signo
Direccin
RF2
RF1
DS1
Memoria
de Datos
ALU
RD
REGISTROS
D.E.
Dato
DS2
Suma
15
Arquitectura de Computadoras
Instrucciones de salto
condicional
Operaciones a realizar
16
Arquitectura de Computadoras
Instrucciones de salto
condicional
Elementos necesarios
Banco de registros
ALU
Clculo de direccin de salto
Sumador
Extensin de signo y desplazamiento de 2 bits
17
Arquitectura de Computadoras
Instrucciones de salto
condicional
Clculo de direccin de salto
c.o.
rf
rd
desplazamiento
16 bits
00
+
Direccin de salto
18
Arquitectura de Computadoras
Instrucciones de salto
condicional
rf
rd
Extensin
signo
RF2
ALU
<<2
DS1
+4
DS2
multiplexor
cero
ALU
RF1
REGISTROS
D.E.
RD
desplazamiento
+4
c.o.
PC
19
Arquitectura de Computadoras
Instrucciones de salto
incondicional
Operaciones a realizar
Elementos necesarios
PC
Sumador +4
Unidad de desplazamiento de 2 bits.
20
Arquitectura de Computadoras
Instrucciones de salto
incondicional
Calcular la direccin a cargar en el PC
c.o.
direccin
00
26 bits
PC actualizado (PC + 4)
0110 1111 .. .. .. .. .. .. .. .. .. .. .. .. .
4 bits
26 bits
00
21
Arquitectura de Computadoras
Instrucciones de salto
incondicional
c.o.
direccin
26 bits
4 bits
28 bits
<<2
+4
PC
+4
4 MSB
22
Arquitectura de Computadoras
23
Arquitectura de Computadoras
[25-0]
Suma
M
U
X
Suma
[20-16]
RF2
0
1 U
[15-11]
RD
Datos
DS1
DS2
0
1M
U
X
PC+4
Cero
ALU
RF1
[25-21]
Registros
2U
Datos
Instruccin
Direccin
PC
Memoria Instrucciones
Direccin
Memoria
Datos
Extensin
signo
[15-0]
<<2
24
Arquitectura de Computadoras
[25-0]
Suma
M
U
X
Suma
[20-16]
RF2
0M
1 U
[15-11]
RD
Datos
DS1
DS2
0
1M
U
X
PC+4
Cero
ALU
RF1
[25-21]
Registros
2U
Datos
Instruccin
Direccin
PC
Memoria Instrucciones
Direccin
Memoria
Datos
Extensin
signo
[15-0]
<<2
25
Arquitectura de Computadoras
[25-0]
Suma
M
U
X
Suma
[20-16]
RF2
0
[15-11]
M
1 U
X
RD
Datos
DS1
DS2
DS1
egistros
Cero
ALU
RF1
[25-21]
Registros
2U
Datos
Instruccin
Direccin
PC
Memoria Instrucciones
0
1M
U
X
Direccin
Memoria
Datos
RF2
Extensin
R DS2
RD signo
PC+4
[15-0]
<<2
26
Arquitectura de Computadoras
[25-0]
Suma
M
U
X
Suma
[20-16]
RF2
0
[15-11]
M
1 U
X
RD
Datos
DS1
DS2
DS1
egistros
Cero
ALU
RF1
[25-21]
Registros
2U
Datos
Instruccin
Direccin
PC
Memoria Instrucciones
0
1M
U
X
Direccin
Memoria
Datos
RF2
Extensin
R DS2
RD signo
PC+4
[15-0]
<<2
27
Arquitectura de Computadoras
[25-0]
Suma
M
U
X
Suma
[20-16]
RF2
0
[15-11]
M
1 U
X
RD
Datos
DS1
DS2
DS1
egistros
Cero
ALU
RF1
[25-21]
Registros
2U
Datos
Instruccin
Direccin
PC
Memoria Instrucciones
0
1M
U
X
Direccin
Memoria
Datos
RF2
Extensin
R DS2
RD signo
PC+4
[15-0]
<<2
28
Arquitectura de Computadoras
MemaReg
[25-0]
Suma
M
U
X
Suma
FuentePC
[20-16]
RF2
0 M
1
[15-11]
U
X
RD
Datos
DS1
DS2
Cero
Direccin
Memoria
Datos
1M
U
X
RegDestino
LeerMem
PC+4
Extensin
signo
[15-0]
<<2
EscribirMem
ALU
RF1
[25-21]
Registros
2U
Datos
Instruccin
Direccin
PC
Memoria Instrucciones
EscribirReg
OpALU
FuenteALU
29
Arquitectura de Computadoras
Unidad de Control
Elemento encargado de generar las seales que
Instruccin
(slo algunos bits)
ControlALU
Unidad de Control
RegDestino
FuenteALU
EscribirReg
LeerMem
EscribirMem
30
Arquitectura de Computadoras
Unidad de Control
FuentePC
Antenior + 4
Calculado de un salto condicional
Calculado de un salto incondicional
31
Arquitectura de Computadoras
Unidad de Control
MemaReg
32
Arquitectura de Computadoras
Unidad de Control
ControlALU
RegDestino
33
Arquitectura de Computadoras
Unidad de Control
FuenteALU
EscribirReg
34
Arquitectura de Computadoras
Unidad de Control
LeerMem y EscribirMem
35
Arquitectura de Computadoras
Control de la ALU
El control de la ALU se realiza mediante las 3
seales ControlALU
36
Arquitectura de Computadoras
Control de la ALU
Las seales de ControlALU se generan a partir del
cdigo de operacin y del tipo de funcin.
37
Arquitectura de Computadoras
Control de la ALU
Para instrucciones de carga y almacenamiento:
38
Arquitectura de Computadoras
Control de la ALU
Circuito bastante complejo.
Se generan varios niveles de decodifacin para:
Simplificar el diseo
Hacerlo ms eficiente
FN
ControlALU
OP
Unidad de Control
Unidad de Control
ALU
OpALU
39
Arquitectura de Computadoras
Control de la ALU
40
Arquitectura de Computadoras
Control de la ALU
41
Arquitectura de Computadoras
Control de la ALU
42
Arquitectura de Computadoras
43
Arquitectura de Computadoras
44
Arquitectura de Computadoras
45
Arquitectura de Computadoras
46
Arquitectura de Computadoras
Registro de instruccin ( IR )
Registro de datos ( MDR )
Registros de datos de ALU ( A y B )
Registro de resultado de ALU ( R )
47
Arquitectura de Computadoras
48
Arquitectura de Computadoras
Operaciones aritmtico-lgicas
Clculo de la direccin de la siguiente instruccin a
ejecutar
PC+4
Resultado de un salto condicional
Resultado de un salto incondicional
49
Arquitectura de Computadoras
mux
MDR
DS1
Cero
ALU
mux
mux
mux
50
Registros
IR
RF2
DS2
<<2
RD
RF1
Salida
Entrada
Memoria
mux
Direccin
PC
mux
Extensin
signo
Datos
Arquitectura de Computadoras
mux
Fase 1: Carga de
Instruccin
<<2
MDR
DS1
Cero
ALU
mux
mux
mux
51
Registros
IR
RF2
DS2
<<2
RD
RF1
Salida
Entrada
Memoria
mux
Direccin
PC
mux
Extensin
signo
Datos
Arquitectura de Computadoras
mux
Fase 2: Decodificacin y
bsqueda de registros
<<2
MDR
DS1
Cero
ALU
mux
mux
mux
52
Registros
IR
RF2
DS2
<<2
RD
RF1
Salida
Entrada
Memoria
mux
Direccin
PC
mux
Extensin
signo
Datos
Arquitectura de Computadoras
53
Arquitectura de Computadoras
mux
MDR
DS1
Cero
ALU
mux
mux
mux
54
Registros
IR
RF2
DS2
<<2
RD
RF1
Salida
Entrada
Memoria
mux
Direccin
PC
mux
Extensin
signo
Datos
Arquitectura de Computadoras
mux
Fase 3: Operacin
aritmtico lgica
<<2
MDR
DS1
Cero
ALU
mux
mux
mux
55
Registros
IR
RF2
DS2
<<2
RD
RF1
Salida
Entrada
Memoria
mux
Direccin
PC
mux
Extensin
signo
Datos
Arquitectura de Computadoras
mux
MDR
DS1
Cero
ALU
mux
mux
mux
56
Registros
IR
RF2
DS2
<<2
RD
RF1
Salida
Entrada
Memoria
mux
Direccin
PC
mux
Extensin
signo
Datos
Arquitectura de Computadoras
mux
MDR
DS1
Cero
ALU
mux
mux
mux
57
Registros
IR
RF2
DS2
<<2
RD
RF1
Salida
Entrada
Memoria
mux
Direccin
PC
mux
Extensin
signo
Datos
Arquitectura de Computadoras
mux
Fase 4:Almacenamiento de
resultado
<<2
MDR
DS1
Cero
ALU
mux
mux
mux
58
Registros
IR
RF2
DS2
<<2
RD
RF1
Salida
Entrada
Memoria
mux
Direccin
PC
mux
Extensin
signo
Datos
Arquitectura de Computadoras
mux
MDR
DS1
Cero
ALU
mux
mux
mux
59
Registros
IR
RF2
DS2
<<2
RD
RF1
Salida
Entrada
Memoria
mux
Direccin
PC
mux
Extensin
signo
Datos
Arquitectura de Computadoras
mux
MDR
DS1
Cero
ALU
mux
mux
mux
60
Registros
IR
RF2
DS2
<<2
RD
RF1
Salida
Entrada
Memoria
mux
Direccin
PC
mux
Extensin
signo
Datos
Arquitectura de Computadoras
mux
MDR
DS1
Cero
ALU
mux
mux
mux
61
Registros
IR
RF2
DS2
<<2
RD
RF1
Salida
Entrada
Memoria
mux
Direccin
PC
mux
Extensin
signo
Datos
Arquitectura de Computadoras
Seales de control
62
Arquitectura de Computadoras
<<2
ALU
mux
PC
mux
<<2
Registros
mux
IR
MDR
Memoria
mux
mux
Ext. Sig.
PC
mux
mux
Seales de control
FuentePC
63
Arquitectura de Computadoras
mux
Seales de control
RD
DS2
RF2
RF1
Registros
ALU
mux mux
<<2
A B
Registros
mux
mux
IR
MDR
Memoria
mux
PC
Ext. Sig.
mux
<<2
DS1
Datos
RegDestino
64
Arquitectura de Computadoras
mux
Seales de control
<<2
<<2
ALU
ALU
mux
Cero
mux
mux
A B
Registros
mux
mux
IR
MDR
Memoria
mux
PC
Ext. Sig.
SelALU-A
65
Arquitectura de Computadoras
mux
Seales de control
<<2
mux
Cero
ALU
ALU
mux mux
<<2
Registros
mux
mux
IR
MDR
Memoria
mux
PC
Ext. Sig.
SelALU-B
66
Arquitectura de Computadoras
mux
Seales de control
Entrada
Salida
mux
ALU
mux mux
A B
Registros
mux
mux
IR
MDR
Memoria
mux
PC
<<2
Direccin
Ext. Sig.
Memoria
<<2
IoD
67
Arquitectura de Computadoras
Seales de control
68
Arquitectura de Computadoras
Unidad de Control
Implementacin de un
autmata de estados.
Unidad de
control
Microprogramada
Salidas
Cableada
Entradas
Cada instruccin
define el conjunto de
seales del camino de
datos que deben estar
activas en un estado
determinado.
Campos cdigo y
operacin del IR
Registro de estado
69
Arquitectura de Computadoras
multiciclo
70
Arquitectura de Computadoras
Excepciones e
interrupciones
Suceso inesperado que cambia el flujo normal de
ejecucin de una instruccin
71
Arquitectura de Computadoras
Excepciones e
interrupciones
Ejemplos:
Arquitectura de Computadoras
Procesamiento de una
excepcin
73
Arquitectura de Computadoras
Procesamiento de una
excepcin
74
Arquitectura de Computadoras
Procesamiento de una
excepcin
75
Arquitectura de Computadoras
Procesamiento de una
excepcin
76
Arquitectura de Computadoras
Tratamiento de excepciones.
Modificacin en la ruta de datos
Arquitectura de Computadoras
Tratamiento de excepciones.
Modificacin en la ruta de datos
78
Arquitectura de Computadoras
Tratamiento de excepciones.
Modificacin en la ruta de datos
Registro de Causa.
79
Arquitectura de Computadoras
Tratamiento de excepciones.
Modificacin en la ruta de datos
Interrupciones vectorizadas.
80
Arquitectura de Computadoras
Tratamiento de excepciones.
Modificacin en la ruta de datos
Nuevos elementos:
EPC
RC (Registro de Causa)
Escr_EPC
Escr_RC
81
Arquitectura de Computadoras
Tratamiento de excepciones.
Modificacin en la ruta de datos
DS1
Datos
EPC
Cero
ALU
mux mux
mux
MDR
DS2
Estado
<<2
mux
IR
RF2
RF1
Salida
Memoria
mux
Direccin Entrada
PC
RD
Registros
Extensin
signo
DIR. RSE
mux
<<2
Unidad
Control
ALU
DA
RC
mux
IND
UNIDAD DE CONTROL
82
Arquitectura de Computadoras
Tratamiento de excepciones.
Modificacin en la ruta de datos
Operaciones a realizar en la Fase 3 ante una
excepcin de IND (Instruccin No Definida)
83
Arquitectura de Computadoras
Tratamiento de excepciones.
Modificacin en la ruta de datos
Retornar de la excepcin
Arquitectura de Computadoras