APOSTILA

SISTEMAS DIGITAIS

NDICE

SISTEMAS NMERICOS ........................................................................................................... 02

INTRODUO ................................................................................................................... 02
SISTEMA DECIMAL ......................................................................................................... 02
SISTEMA BINRIO ........................................................................................................... 02
SISTEMA OCTAL .............................................................................................................. 05
SISTEMA HEXADECIMAL .............................................................................................. 06
PORTAS LGICAS ...................................................................................................................... 10
INTRODUO ................................................................................................................... 10
PORTA INVERSORA (NOT) ............................................................................................. 10
PORTA OU (OR) ................................................................................................................ 10
PORTA E (AND) ................................................................................................................. 11
PORTA NO OU (NOR) .................................................................................................... 12
PORTA NO E (NAND) .................................................................................................... 12
PORTA OU EXCLUSIVO (EXOR) ................................................................................... 13
PORTA NO OU EXCLUSIVO (EXNOR) ....................................................................... 14
LGEBRA BOOLEANA E MAPA DE KARNAUGH .............................................................. 15
INTRODUO ................................................................................................................... 15
RELAES BOOLEANAS ................................................................................................ 15
MAPAS DE KARNAUGHT ............................................................................................... 16
MULTIPLEXADORES ....................................................................................................... 19
DEMULTIPLEXADORES .................................................................................................. 20
FLIP-FLOPs E REGISTRADORES ........................................................................................... 22
INTRODUO ................................................................................................................... 22
TIPO R-S ............................................................................................................................. 22
TIPO D ................................................................................................................................. 24
TIPO J-K .............................................................................................................................. 25
TIPO T ................................................................................................................................. 26
CONTADORES ............................................................................................................................. 27
CRESCENTES .................................................................................................................... 27
DECRESCENTES ............................................................................................................... 30
MEMRIAS .................................................................................................................................. 32
INTRODUO ................................................................................................................... 32
MEMRIAS DE MASSA ................................................................................................... 32
MEMRIAS SEMICONDUTORAS .................................................................................. 33
BIBLIOGRAFIA ........................................................................................................................... 35

Prof.: Paulo Henrique C. Pereira

1/1

APOSTILA

SISTEMAS DIGITAIS

I SISTEMAS NUMRICOS
1) INTRODUO:
A dimenso de um certo conjunto ou seu nmero de elementos se traduz por um nmero.
Para representar um nmero, podemos usar palavras, sinais ou smbolos que so chamados
numerais. Assim, quando queremos representar a quantidade de elementos de um conjunto,
podemos usar uma qualquer das representaes.
Exemplo: os elementos do conjunto de letras do alfabeto (a, b, c, ..., x, z) so 23 ou vinte e
trs.
Conclui-se que um certo conjunto pode ser representado por diversos numerais. O numeral
a maneira de representar um conjunto de elementos, ao passo que o nmero nos d uma idia de
quantidade.
2) SISTEMA DECIMAL:
Entre os sistemas numricos existentes, o sistema decimal o mais utilizado. Os smbolos
ou dgitos utilizados so os algarismos 0, 1, 2, 3, 4, 5, 6, 7, 8 e 9. Os elementos so agrupados de
dez em dez e, por essa razo, os nmeros podem ser expressos por intermdio de potncia de dez e
recebem o nome de sistema de numerao decimal.
Exemplo:
486 = 400 + 80 + 6 = 4 x 100 + 8 x 10 + 6 x 1 = 4 x 102 + 8 x 101 + 6 x 100 , ou seja,
2 10

486 = 4 x 102 + 8 x 101 + 6 x 100

Observe que o nmero 4 est numa posio tal que seu peso igual a 2 e que o nmero 6
por sua vez tem o peso igual a zero. Ento podemos concluir que o algarismo ou dgito,
dependendo do seu posicionamento ter um peso. Note que aquele situado na extrema esquerda do
nmero est sendo multiplicado pela potncia de dez maior, ou seja, o dgito mais significativo
(most significant digit MSD).
Analogamente, o que est situado na extrema direita ser multiplicado pela menor potncia,
ou seja, o dgito menos significativo (least significant digit LSD)
NOTA: a) O princpio de posicionamento, que formula o expoente da base 10, pode ser estendido a
qualquer sistema numrico, ou seja, independe da base numrica em que est representado.
b) Por ser o sistema padro de uso ( o sistema que utilizamos em nosso dia-a-dia), o
sistema decimal no necessita de representao de base, a fim de simplificao de escrita.
3) SISTEMA BINRIO:
Como o prprio nome j indica, tem base 2 e o sistema de numerao mais utilizado em
processamento de dados digital, pois utiliza apenas dois smbolos ou algarismos 0 e 1. Tambm
vale ressaltar, que em processamentos digitais, que o dgito 1 tambm conhecido por nvel lgico
Prof.: Paulo Henrique C. Pereira

2/2

APOSTILA

SISTEMAS DIGITAIS

1, nvel lgico alto, ligado, verdadeiro e energizado. J o dgito 0 poder ser nvel lgico 0, nvel
lgico baixo, desligado, falso e desernegizado.
Assim a cada posio de cada algarismo corresponde uma potncia de 2, como foi exposto
para nmero decimal ao qual correspondia uma potncia de 10.
3.1) Converso de Binrio em Decimal:
o mesmo processo j estudado para base 10, ou seja:
10111(2) = 1 x 24 + 0 x 23 + 1 x 22 + 1 x 21 + 1 x 20 = 16 + 0 + 4 + 2 + 1 = 23
logo: 10111(2) = 23(10) ou 10111(2) = 23 ou 10111(2 = 23
NOTA: devido a sua importncia em sistemas digitais e processamentos de dados digitais, os
dgitos binrios so denominados de bit (da contrao do ingls Binary Digit). Da mesma forma,
o que falamos no sistema decimal, dependendo do posicionamento do algarismo ou bit, ter um
peso; o da extrema esquerda ser o bit mais significativo (most significant bit MSB) e o da
extrema direita o bit menos significativo (least significant bit LSB).
43 210

Ex.: 11011(2 = 1 x 24 + 1 x 23 + 0 x 22 + 1 x 21 + 1 x 20 = 16 + 8 + 0 + 2 + 1 = 27
MSB

LSB

3.2) Converso de Decimal em Binrio:

Na converso decimal-binrio, podem ser utilizados dois mtodos: o primeiro que mais
geral, dito das divises sucessivas, consiste m dividir sucessivamente o nmero por 2 at obtermos
o cociente 0 (zero). O resto dessa diviso colocado na ordem inversa corresponde ao nmero
binrio, resultado da converso de decimal em binrio de um certo nmero de dados.
Ex.: 54 = ?(2

54 2
0

27
1

2
13
1

2
6
0

2
3

1
1

2
0
54 = 110110 (2

O segundo mtodo de converso consiste em, comeando como nmero decimal a ser
convertido, extrair a maior potencia de 2 (menor ou igual) possvel. Repetindo este processo para o
resto dessa subtrao at que o resto seja zero. Concluindo, marque com o dgito 1 os expoentes
utilizados e com dgito zero os expoentes no utilizados.
Prof.: Paulo Henrique C. Pereira

3/3

APOSTILA

SISTEMAS DIGITAIS

Ex.: 54 = ?(2

64 32 16 8 4 2 1

54 32 = 22

22 16 = 6

64=2

22=0

Portanto ns utilizamos as potencias 32=25, 16=24, 4=22 e 2=21, ou seja:

6

64 32 16 8 4 2
resposta

0 1 1

1
0 (2

Este mtodo, evidentemente, exige um pouco mais de raciocnio, devido ao problema de

memorizao das potncias de dois e subtraes.
3.3) Converso de Nmeros Binrios Fracionrios em Decimal:
A converso segue o mesmo processo binrio para decimal j visto, utilizando a mesma
expresso, inclusive os dgitos aps a vrgula em que as potncias ficam com o expoente negativo.
Ex.: 110,11(2 = 1 x 22 + 1 x 21 + 0 x 20 + 1 x 2-1 + 1 x 2-2 = 4 + 2 + 0 + 1 x 1 + 1 x 1
21
22
= 4 + 2 + 0 + 0,5 + 0,25 = 6,75

110,11(2 = 6,75

3.4) Converso de Nmero Decimal Fracionrio em Binrio:

Neste tipo de converso vamos dividir o processo de converso em duas etapas: converso
da parte inteira (j estudada) e converso da parte fracionria.
Exemplo: 6, 75

6 = parte inteira

0,75 = parte fracionria

A converso da parte fracionria efetuada por um processo inverso ao da parte inteira, ou

seja, em vez de divises sucessivas, so efetuadas multiplicaes sucessivas, e a parte inteira que
advier desse processo isolada a cada operao.
Exemplo: 0,75 x 2 = 1,50

0,50 x 2 = 1,00

logo: 6,75 = 110,11(2

NOTA: Dependendo do nmero, chegar ao resultado zero na parte fracionrio, s vezes, muito
extensa ou impossvel (caso de dzima). Ento teremos de definir o nmero de casas decimais que
se quer aps a vrgula, como acontece no sistema decimal.
3.5) Exerccios:
a) 111011(2) = ?

b) 110111(2) = ?

c) 10011(2) = ?

d) 1011,101(2) = ?

e) 102 = (2)

f) 43 = (2)

g) 45,675 = (2)

h) 36 = (2)

Prof.: Paulo Henrique C. Pereira

4/4

APOSTILA

SISTEMAS DIGITAIS

4) SISTEMA OCTAL:
O sistema octal ou base 8 composto por oito smbolos ou dgitos: 0, 1, 2, 3, 4, 5, 6, e 7. Os
nmeros binrios, como vimos, so longos demais para manipularmos; so muito apropriados para
as mquinas ou computadores, mas para seres humanos so muitos trabalhosos.
Se considerarmos trs dgitos binrios, o maior que pode ser expresso por esses trs dgitos
111 ou em decimal 7. Como 0 7 tambm o algarismo mais significativo do sistema octal,
conclui-se que com a combinao de trs dgitos binrios pode-se ter o algarismo octal
correspondente; da tambm poder dizer que os nmeros octais tm um tero do comprimento de
um nmero binrio e fornecem a mesma informao.
4.1) Converso de Octal em Binrio:
A converso de uma base em outra bastante simples, uma vez que se trata da operao
inversa j descrita, ou seja, basta converter individualmente cada dgito octal em trs binrios.
Ex.: 137(8 = ?(2
O nmero 1 equivale a 001(2), o nmero 3 igual a 011(2) e o nmero 7 vale 111(2). Portanto:
137(8) = 001011111(2)

ou seja

137(8) = 1011111(2)

4.2) Converso de Binrio em Octal:

feita pela combinao de trs dgitos binrios, como vimos, podendo assim ter todos os
algarismos octais:
Ex.: 11011011(2) =
1011101(2) =

11

011

011 = 3 3 3 (8)

11011011(2) = 333(8)

011

101 = 1 3 5 (8)

1011101(2) = 135(8)

4.3) Converso de Octal em Decimal:

Esta converso se passa pela converso em binrio e posteriormente em decimal, ou seja:
17(8) = ?

1 x 23 + 1 x 22 + 1 x 21 + 1 x 20

001 111 (2)

8+4+2+1

15

4.4) Converso Decimal para Octal:

Conforme vimos anteriormente, tambm neste caso devemos passar pelo sistema binrio.
22 = ?(8)

10110(2)

10 110

26(8)

4.5) Exerccios:
a) 45(8) = ?(2) = ?

b) 1011(2) = ?(8)

e) 101(2) = ?

f) 47 = ?(2) = ?

Prof.: Paulo Henrique C. Pereira

c) 56(8) = ?

d) 101 = ?(8)

5/5

APOSTILA

SISTEMAS DIGITAIS

5) SISTEMA HEXADECIMAL:
O sistema hexadecimal (hexa) foi criado com o mesmo propsito do sistema octal, para
minimizar a representao de um nmero binrio que o utilizado em processamento. Tanto os
nmeros em hexa como em octal so os meios de manipulao do homem, porm existiro sempre
conversores internos mquina que os converta em binrio, com o qual a mquina trabalha.
Analogamente, se considerarmos quatro dgitos ou bits binrios, o maior nmero que se
pode ser expresso por esses quatro dgitos 1111 ou em decimal 15, da mesma forma que 15 o
algarismo mais significativo do sistema hexadecimal, portanto com a combinao de 4 bits ou
dgitos binrios pode-se ter o algarismo hexadecimal correspondente.
Assim, com esse grupamento de 4 bits ou dgitos, podem-se definir 16 smbolos, o at 15.
Contudo, como no existem smbolos dentro do sistema arbico que possam representar os
nmeros decimais entre 10 e 15 sem repetir os smbolos anteriores, foram usados os smbolos A, B,
C, D, E e F, portanto o sistema hexadecimal ser formato por 16 smbolos alfanumricos: 0, 1, 2, 3,
4, 5, 6, 7, 8, 9, A, B, C, D, E e F.
5.1) Converso Hexa para Binrio:
Basta converter cada dgito hexadecimal em seu similar binrio, ou seja, cada dgito em
hexa equivale a um grupo de 4 bits.
Ex.: B15(16) = ? (2)

B
1
5

11
1011(2)
1
0001(2)
5
0101(2)

Logo, B15(16) = 101100010101(2)

5.2) Converso Binria para Hexa:
De maneira anloga, basta realizar o processo inverso de hexa para binrio.
Ex.: 10011011(2) = ?(16)

1001(2)
1011(2)

9
11

9 (16)
B(16)

Portanto, 10011011(2) = 9B(16)

5.3) Converso Hexa nos demais sistemas e vice-versa:
Como podemos perceber para realizarmos a converso nos demais sistemas basta passarmos
pela binria e/ou pelo sistema decimal.
5.4) Exerccios:
a) 211 = ?(2) = ?(8) = ?(16)

b) 1101011(2) = ?(16) = ? = ?(8)

c) 3747(8) = ?(16) = ?(2) = ?

d) AAE(16) = ? = ?(8) = ?(2)

e) Fazer um programa para sistema de converso entre as diversas bases, somente nmeros inteiros.
Prof.: Paulo Henrique C. Pereira

6/6

APOSTILA

SISTEMAS DIGITAIS

6) Adio e Subtrao Sistema Binrio:

Devido a sua importncia no processamento de dados digitais iremos verificar como uma
mquina (computador) processa a subtrao e adio, j que o sistema utilizado pelas mquinas
os sistemas binrios.
6.1) Adio Binria:
Os microprocessadores (CPU Unidade Central de Processamento, ex. Pentium III) no
processam nmeros decimais; elas processam nmeros binrios. Antes que possamos entender os
circuitos no interior de um microprocessador, devemos aprender como somar nmeros binrios. H
cinco casos bsicos que devem ser entendidos:
Caso 1: quando zero for adicionado a zero, o total ser zero, ou seja: 0 + 0 = 0
Caso 2: quando zero for adicionado a 1, o total ser 1, ou seja: 0 + 1 = 1
Caso 3: quando 1 for adicionado a zero, o total ser 1, ou seja: 1 + 0 = 1
Caso 4: quando 1 for adicionado a 1, o total ser zero e vai 1, ou seja: 1 + 1 = 10
Caso 5: quando realizarmos uma sucesso consecutiva de adio de trs dgitos 1 termos o
seguinte: 1 + 1 + 1 = 11
Visto os casos anteriores podemos verificar o seguinte exemplo:

11100(2)
+ 11010(2)
?

Partimos com a coluna menos significativa para obtermos: 0 + 0 = 0

A seguir, adicionamos os bits da segunda coluna como indicado: 0 + 1 = 1
A terceira coluna d: 1 + 0 = 1
A quarta coluna resulta: 1 + 1 = 0 e transporta 1 (vai 1)
Finalmente, a ltima coluna d: 1 + 1 + 1 = 11
Logo: 11100(2)
+ 11010(2)
110110(2)
6.1.1) Exerccios:
a) 101(2) + 11(2)

b) 11001(2) + 111(2)

d) 111(2) + 1001(2)
Prof.: Paulo Henrique C. Pereira

c) 101011(2) + 1001(2)

e) 1011(2) + 101(2)
7/7

APOSTILA

SISTEMAS DIGITAIS

6.2) Subtrao Binria:

Para subtrair binrios, necessitamos discutir quatro casos:
Caso 1: 0 0 = 0

Caso 2: 1 0 = 1

Caso 3: 1 1 = 0

Caso 4: 10 1 = 1

Para subtrair nmeros binrios maiores, subtramos coluna por coluna, pedindo emprestado
da prxima coluna mais alta quando necessrio. Por exemplo, ao subtrair 101 de 111, procedemos
assim:
111 (2)
- 101 (2)
010 (2)
Partindo da direita, 1 1 d 0; depois 1 0 1; finalmente 1 1 0.
Um outro exemplo seria: subtrair 1010(2) de 1101(2).

1101 (2)
- 1010 (2)
0011 (2)

Na coluna menos significativa, 1 0 1. Na segunda coluna, temos que pedir emprestado (vem
um) da prxima coluna mais alta; ento, 10 1 1. Na terceira coluna, 0 (depois do emprstimo)
0 0. Na quarta coluna 1 1 = 0.
Subtrao direta como a precedente tem sido usada em computadores; no entanto, possvel
subtrair de maneira diferente.
6.2.1) Exerccios:
a) 1100(2) 0101(2)

b) 1011(2) 011(2)

c) 101(2) 010(2)

6.2.2) Complemento de 2:
Os nmeros de magnitude com sinal so fceis de entender, mas eles requerem demasiado
hardware para adio e subtrao. Isso tem levado ao uso amplo de complementos para aritmtica
binria.
Para obtermos o completo de um nmero binrio, basta inverter (trocar) os bits deste
nmero, ou seja:
__
A = 0111 (2)
A = 1000(2) (leia-se A barrado)
O Complemento de 2 definido como a nova palavra obtida pela adio de 1 ao
complemento original desta palavra, isto :
_
A = A + 1
_
Onde A = complemento de 2
e
A = complemento de 1
Prof.: Paulo Henrique C. Pereira

8/8

APOSTILA

SISTEMAS DIGITAIS

Portanto, voltando ao exemplo A = 1001(2)

A utilidade do complemento de 2 de podermos transformar uma subtrao binria em um
processo de adio, ou seja, vamos realizar a seguinte operao aritmtica de subtrao em uma
operao de adio: 1100(2) 101(2)
(em decimal 12 5 = 7)
Primeiramente vamos dar representaes aos nmeros: A = 1100(2) e B = 101(2). Depois
devemos igualar o nmero de dgitos de cada nmero, ou seja, adicionar zeros a esquerda,
quando necessrio (B = 0101(2))
__
Vamos achar o complemento de 2 de B, ou seja: B = 1010(2) e B = 1011(2)
Agora basta realizarmos a adio de A + B, isto : 1100 (2)
+1011 (2)
10111 (2)
Finalmente, isolamos o comprimento do resultado como sendo do mesmo nmero de dgitos dos
nmeros da operao (em nosso caso 4 dgitos), logo nossa resposta ser: 111(2).
6.2.3) Exerccios: Utilizar complemento de 2
a) 1100(2) 0101(2)

b) 1011(2) 011(2)

c) 101(2) 010(2)

d) Fazer um programa que realize adio e subtrao de nmeros binrios de no mximo 4 dgitos.

Prof.: Paulo Henrique C. Pereira

9/9

APOSTILA

SISTEMAS DIGITAIS

II PORTAS LGICAS
1) INTRODUO:
Durante sculos os matemticos sentiram que havia uma conexo entre a Matemtica e a
Lgica, mas ningum antes de George Boole pde achar este elo ausente. Em 1854 ele inventou a
lgica simblica, conhecida por lgebra booleana. Cada varivel na lgebra booleana tinha
qualquer um de dois valores: verdadeiro ou falso. Aps algumas dcadas os engenheiros
entenderem que a lgebra booleana podia ser aplicada Eletrnica dos Computadores.
2) Portas Inversoras (NOT):
Uma inversora uma porta com apenas um sinal de entrada e um sinal de sada, o estado da
sada sempre o oposto da entrada.
Simbologia:

Tabela Verdade:
A

Representao em lgebra Booleana: S = A

3) Portas OU (OR):
A porta OR tem dois ou mais sinais de entrada (padro 02 ou 03) mas somente um sinal de
sada. Se qualquer sinal de entrada for alto (nvel 1 - fechado), o sinal de sada ser alto.
A
Nvel 1

Sada

Simbologia:

A
S

Prof.: Paulo Henrique C. Pereira

10/10

APOSTILA

SISTEMAS DIGITAIS

Tabela Verdade:
A

Representao em lgebra Booleana: S = A + B + C

4) Portas E (AND):
A porta AND tem dois ou mais sinais de entrada (padro 02 ou 03) mas somente um sinal
de sada. Se qualquer sinal de entrada for baixo (nvel 0 - aberto), o sinal de sada ser baixo.
Nvel 1

Sada

Simbologia:
A

Sada

B
Tabela Verdade:
A

Representao em lgebra Booleana: S = A . B

Prof.: Paulo Henrique C. Pereira

11/11

APOSTILA

SISTEMAS DIGITAIS

5) Exerccios:
a) Fazer o circuito de portas lgicas equivalente a seguinte equao booleana: S = (A + C) . B
b) Fazer a tabela verdade para porta AND com 3 entradas.
c) Fazer a tabela verdade para porta OR com 4 entradas.
d) Fazer o circuito de portas lgicas equivalente a S = ((A+B).C) + (A.C) + B

e) Fazer o circuito de portas lgicas para S = ((A.B)+C) . (A+B) . C

6) Portas No OU (NOR):
As portas NOR apresentam as mesmas caractersticas das portas OR, com relao entrada
e sada. Sua diferena esta no fato de ter associado a sua sada uma porta NOT, o que inverte o
resultado de S, ou seja, s teremos nvel lgico 1 na sada quando todas as entradas forem de nvel
0.
Simbologia:
A

B
Representao em lgebra de Boole: S = A + B
7) Portas No E (NAND):
De maneira anloga s portas NOR, as portas NAND nada mais so que portas AND onde
foram acrescentadas portas NOT em sua sada. Portanto, s obteremos nvel 0 quando todos as suas
entradas forem de nvel 1.
Simbologia:
A

Representao em lgebra de Boole: S = A . B

Talvez esta porta seja a mais importante de todas pois atravs dela podemos implementar as
demais:
7.1) Porta NOT:
Prof.: Paulo Henrique C. Pereira

12/12

APOSTILA

SISTEMAS DIGITAIS

7.2) Porta AND:

A
B

7.3) Porta OR:

A

S
B

Tabela Verdade:
A

7.4) Exerccios:
Fazer as tabelas verdades para as portas NOT e AND implementadas com portas NAND de
02 entradas.
8) Portas OU Exclusivo EXOU (EXOR):
Uma porta EXOR reconhece apenas quando houver um nmero impar de entradas em nvel
alto.
Simbologia:
Prof.: Paulo Henrique C. Pereira

13/13

APOSTILA

SISTEMAS DIGITAIS

Para figura (a) temos o circuito equivalente real e na fig. (b) temos a representao convencionada.
Representao em lgebra de Boole: Y = A B ou S = A B
Tabela Verdade:
A

9) Portas EXNOR:
Como mas demais portas, para obtermos uma porta EXNOR, basta adicionarmos ao final de
uma porta EXOR uma porta inversora, o que provocar a inverso dos resultados na sada.
Simbologia:

Representao Booleana: S = A B

ou

S=A

10) Exerccios (Consultar na biblioteca o livro Microcomputadores e Microprocessadores do autor

Malvino)
a) Fazer os problemas 2-16 a 2-21 do livro
b) Fazer os problemas 3-1 a 3-20 do livro
Prof.: Paulo Henrique C. Pereira

14/14

APOSTILA

SISTEMAS DIGITAIS

III LGEBRA BOOLEANA E MAPAS DE KARNAUGH

1) INTRODUO
Iremos Estudar a lgebra booleana e os mapas de Karnaugh, tpicos indispensveis ao
projetista digital. O projeto digital usualmente inicia-se especificando uma sada desejada com uma
tabela-verdade. A pergunta ento como apresentar um circuito lgico que tenha a mesma tabelaverdade. A lgebra booleana e os mapas de Karnaugh so as ferramentas usadas para transformar
uma tabela-verdade num circuito lgico prtico.
2) RELAO BOOLEANAS
O que se segue uma discusso das relaes bsicas em lgebra booleana. Muitas destas
relaes so as mesmas da lgebra comum, o que facilita lembra-las.
Leis Comutativa, Associativa e Distributiva:
A+0=A
_
A+A=1
A.0=0
_____ __ __
A+B=A.B

A+1=A
___
A =A

A+A=A
A.1=A
_
A.A = 0

A(A + B) = A

A.A = A
___ __ __
A.B = A + B
_
A + A.B = A + B

A+B=B+A

A.B=AB

AB = BA

A + (B + C) = (A + B) + C

A(BC) = (AB)C

A(B + C) = AB + AC

A + BC = (A + B)(A + C)

A + A.B = A
_
A(A + B) = A.B

vale lembrar que no se trata de lgebra comum

2.1) Exerccios:
a) Desenhar o circuito AND-OR para:

___
__
a.1) S = ABCD + ABCD + ABCD
___
__
_
_
a.2) S = ABCD + ABCD + ABCD + ABCD

b) Escreva a equao do booleana para:

Prof.: Paulo Henrique C. Pereira

15/15

APOSTILA

SISTEMAS DIGITAIS

c) Determinar o circuito lgico digital e tabela verdade para a seguinte expresso booleana:
_
S = BC + A (B + C)
A

BC

B+C

A(B+C)

d) Idem ao exerccio anterior para uma expresso: S = A ( B + C) + AB

3) MAPAS DE KARNAUGH
Como se pode constatar, a minimizao ou simplificao imprescindvel em um comando
digital. Para realizarmos tal tarefa utilizaremos a minimizao por mapas de Karnaugh que um
mtodo, uma vez entendido, muito simples.
O mtodo consiste em fazer a minimizao a partir de uma tabela da verdade, ou mapa,
porm a simplificao feita sobre um mapa caracterstico chamado mapa de Karnaugh, que
contm os mesmos elementos de uma tabela verdade comum, porm com uma distribuio
diferente. Exemplo:
Tabela Verdade:
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

Prof.: Paulo Henrique C. Pereira

Mapa de Kanaurgh:
C
0
1
0
1
0
1
0
1

S .
0
0
1
1
1
1
0
1

AB

0
1

00
0
0

01
1
1

11
0
1

10
1
1

Obs.: Observe que h uma inverso

de seqncia no mapa.

16/16

APOSTILA

SISTEMAS DIGITAIS

Podemos Observar que no mapa de Karnaugh a combinao para as variveis A, B e C se

obtm pela combinao de uma linha com uma coluna, ou seja, a combinao 0,0,e 0 se obtm pela
combinao da primeira linha com a primeira coluna. Assim, observamos que temos todas as
combinaes de entrada mostradas na tabela verdade.
Vale apena ressaltar que a expresso booleana escrita a partir da tabela verdade
perguntando-se quando obteremos a sada igual a nvel 1, ou seja:
_ _ _
_ _
_
_
S = A.B.C + A.B.C + A.B.C + A.B.C + A.B.C + A.B.C
3.1) Regras para Minimizao (Simplificao):
A simplificao consiste em reunir clulas adjacentes que possuam a mesma sada (1),
formando conjuntos denominados de subcubos e obedecendo s seguintes regras:
a) O nmero de clulas reunidas deve ser o maior possvel, mesmo que para isso uma mesma
clula deve pertencer a dois ou mais conjuntos diferentes;
b) O nmero de clulas reunidas em um subcubo deve ser sempre potncia de 2, ou seja, 1,
2,4,8, 16,...;
c) Uma mesma clula pode pertencer a subcubos diferentes para satisfazer o item A, mas no
fazer agrupamentos desnecessrios (pelo menos uma clula tem de pertencer a um subcubo
somente); e
d) Deve-se formar tantos agrupamentos at que no reste nenhuma sada igual que no tenha
sido agrupada.
A expresso da sada se obtm dos subcubos formados. Cada subcubo define uma funo
AND entre as variveis que no mudam de nvel lgico dentro do subcubo. Os diversos subcubos
obtidos no mapa formam uma funo OR.
Voltando ao exemplo anterior e aplicando-se o mapa de Karnaugh, obteremos a seguinte
expresso booleana simplificada:
_
_
_
_
S = AB + AC + AB ou S = AB + BC + AB
Um mapa de Karnaugh para 4 variveis (A, B, C e D) seria da seguinte forma:
CD

AB

00

01

11

10

00
01
11
10

Prof.: Paulo Henrique C. Pereira

17/17

APOSTILA

SISTEMAS DIGITAIS

3.2) Exerccios:
a) Dado a tabela verdade abaixo, determinar a expresso booleana simplificada por Karnaugh
e o circuito digital resultante.
A

b) Um guindaste deve permitir a elevao de massas compreendidas entre 20 e 80 quilos, pela

atuao do motor M ( a nossa sada S). Para isso ele possui uma plataforma repousando
sobre molas. Segundo o peso das cargas a elevar, trs sensores de carga A, B e C so
atuados. As condies de funcionamento so as seguintes:
1) Em vazio o guindaste deve funcionar, isto , quando nenhum dos sensores
acionado;
2) Para cargas at 20 Kg, ou seja, 0 < p < 20, o guindaste no deve funcionar. Situao
em que somente o sensor A est atuado;
3) Para cargas compreendidas entre 20 e 80 Kg, 20 < p < 80, o guindaste deve
funcionar, quando os sensores A e B permanecem atuados; e
4) Para cargas superiores a 80 Kg, p > 80, o guindaste no deve funcionar, quando
todos os sensores permanecem atuados.
Com base no sistema descrito, determinar:
1) Tabela verdade de funcionamento;
2) Equao Booleana simplificada por Karnaugh; e
3) Circuito digital.
c) Em um circuito digital eletrnico, utiliza-se um LED de 7 segmentos ( a, b, c, d, e, f, g) para
representar os nmeros decimais positivos de um dgito somente. Com base na informao
abaixo, posicionamento dos segmentos e tabela de atuao, completar a tabela e montar o
circuito lgico digital simplificado que atendam as necessidades decimais.

Prof.: Paulo Henrique C. Pereira

18/18

APOSTILA

SISTEMAS DIGITAIS

a
f
e

b
g

Dec

LED

Obs.: 1) Os nmeros que no esto sendo utilizados na codificao ABCD, no interferem

no resultado, ou seja, so condies irrelevantes (representados no mapa de Karnaugh por um X).
Tais condies de irrelevncia devem ser utilizadas como sendo nvel lgico 0 ou 1, o que ir
facilitar nas simplificaes.
2) Cada segmento deve ser considerado como uma sada individual do nosso circuito.
3.3) Outros Circuitos:
3.3.1) MULTIPLEXADOR:
O circuito multiplexador o circuito que coloca na sada, o sinal presente em uma das
entradas selecionadas, segundo as variveis de seleo.
Observando o esquema abaixo, podemos notar que nas entradas designadas por D0 a D3
(Data), so colocadas informaes (0 ou 1), e em funo das outras entradas chamadas de seleo:
A0 e A1 (Adress), colocada na sada, a informao de uma das entradas (D0 a D3).

Prof.: Paulo Henrique C. Pereira

19/19

APOSTILA

SISTEMAS DIGITAIS

O nmero de entradas que pode ser selecionado para colocar suas informaes na sada
mltiplo do nmero de entradas que efetuam a seleo ou entradas de seleo.

Entradas
de
Dados

D0
D1
D2
D3

Multiplexador

A0

Sada S

A1

Entradas de Seleo
Exemplo de Multiplexador de quatro entradas:

Se o nmero de entradas de seleo for o de A0 e A1, o nmero de combinaes possveis

ser: 22 = 4, portanto, conseguiremos selecionar at quatro entradas de dados D0 a D3, como
mostrado no quadro anterior, ou para cada uma das combinaes colocamos a informao de uma
das entradas na sada S.
3.3.2) DEMULTIPLEXADOR:
O circuito demultiplexador executa a funo inversa de um multiplexador, ou seja, coloca
uma entrada, no caso de dados (D), em uma das sadas S0 a S3 em funo das variveis de seleo.
Na entrada D, coloca-se a informao que se quer transmitir a uma ou a outra sada
selecionada por variveis ditas de seleo. Da mesma forma, o nmero de sadas que pode ser
selecionado para receber a informao da entrada D mltiplo do nmero de entradas que efetuam
a seleo ou entradas de seleo.

Prof.: Paulo Henrique C. Pereira

20/20

APOSTILA

Entradas
de
Dados

SISTEMAS DIGITAIS

Multiplexador

A0

D0
D1
D2
D3

Sadas

A1

Seleo
Exemplo de Demultiplexador de quatro entradas:

Com base no estudo do multiplexador podemos facilmente verificar como se d a sada do

demultiplexador.
3.3.3) Exerccio: Fazer o circuito lgico digital para o multiplexador e demultiplexador dos
exemplos estudados.

Prof.: Paulo Henrique C. Pereira

21/21

APOSTILA

SISTEMAS DIGITAIS

IV FLIP-FLOPs E REGISTRADORES
1) INTRODUO:
Um circuito biestvel, tambm chamado de circuito flip-flop ou Latch, apresenta dos
estados estveis (0 e 1) na sada e, pela ao de um pulso externo a uma das entradas, passa de um
estado ou nvel lgico ao outro, l permanecendo at que outro pulso ou estmulo seja dado na
outra entrada. Por essa caracterstica de reter um determinado estado ou nvel lgico que se
classifica como elemento de memria.
__
As duas sadas Q e Q so complementares, e o flip-flop diz-se setado se a sada Q estiver ao
nvel lgico 1 e resetado se ao nvel lgico 0.
Representao:
E1

E2

_
Q

Tabela Verdade:
Estado

1 setado

0 - resetado

Com relao aos flip-flops existem quatro tipos: tipo R-S, tipo D, tipo T e tipo J-K, todos
construdos a partir de portas lgicas bsicas.
2) TIPO R-S:
R-S provm do ingls Reset-Set, que significa desarma-arma ou desaciona-aciona, nomes
esses dados a entradas do prprio flip-flop, um pulso R coloca a sada, ao nvel lgico 0 ou desarma
ou desaciona a sada e um pulso na entrada S coloca a sada ao nvel lgico 1 ou arma ou aciona a
sada.
R

Q
S
Prof.: Paulo Henrique C. Pereira

22/22

APOSTILA

SISTEMAS DIGITAIS

Tabela verdade:
R

QN+1 QN+1 Estado

QN

Seta

Reseta

np

np

Erro

QN Mantm

Onde: np = no permitido
O comportamento da sada para as condies das variveis de entrada pode facilmente ser
entendido pela anlise das prprias portas lgicas que compem o flip-flop.
Na prtica, os flip-flops apresentam uma condio adicional para a condio de R=S=1.
Como pode ser observado, teoricamente as portas apresentam na sada um nvel oscilatrio, ou
seja, 0 ou 1, devido a detalhes construtivos; ento, para essa condio de R=S=1 o flip-flop poder
apresentar sada setada (Q=1) ou resetada (Q=0), dependendo do fabricante.
Todo flip-flop tambm pode ser sncrono ou assncrono, ou seja, com entrada controlada
por relgio (clock) ou no:
R
Q
CLK
Q
S
Para o caso de sincronismo teremos a seguinte tabela:
CLK

QN+1

QN

QN

Np

Prof.: Paulo Henrique C. Pereira

Representao:

23/23

APOSTILA

SISTEMAS DIGITAIS

Uma outra maneira de se analisar a situao atravs do diagrama fasorial ou temporal, que
se consiste em desenhar o grfico de estados (status) em funo do tempo:
CLK

Devido s caractersticas construtivas, as portas AND da entrada de controle do flip-flop

podem atuar ou responder ao nvel ou a transio do sinal (borda) de entrada:

3) TIPO D:
Consiste na interligao das entradas do flip-flop R-S por meio de um inversor, formando
uma entrada nica, conhecida como entrada de dados (tipo D).
Constata-s assim que a informao ou dado que colocado na entrada de dados D a que
est disponvel ou se mantm na sada (memria)
Simbologia:

D
CLK

Prof.: Paulo Henrique C. Pereira

Q
Q
24/24

APOSTILA

SISTEMAS DIGITAIS

Circuito equivalente:
D

CLK

Tabela verdade:
D

CLK QN+1

QN

Observao: Um registrador de dados nada mais do que um conjunto de flip-flops dispostos de

tal maneira a armazenar dados, ou seja, para cada bit que se deseja armazenar utiliza-se um flipflop (elemento de memria).
4) TIPO J-K:
semelhante ao flip-flop R-S, tendo uma caracterstica adicional, J = K = 1 implica em
_
Qn+1 = Qn. Assim, para a condio no permitida da entrada, R=S=1 ou J=K=1, a sada Q ser
igual ao complemento da sada no instante anterior ou estado anterior.

CLK

Simbologia:
J

CLK

_
K Q
Prof.: Paulo Henrique C. Pereira

25/25

APOSTILA

SISTEMAS DIGITAIS

Tabela Verdade:
CLK

QN+1

Estado

QN

Mantm

QN

Mantm

Reset

Set

QN Complemento

5) TIPO T:
Este tipo de flip-flop obtido a partir do flip-flop J-K e um dos mais utilizados,
principalmente em contadores e circuitos de contagem seqencial, devido a sua caracterstica de
dividir por dois o sinal de entrada.
Neste caso, ento, se mantivermos a entrada T do flip-flop ao nvel 1, completa-se a sada a
cada pulso de clock. Este flip-flop tambm pode ser obtido a partir de um flip-flop tipo D, neste
caso, o resultado da sada fica sujeita as variaes do clock.

Nvel 1

CLK
K

CLK

6) Exerccios:
a) Execute a simulao dos circuitos equivalentes com as portas lgicas digitais de
cada tipo de flip-flop e compare seus valores encontrados coma tabela verdade
correspondente.
b) Faa a simulao no laboratrio do flip-flop tipo T utilizando ora o tipo J-K e
hora o tipo D.

Prof.: Paulo Henrique C. Pereira

26/26

APOSTILA

SISTEMAS DIGITAIS

V CONTADORES
Os contadores so circuitos construdos a partir de flip-flops, que, para uma seqncia de
pulsos em suas entradas, geram uma seqncia especfica de pulsos de sada. A principal aplicao
de contagem, divisor de freqncia e tempo (caso do relgio digital).
Podem ser classificados em crescentes e decrescentes e, dentro dessa classificao, como
vimos no caso de biestveis, podem ser sncronos ou assncronos.
1) Contadores Crescentes:

a) Sncronos:
Todos os flip-flops esto sob o mesmo comando de clock, e a sada de um entrada do
outro flip-flop.
Na figura anterior, o flip-flop A, por ter as entradas ao nvel lgico 1, a cada pulso de clock
a sada complemento (0 1 ou 1 0), ao passo que o flip-flop seguinte depende do pulso do flipflop anterior para que a sada se complemente. A tabela verdade mostra o que ocorre com as sada
QA e QB a cada pulso de clock (na tabela o flip-flop sensvel a borda de descida).


b) Assncronos:
Neste caso cada flip-flop possui seu prprio clock, ou seja, a sada de um flip-flop
entrada de clock do flip-flop seguinte.
Na figura abaixo podemos verificar que como todas as entradas dos flip-flops esto ao nvel
lgico 1, pelas caractersticas do flip-flop JK, a cada pulso de clock a sada se complementa. A
tabela verdade mostra o que ocorre com as sadas QA e QB a cada pulso de clock. Pela tabela
podemos ver tambm que o flip-flop sensvel a borda de descida. Para um nmero maior de flipProf.: Paulo Henrique C. Pereira

27/27

APOSTILA

SISTEMAS DIGITAIS

flops, utilizam-se portas lgicas para se estabelecer seqncia de contagem (crescente ou

decrescente).

c) Assncrono com 4 flip-flops:

Prof.: Paulo Henrique C. Pereira

28/28

APOSTILA

SISTEMAS DIGITAIS

Imaginando inicialmente que as sadas de todos os flip-flops estejam ao nvel lgico zero,
observamos a partir disso que na descida do primeiro pulso de clock, a sada QA passa do nvel
lgico 0 para 1, uma vez que as entradas J e KA esto ao nvel lgico 1, mostrando tambm que o
flip-flop sensvel a borda de descida. No prximo pulso de clock, a sada QA passa de 1
0. A
sada do flip-flop B, QB ento, do nvel 0 1, no pulso de descida de QA.


Com o desenho eltrico digital acima, podemos analisar o que ocorre a cada pulso de clock
com cada uma das sadas. Constatamos assim, que a cada dois pulsos de clock temos um pulso na
sada QA e a cada dois pulsos de QA temos um na sada QB e assim sucessivamente, sendo
portanto cada flip-flop um divisor por dois. Na sada do primeiro flip-flop em QA, temos um
divisor por dois do pulso de clock, em QB por quatro, em QC por oito e assim por diante.

ENTRADAS

SADAS

N. CLOCK

QD QC QB QA DECIMAL

Prof.: Paulo Henrique C. Pereira

10

11

10

12

11

13

12

14

13

15

14

16

15
29/29

APOSTILA

SISTEMAS DIGITAIS

A tabela verdade mostra, em termos numricos, o que ocorre a cada pulso de clock com as
sadas de cada flip-flop. Pode-se observar que a cada pulso as sadas indicam, em binrio.
Conclui-se da que os contadores geram uma contagem de pulsos na sada de uma seqncia
de pulsos de entradas. Tambm podemos observar que a contagem mxima que se pode obter em
funo do nmero de flip-flops, ou seja:
C = 2nmero de flip-flop

no exemplo: C = 24 = 16

Os dizeres LSB e MSB, significam os bits menos significativos e mais significativos, a fim
de que possamos determinar uma contagem correta.
2) Contadores Decrescentes:
a) Assncronos:
Os contadores assncronos destacam-se pela caracterstica de ter a sada Q complementar
ligada ao clock do flip-flop seguinte. As entradas adicionais de Preset colocam as sadas Q ao
nvel lgico 1, quando de um pulso nelas aplicado.
Por ser um contador decrescente, inicia-se com todas as sadas ao nvel lgico 1, a partir do
qual a tabela verdade mostra o que ocorre a cada pulso de clock.

Pode-se ainda estabelecer um nmero de contagens que se desejar. A partir de uma lgica
combinacional, pode-se fazer o contador retornar ao seu incio, isto , sadas todas em 1, pela ao
de um pulso na entrada Preset.
b) Sncronos:
__
Nos contadores sncronos, so combinadas as sadas Q por meio de portas lgicas e
interligadas s entradas J e K. As entradas de clock esto sob o mesmo comando.

Prof.: Paulo Henrique C. Pereira

30/30

APOSTILA

SISTEMAS DIGITAIS

A tabela verdade mostra que a cada pulso de clock, as sadas se comportam da mesma
forma que o contador assncrono.
A funo das portas lgicas nas entradas J e K dos flip-flops poder tambm estabelecer
uma seqncia diferente da normal; em resumo, pode-se exercer um controle sobre as entradas e,
conseqentemente, sobre as sadas ou contagem, o que fato tambm nos contadores crescentes.
c) Contador Crescente/Decrescente:
Um mesmo circuito pode efetuar ambas as contagens, crescente ou decrescente,
dependendo de uma lgica que ora conecta a sada Q, ora Q complementar, junto entrada de
clock ou J e K, respectivamente, se o controlador for assncrono ou sncrono.
Coma entrada de modo ao nvel lgico 1, habilateremos o contador a contagens crescentes,
ou seja, so liberadas as sadas Q, por meio das portas lgicas, entrada do clock do flip-flop
seguinte. Com a entrada ao nvel lgico 0, so liberadas as sadas Q complementares.

3) Exerccio: Fazer a tabela verdade para o circuito misto anterior de modo que ora ele atue como
contador crescente e ora como contador decrescente.

Prof.: Paulo Henrique C. Pereira

31/31

APOSTILA

SISTEMAS DIGITAIS

VI MEMRIAS
Os microprocessadores usam dispositivos semicondutores para armazenar programas e
dados. Os mais utilizados so:
RAM (Random Acess Memory): memria de acesso aleatrio
ROM (Read Only Memory): memria somente de leitura
Para expandir o espao de armazenamento de dados, os sistemas microprocessados usam
algum dispositivo de armazenamento de massa, tais como:

Discos flexveis
Discos rgidos
Fitas magnticas
CD-Roms
Etc

Existem 2 tipos de memrias:

1. Memria de Massa
2. Memria Semicondutora
1. Memria de Massa
So memrias utilizadas para armazenagem de grandes quantidades de informaes, ficam
externamente a CPU e normalmente requerem dispositivo perifrico de interfaceamento.
Exemplos: Disco Rgido (Winchester - HD), Fita Magntica, Disco ptico (CD-ROM),
Disco Magntico (disquetes) e etc.
SETOR

TRILHA

O termo formatar um disquete ou HD consiste em criar trilhas e setores no mesmo.

Prof.: Paulo Henrique C. Pereira

32/32

APOSTILA

SISTEMAS DIGITAIS

2. Memria Semicondutora
So memrias utilizadas para armazenagem de pequenas quantidades de informaes, no
necessitam de interface com a CPU, velocidade elevada em relao memria de massa (para
acesso) e trabalham em blocos para armazenamento de dados.
Os tipos de memrias semicondutoras so:

a) ROM
b) PROM
c) EPRO
d) EEPROM ou E2PROM
e) RAM, sendo esta subdividida em: Esttica e Dinmica
a) ROM (Ready Only Memory): memria somente de leitura, ou seja, no conseguimos gravar
nada nesta memria. Possui as seguintes caractersticas: mascarada de fbrica, no voltil e no
apagvel.
Apresenta como estrutura interna uma matriz de diodos:

Exemplo: cartucho de vdeo game

Obs.: No voltil: no ocorre a perda de dados na ausncia de alimentao eltrica.

b) PROM (ROM Programvel): programvel pelo usurio somente uma vez, no voltil e no
apagvel.
Apresenta como estrutura interna uma matriz de fusvel: semelhante a matriz da ROM
porm os diodos foram substitudos por fusveis.
c) EPROM (PROM Apagvel): programada por pulsos eltricos, apagvel por luz ultravioleta,
no se apaga parte da memria, elevada capacidade de armazenamento em relao ROM e
PROM e no voltil.
Prof.: Paulo Henrique C. Pereira

33/33

APOSTILA

SISTEMAS DIGITAIS

Obs.: Quando se deixa esta memria sem a proteo (janela de vidro) em luz ambiente, depois de
um certo tempo perdemos parte dos dados gravados.

d) E2PROM: apagvel e programvel por pulsos eltricos, no voltil, para se apagar

necessitamos selecionar a posio da memria, baixa velocidade do ciclo de erase e save, para
se gravar novamente tem de apagar o que estava gravado anteriormente.

e) RAM (RANDOM ACESS MEMORY): memria de acesso aleatrio e voltil.

formada por 2 tipos:
Esttica: seu elemento de memria Flip-Flop (devido a isto no existe o termo apagar a
memria), fcil acesso, estrutura matricial transparente, devido ao grande nmero de flip-flops
a possui uma placa grande e baixa densidade de armazenamento.

Dinmica: seu elemento de memria capacitor associado a um transistor MOSFET, difcil

acesso, estrutura matricial no transparente (tem de se especificar a linha e a coluna - endereo)
para acesso e/ou apagar, alta densidade de armazenamento, devido presena do capacitor
necessita de um circuito de REFRESH que deve ser atuado no intervalo de 2 a 8 ms.

Linha
Coluna

MOS-FET

CAPACITOR

AMPLIFICADOR
SENSITIVO

Exerccios:
a) Quais so as finalidades das memrias?;
b) Quais so os tipos de memrias? Fale sobre suas caractersticas principais;
c) Quais so os tipos de memrias semicondutoras?
d) Descreva de maneira detalhada as memrias ROM e RAM.

Prof.: Paulo Henrique C. Pereira

34/34

APOSTILA

SISTEMAS DIGITAIS

BIBLIOGRAFIA

1) Tocci, R. Sistemas Digitais Princpios e Aplicaes. Rio de Janeiro: Prentice Hall, 1994.
2) Malvino, A. Microcomputadores e Microprocessadores. So Paulo: McGraw-Hill do Brasil,
1985.
3) Loureno, Antonio Carlos et alli. Circuitos Digitais. So Paulo: rica, 1996.
4) Arajo, Celso de; Chui, William Soler. Praticando Eletrnica Digital. So Paulo: rica,
1997.
5) Uyemura, John P. Sistemas Digitais: uma abordagem integrada. So Paulo: Thomson
Pioneira, 2002.
6) Monteiro, Mrio Antonio. Introduo Organizao de Computadores. Rio de Janeiro:
LTC, 2000.

Prof.: Paulo Henrique C. Pereira

35/35