REPBLICA BOLIVARIANA DE

VENEZUELA
INSTITUTO UNIVERSITARIO POLITCNICO
SANTIAGO MARIO
ESCUELA DE INGENIERA ELECTRNICA
EXTENSIN MATURN

ELECTRNICA DE POTENCIAS II
DISEO DE INVERSOR DC AC DE ALTA
POTENCIA

Profesor:
Ing. Gabriel Patio

Realizado por:
Br. Adrian M. Carreo T.
Semestre:
Seccin:

Maturn, Enero de 2015

IX
Nocturno - D

NDICE

INTRODUCCIN.......................................................................................................1
DESARROLLO TERICO.......................................................................................2
Teoras.................................................................................................................2
Inversores multinivel.........................................................................................2
Inversores multinivel con condensadores flotantes.........................................5
Inversores multinivel con inversores en cascada.............................................7
Estrategias PWM...............................................................................................7
Anlisis del inversor.........................................................................................13
Seleccin del dispositivo de potencia..............................................................19
Asignacin de seales de disparo....................................................................20
FORMULAS Y CLCULOS...................................................................................22
Seleccin de los dispositivos de potencia........................................................23
REFERENCIA BIBLIOGRFICA.........................................................................25
ANEXOS.....................................................................................................................27

INTRODUCCIN
Los inversores multinivel son inversores de ltima tecnologa que pueden generar
corrientes o incluso voltajes sinusoidales con mucho menor contenido armnico que los
inversores convencionales de dos niveles. Si el nmero de niveles es lo suficientemente alto, se
puede obtener un voltaje y corriente casi perfecto. La tecnologa multinivel permite generar
seales de corriente y voltaje de mejor calidad que las obtenidas con tcnicas de modulacin
por ancho de pulso.
Se calcularan los componentes para alimentar 3 bombas de cincuenta hp cada una. El
inversor constara con una entrada en corriente continua de 48 voltios y una salida de 460 voltios
a 60 hercios de frecuencia.

DESARROLLO TERICO
Teoras
Inversores multinivel
El inversor en la electrnica de potencia tiene la funcin de convertir una tensin de
entrada de CD en una tensin de CA, con la magnitud y frecuencia deseadas. Sin embargo, en
aos recientes las aplicaciones de electrnica de potencia en generacin, transmisin y
distribucin de energa han comenzado a demandar equipos que alcanzan niveles de potencia de
megawatts [7]. Esto lleva al desarrollo de nuevas topologas que empleen dispositivos capaces
de operar en rangos de frecuencias medias y soporten niveles de tensin y corriente elevados.
En la figura I.1 se muestran algunas de las aplicaciones de los dispositivos de potencia y su
intervalo de operacin.
Como una respuesta a las necesidades arriba mencionadas, se desarroll la topologa
multinivel. Esta incluye arreglos de dispositivos de potencia (IGBT o MOSFET) alimentados
con fuentes de energa de CD. Estos arreglos se agrupan en mdulos, que en conjunto y
mediante un adecuado patrn de conmutacin generan niveles de tensin que asemejan una
seal de tensin de CA, tal como se observa en la figura I.2. Las ventajas que presenta el
utilizar esta topologa son: menores esfuerzos de tensin en los dispositivos, una estructura
modular y la disminucin en el contenido armnico de la forma de onda de tensin generada.

Figura I.1. Aplicaciones de los dispositivos de potencia [8].

Hasta el momento, se han reportado en la literatura tcnica tres topologas bsicas de
inversores multinivel: 1) inversores multinivel de diodos de enclavamiento; 2) inversores
multinivel de condensadores flotantes; 3) inversores en cascada [7], [9], [10], [11]. En general
estas topologas se emplean en sistemas de bombeo, compresores, traccin elctrica,
compensacin de potencia reactiva y armnicos [7], [11]. Adems, de fuentes de respaldo y de
poder, accionadores de mquinas elctricas, entre otras.
I.6.1.1 Inversores multinivel de diodos de enclavamiento
Esta topologa aparece reportada en la literatura tcnica en el ao de 1991 en aplicaciones
relacionadas con prototipos de laboratorio, debido a los problemas de desequilibrio en los
condensadores [7], [13]. Este inversor consiste de (m-1) condensadores en el bus de CD, donde
cada condensador debe mantener una tensin de VCD/(m-1). Adems, requiere de (m-1)*(m-2)
diodos de enclavamiento, los cuales deben bloquear la tensin del condensador. En la figura I.3
se muestra la estructura de un inversor multinivel con diodos de enclavamiento de 3 niveles.

Figura I.2. Forma de onda caracterstica de un inversor multinivel.

donde: m

= nmero de niveles de tensin

VCD = tensin de alimentacin en CD

Las ventajas y desventajas que presenta esta topologa son las siguientes:

Ventajas
Y La eficiencia puede ser alta si se consigue que los dispositivos conmuten a la frecuencia
de la fundamental.
Y El flujo de potencia reactiva puede ser controlado.
Y Los mtodos para la secuencia de activacin de los interruptores son simples.

Desventajas
Y Si el nmero de niveles es elevado, la cantidad de diodos aumenta de forma tal que el
inversor se torna muy complejo de construir.
Y Es difcil controlar el flujo de potencia real para inversores individuales. Debido a que
slo se obtiene energa de los condensadores, esto provoca un desequilibrio en el bus de CD.
4

Figura I.3. Inversor multinivel con diodos de enclavamiento

Inversores multinivel con condensadores flotantes
En esta topologa, los diodos de enclavamiento se sustituyen por condensadores, los
cuales a travs de las posibles combinaciones de conexin generan la tensin de salida, lo que
permite obtener un sistema redundante. Sin embargo, los problemas para mantener equilibradas
las tensiones asociadas a los condensadores evitan que la topologa
se desarrolle en aplicaciones de potencia media. El bus de CD consta de (m-1)
condensadores y requiere de (m-1)(m-2)/2 condensadores auxiliares por fase, donde cada
condensador debe mantener una tensin de VCD/(m-1), al igual que en la topologa anterior. En
la figura I.4 se presenta la estructura de un inversor multinivel con condensadores flotantes de 3
niveles.
Las ventajas y desventajas de esta topologa son las siguientes:

Ventajas

Y Posee una gran cantidad de condensadores de almacenamiento que pueden servir de

respaldo cuando se tiene un corte de energa.
Y Provee diferentes combinaciones de conmutacin para balancear los niveles de tensin.
Con esto tambin se obtiene un balance en las prdidas de conmutacin y conduccin en los
interruptores.
Y El flujo de potencia activa y reactiva puede controlarse, lo cual hace al inversor
candidato para aplicaciones bidireccionales en corriente.
Y La eficiencia puede ser alta debido a que los interruptores pueden conmutar a la
frecuencia de la componente fundamental del patrn PWM.

Figura I.4. Inversor multinivel con condensadores flotantes.

Desventajas
El nmero excesivo de condensadores hace al inversor muy voluminoso cuando el
nmero de niveles es grande.
El control del inversor es complicado debido al desequilibrio presente en los
condensadores, siendo un problema serio en aplicaciones como filtro activo, ya que debe
compensar armnicos.
6

Inversores multinivel con inversores en cascada

Los inversores multinivel en cascada estn constituidos por inversores puente completo
conectados en serie, lo cual permite a los interruptores de potencia manejar slo una porcin de
la tensin total del sistema. Esta topologa se utiliz en un principio como accionador de
motores y en la compensacin de energa reactiva y armnicos. En la actualidad su mayor
aplicacin se encuentra en la traccin elctrica y en la generacin de tensiones de CA a partir de
fuentes de energa de CD. En la figura I.5 se muestra el esquema de un inversor multinivel en
cascada de 5 niveles.

Figura I.5. Inversor multinivel con inversores en cascada.

Una de las principales desventajas que presenta la topologa multinivel con inversores en
cascada es el utilizar fuentes de tensin aisladas. Una solucin a este problema se plantea en
[17], la cual consiste en una sola fuente de tensin y agregar transformadores a la salida de cada
inversor, como se muestra en la figura I.6. Con esto se evita el uso de fuentes de tensin
aisladas. Esta solucin es adecuada para filtros activos serie en donde estos transformadores de
salida pueden utilizarse como el punto de conexin entre la lnea y el convertidor.
Estrategias PWM

En electrnica de potencia, la modulacin del ancho de pulso se utiliza como una seal de
control para el encendido o apagado de los interruptores de potencia que conforman al
convertidor. Una de las estrategias de modulacin ms utilizadas es el PWM senoidal, la cual
opera en sincrona con la lnea de alimentacin y facilita su implementacin. Esta estrategia
presenta el inconveniente de producir componentes armnicas de alta frecuencia y una
atenuacin en la componente fundamental. Adems, slo se aplica en inversores que generan
dos o tres niveles de tensin en la forma de onda de salida.

Figura I.6. Variante de la topologa de inversores multinivel en cascada.

Por lo tanto, para la aplicacin de inversores multinivel, se han realizado modificaciones a
la estrategia PWM senoidal, PWM programado [18] y a la estrategia vectorial [12] con la
finalidad de generar los patrones de conmutacin de los interruptores de potencia. Las variantes
obtenidas de stas han permitido realizar una serie de clasificaciones, esto se puede observar en
la figura I.7, donde se tienen cuatro grupos constituidos por: estrategia multipasos, PWM
senoidal, PWM programado y PWM vectorial [32]. A su vez el PWM senoidal se subdivide en
dos grupos: portadoras desfasadas y disposicin de portadoras.

Figura I.7. Clasificacin de las estrategias PWM en inversores multinivel.

Una ramificacin ms completa de las diferentes estrategias PWM aplicadas en inversores
multinivel se presenta en la figura I.8. Las consideraciones tomadas para realizar la
clasificacin se basan en dos tipos: modulacin del ancho de pulso y la estrategia
escalonada o programada.

Figura I.8. Clasificacin de las estrategias de modulacin multinivel.

Si bien existen muchas clasificaciones en las estrategias PWM, slo se revisar la basada
en multiportadora por ser una de las estrategias ms empleadas en los sistemas industriales y en
los inversores multinivel en cascada.
9

Estrategia PWM multiportadora

Esta estrategia de modulacin es una variante de la estrategia PWM sinusoidal. Su
principio de funcionamiento est basado en la comparacin de una seal sinusoidal de
referencia con m-1 seales portadoras (triangulares) de la misma amplitud y frecuencia, lo que
permite reducir el contenido armnico de la seal de tensin de salida. Por lo mismo, es una
estrategia muy utilizada en aplicaciones industriales y cuenta con un nmero considerable de
variantes, las que se clasifican en dos categoras:
Estrategia de disposicin de portadora
Estrategia PWM de portadoras con corrimiento en fase
Estrategia de disposicin de portadora
La mayora de las estrategias de modulacin PWM basadas en portadoras se generan a
partir de la estrategia presentada en, donde la seal de referencia se compara con seales
portadoras apiladas de la misma amplitud. Las variantes ms importantes de esta estrategia
son:
1.

Disposicin opuesta en fase (POD): las seales triangulares que se encuentran

por encima del punto cero tienen un corrimiento en fase de 180 con respecto a las seales
triangulares por debajo del punto cero.
2.

Disposicin en fase (PD): todas las seales portadoras estn en fase.

Tpicamente estas estrategias se utilizan en la topologa de inversores multinivel con

diodos de enclavamiento por que el nmero de niveles producidos es pequeo. En la figura I.9,
se muestran las dos variantes de la estrategia de disposicin de portadora.

10

Figura I.9. Variantes de la estrategia de disposicin de portadora: a) PD; b) POD.

Estrategia PWM de portadoras con corrimiento en fase
Esta estrategia de modulacin se caracteriza por emplear corrimientos entre las seales
portadoras, tal como se muestra en la figura I.10, para posicionar el rizo de conmutacin a una
frecuencia mayor a la frecuencia de conmutacin [7]. Estos corrimientos se determinan
mediante la ecuacin I.1 y la localizacin del rizo de conmutacin con la ecuacin I.2. Adems,
reduce el contenido armnico de la seal de tensin de salida [7] [19] [20] [33]. Su campo de
aplicacin se desarrolla en inversores multinivel en cascada, en los que permite obtener cierto
grado de libertad en la asignacin de las seales de conmutacin, y en la topologa con
condensadores flotantes.

11

(I.1)

donde: n

= nmero de seales portadoras por fase

= ngulo de corrimiento en fase de la portadora

En general las estrategias PWM, empleadas en las topologas multinivel, presentan la

desventaja de aumentar su complejidad de implementacin a medida que se busca sintetizar una
onda de tensin sinusoidal con un mayor nmero de niveles. Debido a que utilizan etapas
constituidas generalmente por elementos analgicos, lo cual incrementa el tamao e influye en
la dificultad de la localizacin de fallas y en una disminucin en la capacidad de modificacin
del sistema [11].

frizo = n fSW
(I.2)

donde: fSW
frizo

= frecuencia de conmutacin de la portadora

= frecuencia del rizo en la tensin de salida

Figura I.10. Estrategia de modulacin de portadoras con corrimiento en fase.

En la tabla I.1 se muestra que para generar una tensin de salida de 5 niveles se necesitan
4 seales portadoras, para generar una seal de tensin de 7 niveles se requieren de 6 seales
12

portadoras y as sucesivamente. As pues, es necesario desarrollar una estrategia PWM

que facilite la reproduccin de m niveles de tensin sin la dificultad que implica la generacin
de m-1 seales portadoras.
Tabla I.1. Seales portadoras necesarias por rama en un CMLI.

Nmero
de niveles
Reproducidos
3
5
7
9
1
1
.
.
.
m

Nmero de
seales
portadoras/ra
2
4
6
8
1
1
.
.
.
m-1

Localizacin del
rizo
de
2
4
6
8
1
1
.
.
.
n*fSW

ngulo
de
desplazami
1
9
6
4
3
3
.
.
.
360/n

Por lo tanto, en los ltimos aos el enfoque de las investigaciones sobre las estrategias de
modulacin ha consistido en minimizar la complejidad de la implementacin y disminuir el
contenido armnico en la seal de salida.
Anlisis del inversor
La topologa multinivel de inversores en cascada esta constituida por inversores puente
completo alimentados en tensin, los cuales requieren de una adecuada seal de control que
determine el estado de conmutacin de los interruptores de potencia para reproducir una forma
de onda de m niveles. A medida que el nmero de niveles en el inversor incrementa de manera
natural la seal reproducida se acerca ms a una senoide perfecta. En consecuencia, la
distorsin armnica disminuye aproximndose acero. Sin embargo, el incremento en el nmero
de niveles aumenta la complejidad del sistema e introduce problemas de desequilibrios en los
condensadores del bus de CD.
Para comprender con mayor detalle el punto anterior, en la figura II.1 se muestra una
forma de onda de 5 y otra de 25 niveles de tensin. En esta figura se observa que la seal
reproducida por el segundo inversor se aproxima de manera ms exacta a la seal deseada.

13

Figura II.1. Aproximacin sinusoidal con el inversor multinivel: a) 5 niveles, b) 25

niveles.
Para determinar el nmero de niveles de tensin reproducidos en esta topologa, es
necesario conocer el nmero de fuentes de CD que integran al sistema [7], [15], [24], tal como
se observa en la ecuacin (II.1).

(II.1)

donde: s
m

= nmero de fuentes de CD

= nmero de niveles de tensin

As, la tensin total de salida entre fase y neutro se obtiene por medio de la suma de las
tensiones individuales que cada inversor proporciona [22], [24], quedando definida en la
ecuacin (II.2), de la siguiente manera:

(II.2)

14

Por otro lado, la generacin de los niveles de tensin en cada inversor depende de una
seleccin en la secuencia de disparo de los interruptores como la mostrada en la tabla
II.1. Esta secuencia es slo una de las posibles combinaciones ya que esta topologa tiene
la caracterstica de desarrollar estados redundantes de tensin para sintetizar la forma de onda
sinusoidal de salida.

Tabla II.1. Estados de conmutacin en un inversor de 3 niveles.

V
out

+
0
0
-

1
1
0
0

Estados de
conmutacin
S
S
S
0
1
1
0
0
1
1
0

S
0
0
1
1

En la figura II.2 se muestran los tiempos de conmutacin en un inversor puente completo,

basados en la tabla II.1, y el tiempo muerto que debe existir entre los interruptores de una
misma rama del inversor. En este caso entre los interruptores S11 y S12, S13 y S14. La
magnitud del parmetro del tiempo muerto depende directamente del dispositivo de
conmutacin utilizado. Con base en la combinacin de seales es posible generar tres niveles de
tensin, como se observa en la figura II.2-b.

15

Figura II.2. Secuencia de disparo de los interruptores: a) Inversor puente completo; b)

patrn de conmutacin.
Para reproducir una seal constituida por un mayor nmero de niveles de tensin se
muestran las tablas II.2 y II.3. En ellas se presentan los estados de conmutacin de un inversor
multinivel en cascada de 5 y 7 niveles de tensin, constituidos por dos y tres inversores en serie
respectivamente.

Figura II.3 Inversor multinivel en cascada de 5 niveles

Tabla II.2. Estados de conmutacin en un inversor de 5 niveles.

V
+
+
0
-

A0

1
1
1
0
0

S
0
0
0
1
1

S
1
1
0
0
0

Estados de conmutacin
S
S
S
S
S
0
1
0
1
0
0
1
0
0
1
1
1
0
0
1
1
0
1
1
0
1
0
1
0
1

Los estados de conmutacin mostrados en las tablas se determinan con base en los
inversores de las figuras II.3 y II.4.

16

Tabla II.3. Estados de conmutacin en un inversor de 7 niveles.

V
+
+
+
0
-

A0
S

1
1
1
1
0
0
0

S
0
0
0
0
1
1
1

S
1
0
0
0
1
1
0

S
0
1
1
1
0
0
1

Estados de conmutacin
S
S
S
S
S
S
S
1
0
1
0
1
0
1
1
0
1
0
1
0
1
1
0
0
1
1
0
1
1
0
0
1
1
0
0
0
1
1
0
0
1
0
0
1
0
1
0
1
0
0
1
0
1
0
1
0

S
0
0
0
1
1
1
1

Figura II.4 Inversor multinivel en cascada de 7 niveles.

En lo que respecta a la estructura trifsica, la salida de cada uno de los inversores
monofsicos en cascada puede conectarse tanto en delta como en estrella [22]. La figura
II.5 muestra el diagrama esquemtico de un inversor de cinco niveles conectado en
estrella utilizando dos puentes completos por fase

17

Figura II.5. Estructura trifsica de un inversor multinivel en cascada.

Figura II.6. Tensin lnea a lnea en un inversor multinivel en cascada

En este caso, la tensin de salida VAN de la fase A, se obtiene mediante la suma de la
tensin VA1 y la tensin VA2 y as sucesivamente como se mostr en la ecuacin (II.2). De
la misma manera se obtienen las tensiones para las fases B y C. Tericamente, el
nmero mximo de niveles de tensin entre fases f que se puede obtener en un inversor
multinivel en cascada trifsico est determinado por la ecuacin (II.3) [7].
f=2m-1

18

(II.3)

Por lo tanto, para un inversor multinivel en cascada trifsico de 7 niveles fase a

neutro se traducen en 13 fase a fase como se ilustra en la figura II.6.
En la tabla II.4 se muestra el nmero de niveles obtenidos entre fases en un inversor
multinivel en cascada trifsico conforme aumenta el nmero de inversores en el sistema de
potencia.
Tabla II.4. Niveles de tensin en un inversor multinivel en cascada trifsico.

Nmero
de
1
2
3
4
5
6
.
.
.
s=(m-

Nmero de
niveles
3
5
7
9
1
1
.
.
.
m=(2s

Nmero
de niveles
5
9
13
17
2
2
.
.
.
f=(2m

Seleccin del dispositivo de potencia

La topologa multinivel de inversores en cascada esta integrada por inversores puente
completo alimentados en tensin. Analizando la configuracin se tiene que la tensin pico de
salida para cada inversor esta dada por:

(II.13)

Los esfuerzos en los interruptores para esta configuracin corresponden slo a una parte
de la tensin total del sistema, debido a la conexin en serie de los inversores. Sin embargo, la
19

corriente que circula por los transistores y diodos esta en funcin de la carga del sistema con
lo que los esfuerzos en corriente son los mismos para todos los dispositivos.
Por consiguiente, los interruptores de potencia y los diodos de enclavamiento se
dimensionan considerando solamente la tensin de alimentacin de un puente completo y la
corriente de la carga del sistema. Para asegurar un funcionamiento adecuado de los
dispositivos ante variaciones en el sistema se recomienda un factor de seguridad de 80% sobre
los valores nominales estipulados por el fabricante [31]. Los interruptores IGBT y diodos de
enclavamiento soportarn una tensin entre colector y emisor dada por:

VCE MAX = 1.8VCD

(II.14)

Asignacin de seales de disparo

Las seales de disparo PWM, en esta topologa multinivel, presentan cierto grado de
libertad en la asignacin de seales de conmutacin correspondientes a los dispositivos
semiconductores de los inversores en cascada, debido a los estados redundantes de tensin
que se obtienen con esta topologa.
En el presente trabajo se consideran dos inversores puente completo conectados en
serie. La asignacin de las seales de conmutacin se muestra en la figura II.8, donde se
presentan en la figura II.8a un inversor multinivel constituido por dos inversores puente
completo en serie y en figura II.8b los patrones de conmutacin obtenidos de la comparacin
de las seales portadoras con la seal sinusoidal de referencia. Como se puede observar los
patrones de conmutacin son distintos entre s, debido al desfase que existe entre las seales
triangulares.
Con esto los patrones de conmutacin S11, S13, S21 y S23 que generan los niveles de
tensin positivos se forman a partir de las seales triangulares positivas comparadas con la
20

seal de referencia y los patrones S12, S14, S22 y S24 que generan los niveles de tensin
negativos se forman de la comparacin de la seales triangulares negadas y la seal de
referencia.

Figura II.8. Asignacin de seales de conmutacin: a) inversor multinivel en cascada; b)

patrn de conmutacin

21

FORMULAS Y CLCULOS

Se pide un inversor que a su entrada tenga 48 voltios DC y a su salida 460 voltios AC el

cual alimentara a 3 bombas de 50 HP equivalente a 37Kw cada una.
Se requiere una potencia aproximada de 138.75 KVA y que la salida sea sinusoidal con
una distorsin armnica muy baja para proteger dichas bombas.
Se utilizara un inversor multinivel en cascada de 7 niveles:

22

Tabla III.1. Parmetros del inversor multinivel.

Inversor multinivel
Potencia total PT
140
Frecuencia de
10
Inversores puente
3/fa
Niveles de tensin
7 y 13
Tensin de CD VCD
48
Tensin de lnea
460 V

Analizando la topologa, se determina que se requieren de:

9 fuentes de alimentacin para los inversores puente completo.

36 impulsores, uno para cada interruptor de potencia.

36 seales de control.

En la tabla III.1 se muestran los valores de los parmetros utilizados para el diseo del
inversor.

Seleccin de los dispositivos de potencia

Para el clculo de la capacidad de los condensadores en las fuentes de alimentacin se
utiliza la ecuacin, donde la potencia por fase del sistema trifsico se determina mediante:
Pf =(1 /3) Pt=46.66 KVA /fase

En la seleccin de los interruptores de potencia es necesario considerar la corriente de

carga, la cual es la misma en todos los dispositivos debido al arreglo en serie de la topologa.
Para calcular la corriente de carga se utiliza la ecuacin (III.4), la cual se deriva de la frmula
de potencia elctrica.

23

Il=

Pf
46 KVA
=
=100 A
Vout 460 V

Una vez conocidos los valores de la corriente de carga y la tensin de salida se

determina el valor de la resistencia de carga que consumir la potencia establecida. El clculo
se realiza mediante la ley de Ohm representada en la ecuacin

Rl=

Vout
=4.6
Il

Tabla III.2. Caractersticas del interruptor IGBT.

IGP50N60T
Voltaje colectorCorriente de
Voltaje compuertaemisor
VGEretardo de
Tiempo de
Tiempo de retardo de
Tiempo de recuperacin
Mxima potencia de

6
100

2
2
2
333

Este modelo de transistor IGBT podra parecer grande para los niveles de tensin que
requiere la carga. Sin embargo, el sistema puede adecuarse a niveles de tensin mayores de
manera que la corriente disminuya permitiendo que los interruptores todava puedan
utilizarse.

24

REFERENCIA BIBLIOGRFICA
[1]

D. G. Maxinez, J. Alcal VHDL El arte de programar sistemas digitales CECSA

Primera Impresin, Mxico 2002.

[2]

S. J. Sathe, R. L. Haggard Comparison of Commercially Available FPGA

Architectures Southeastcon 94, Creative Technology Transfer-A Global Affair,
Proceedings of the IEEE, April 1994, pp. 383-385.

[3]

B. Fawcett, Synthesis for FPGAs: an Overview WESCON/94, Idea/Microelectronics,

Conference Record, Sept. 1994, pp. 576-580.

[4]

S. Wang, C. Huang Testing and Diagnosis of Interconnect Structures in FPGAs 7th

Asian Test Symposium, December 02-04, 1998, Singapore pp. 283-287.

[5]

S. Brown, FPGA Architectural Research: A Survey Design & Test of Computers, IEEE
Winter 1996, vol.13, No.2, pp. 42-57.

[6]

B. P. McGrath, D. G. Holmes Multicarrier PWM Strategies for Multilevel Inverters

IEEE Transactions on Industrial Electronics, vol. 49, No.4, August 2002.

[7]

J. Rodrguez, J. Lai, F. Z. Peng Multilevel Inverters: A Survey of Topologies,

Controls, and Applications IEEE Transactions on Industrial Electronics, vol. 49, No. 4,
August 2002.

[8]

M. Rashid Electrnica de Potencia, Circuitos, Dispositivos y Aplicaciones, 2 Edicin,

Pearson Educacin, 1995.

[9]

R. Teodorescu, F. Blaabjerg, et al. Multilevel Converters- A Survey EPE99 Lausanne,

pp. 2-11.

[10]

J. Lai, F. Z. Peng Multilevel Converters A New Breed of Power Converters IEEE

Transactions on Industrial Applications, vol. 32 No. 3 May-June, 1996, pp. 23482355.

[11]

E. Barcenas Anlisis y Desarrollo de un Inversor Multinivel Tesis de Maestra,

Mxico, Julio 2000.

25

ANEXOS

27

28

29