UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL

ESCOLA DE ENGENHARIA
DEPARTAMENTO DE ENGENHARIA ELTRICA

THIAGO KOTARBA SPOMBERG

PROJETO DE DIPLOMAO

CONVERSOR CC/CC APLICADO CORREO DO FATOR

DE POTNCIA

Porto Alegre
2009

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL

ESCOLA DE ENGENHARIA
DEPARTAMENTO DE ENGENHARIA ELTRICA

CONVERSOR CC/CC APLICADO CORREO DO FATOR

DE POTNCIA

Projeto de Diplomao apresentado ao

Departamento de Engenharia Eltrica da Universidade
Federal do Rio Grande do Sul, como parte dos
requisitos para Graduao em Engenharia Eltrica.

ORIENTADOR: Yeddo Braga Blauth

Porto Alegre
2009

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL

ESCOLA DE ENGENHARIA
DEPARTAMENTO DE ENGENHARIA ELTRICA

THIAGO KOTARBA SPOMBERG

CONVERSOR CC/CC APLICADO CORREO DO FATOR

DE POTNCIA

Este projeto foi julgado adequado para fazer jus aos

crditos da Disciplina de Projeto de Diplomao, do
Departamento de Engenharia Eltrica e aprovado em
sua forma final pelo Orientador e pela Banca
Examinadora.

Orientador: Prof. Yeddo Braga Blauth, UFRGS

Doutor em Engenharia Eltrica pela Universidade Federal de
Santa Cataria Florianpolis, Brasil

Banca Examinadora:
Prof. Yeddo Braga Blauth, UFRGS
Doutor pela Universidade Federal de Santa Catarina Florianpolis, Brasil
Prof. Dr. Renato Ventura Bayan Henriques, UFRGS
Doutor pela Universidade Federal de Minas Gerais Belo Horizonte, Brasil
Prof. Dr. Alceu Heinke Frigeri, UFRGS
Mestre pela Universidade Federal do Rio Grande do Sul Porto Alegre, Brasil

Porto Alegre, Dezembro de 2009.

DEDICATRIA
Dedico este trabalho a todas as pessoas que estiveram presentes de alguma forma na
minha vida durante meu ciclo acadmico.

AGRADECIMENTOS
Agradeo a todas as pessoas que me auxiliaram superar todos os desafios pelos quais
passei durante os ltimos anos.
Ao Brasil.
Universidade, professores e funcionrios.

RESUMO
O baixo fator de potncia significa que grande parte da energia utilizada est sendo
desperdiada. Alguns equipamentos introduzem harmnicas de corrente na rede eltrica que
acabam por deteriorar a qualidade do servio e o funcionamento adequado de outros
aparelhos. O presente trabalho apresenta uma proposta de correo do fator de potncia
empregando um conversor do tipo boost com a finalidade de substituir fontes retificadoras
convencionais. Baseado no circuito integrado UC3854, facilmente encontrado no mercado
local, o prottipo prioriza um alto fator de potncia, no sentido mais amplo da definio,
assim como uma regulao da tenso de sada para a faixa de alimentao especificada. So
apresentadas a descrio do circuito de controle e resultados de ensaios prticos que validam
o estudo.

Palavras-chaves: Fator de Potncia. Eletrnica de Potncia. Conversor Boost. UC3854.

ABSTRACT

A poor power factor means that a considerable portion of energy used is being wasted. Some
equipments inject harmonic distortion into the power supply that damage the quality of the
service and proper operation of other devices. The aim of this work is to present a suggestion
for Power Factor Correction (also known as PFC) by using a Boost regulator in order to
replace conventional sources. Based on the Unitrode UC3854, easily found in the local
market, a prototype was designed to prioritize a high power factor and an output voltage
adjustment. Also, a full description of the control circuits and practical experiments are shown
to validate the study.

Keywords: Electrical Engineering. Power Factor Correction. PFC. Boost Preregulator.

UC3854.

SUMRIO
1. INTRODUO .................................................................................................................. 12
2. ANLISE CC DO CONVERSOR BOOST ..................................................................... 17
2.1. Descrio .......................................................................................................................... 17
2.2. Conduo Contnua ......................................................................................................... 18
2.3. Conduo Descontnua .................................................................................................... 19
3. CONVERSOR BOOST APLICADO A CORREO DO FATOR DE POTNCIA. 21
3.1. Consideraes Iniciais ..................................................................................................... 21
3.2. Descrio .......................................................................................................................... 21
3.3. Modos de Funcionamento ............................................................................................... 22
3.4. Circuito de Controle ........................................................................................................ 25
4. PROJETO ........................................................................................................................... 27
4.1. Proposta ............................................................................................................................ 27
4.2. Descrio do UC3854 ...................................................................................................... 27
4.3. Especificaes Iniciais ..................................................................................................... 31
4.4. Circuito Completo ........................................................................................................... 32
4.5. Descrio do Projeto........................................................................................................ 32
4.5.1. Indutor Boost ................................................................................................................ 32
4.5.2. Capacitor de Armazenagem ........................................................................................ 34
4.5.3. Resistor Shunt Rs ......................................................................................................... 34
4.5.4. Resistores para Limite de Corrente ............................................................................ 35
4.5.5. Configurao do Multiplicador Analgico ................................................................. 36
4.5.6. Especificao de Ct ....................................................................................................... 39
4.5.7. Compensao do Amplificador de Erro de Corrente................................................ 39
4.5.8. Compensao do Amplificador de Erro de Tenso ................................................... 41
4.5.9. Capacitores Cff1 e Cff2 ................................................................................................ 44
4.5.10. Demais Componentes ................................................................................................. 45
4.6. Lista de Componentes Utilizados ................................................................................... 46
4.7. Diagrama Esquemtico Final ......................................................................................... 46
4.8. Apresentao do Prottipo ............................................................................................. 48
4.9. Consideraes Finais ....................................................................................................... 50
5. RESULTADOS OBTIDOS ................................................................................................ 51
5.1.Descrio dos Ensaios....................................................................................................... 51
5.2. Testes com Variao de Carga ....................................................................................... 51
5.3. Testes com Variao de Tenso de Entrada ................................................................. 55
5.4. Ensaios Diversos .............................................................................................................. 58
6. CONCLUSO..................................................................................................................... 63
7. BIBLIOGRAFIA ................................................................................................................ 64

LISTA DE ILUSTRAES
FIGURA 1.1 CIRCUITO RETIFICADOR CONVENCIONAL ....................................... 12
FIGURA 1.2 FORMAS DE ONDA DO RETIFICADOR CONVENCIONAL ................ 12
FIGURA 1.3 FORMAS DE ONDA PARA CARGA PURAMENTE RESISTIVA,
CARGA CAPACITIVA E CARGA INDUTIVA ................................................................ 15
FIGURA 1.4 ESQUEMA DO CONVERSOR BOOST APLICADO CORREO DO
FATOR DE POTNCIA PROPOSTO ................................................................................ 16
FIGURA 2.1 CONVERSOR BOOST ................................................................................... 17
FIGURA 2.2 MODOS DE FUNCIONAMENTO DO CONVERSOR BOOST ................ 18
FIGURA 2.3 FORMAS DE ONDA CARACTERSTICAS DO BOOST OPERANDO
EM CONDUO CONTNUA ............................................................................................ 18
FIGURA 2.4 FORMAS DE ONDA CARACTERSTICAS DO BOOST OPERANDO
EM CONDUO DESCONTNUA..................................................................................... 19
FIGURA 3.1 DIAGRAMA SIMPLIFICADO DA FONTE COMPLETA ........................ 21
FIGURA 3.2 DIAGRAMA DO CONVERSOR BOOST DE ALTO FATOR DE
POTNCIA ............................................................................................................................. 21
FIGURA 3.3 FORMAS DE ONDA DO BOOST COMO PFC NO MODO
DESCONTNUO .................................................................................................................... 23
FIGURA 3.4 FORMAS DE ONDA DO BOOST COMO PFC NO MODO
CONTNUO ............................................................................................................................ 23
FIGURA 3.5 DIAGRAMA GENERALIZADO DE UM CONVERSOR BOOST COM
CONTROLE POR CORRENTE MDIA ........................................................................... 25
FIGURA 4.1 DIAGRAMA DE BLOCOS DO UC3854A.................................................... 27
FIGURA 4.2 PINAGEM UC3854A ...................................................................................... 28
FIGURA 4.3 ONDAS NO COMPARADOS DO PWM ...................................................... 31
FIGURA 4.4 CIRCUITO COMPLETO DO PROTTIPO............................................... 32
FIGURA 4.5 CIRCUITO E DIAGRAMA DE BODE DO COMPARADOR DE
CORRENTE ........................................................................................................................... 40
FIGURA 4.6 CIRCUITO E DIAGRAMA DE BODE DO COMPARADOR DE
TENSO .................................................................................................................................. 42
FIGURA 4.7 DIAGRAMA ESQUEMTICO DO CIRCUITO IMPLEMENTADO...... 47
FIGURA 4.8 CIRCUITO DE POTNCIA DESENVOLVIDO ......................................... 48
FIGURA 4.9 CIRCUITO DE CONTROLE ........................................................................ 49
FIGURA 4.10 CARGA FORMADA UNICAMENTE POR LMPADAS DE 220V....... 49
FIGURA 5.1 ENSAIO REALIZADO COM POTNCIAS DE 25W, 40W E 65W ......... 52
FIGURA 5.2 ENSAIO REALIZADO COM POTNCIAS DE 100W, 125W E 165W ... 53
FIGURA 5.3 ENSAIO REALIZADO COM POTNCIAS DE 200W E 240W ............... 54
FIGURA 5.4 ENSAIO REALIZADO COM TENSES DE 80V, 90V E 100V ................ 56
FIGURA 5.5 ENSAIO REALIZADO COM TENSES DE 100V, 120V E 130V ............ 57
FIGURA 5.6 CORRENTE NO INDUTOR (0,5A/DIV) E TENSO ENTRE DRENO E
SOURCE DO MOSFET......................................................................................................... 58
FIGURA 5.7 CORRENTE NO INDUTOR (0,5A/DIV) E TENSO ENTRE DRENO E
SOURCE DO MOSFET......................................................................................................... 59
FIGURA 5.8 CORRENTE NO INDUTOR (0,5A/DIV) E TENSO ENTRE DRENO E
SOURCE DO MOSFET......................................................................................................... 60
FIGURA 5.9 CORRENTE DE ENTRADA (CANAL 1, 2A/DIV) E SADA DO
REGULADOR DE TENSO (CANAL 2) COM CVF=47NF ............................................ 61
FIGURA 5.10 CORRENTE DE ENTRADA (CANAL 1, 2A/DIV) E SADA DO
REGULADOR DE TENSO (CANAL 2) COM CVF=150NF .......................................... 61

LISTA DE TABELAS
TABELA 4.1 DESCRIO DOS PINOS DO CIRCUITO INTEGRADO UC3854 ....... 29
TABELA 4.2 LISTA DE COMPONENTES UTILIZADOS NO PROTTIPO .............. 46

LISTA DE ABREVIATURAS
UFRGS: Universidade Federal do Rio Grande do Sul
CC: Corrente Contnua
CA: Corrente Alternada
THD: Total Harmonic Distortion
FP: Fator de Potncia
PFC: Power Factor Correction
T: Transistor
HPF: High Power Factor
CCM: Continuous Conduction Mode
PWM: Pulse-Width Modulation
EMI: Electromagnetic Interference
RFI: Radio Frequency Interfernce
TTL: Transistor Transistor Logic
CI: Circuito Integrado
NTC: Negative Temperature Coeficient
DIV: Diviso

12
1. INTRODUO
Equipamentos eletrnicos so geralmente fontes de distrbio para outros aparelhos
eletrnicos. A crescente utilizao destes equipamentos vem agravando significativamente o
problema de injeo de componentes harmnicos no sistema eltrico.
Equipamentos eletrnicos normalmente usam circuitos retificadores convencionais, os
quais possuem um capacitor de valor expressivo, responsvel por promover tenso contnua
de baixo ripple, como apresentado nas Figuras 1.1 e 1.2.

Figura 1.1 Circuito retificador convencional.

Ii

Vi

Figura 1.2 Formas de onda do retificador convencional.

13
Quando a tenso de entrada alternada (Vi) se torna menor que a tenso no capacitor
(Vo), os diodos ficam bloqueados e a corrente de sada fornecida pelo capacitor, o qual se
descarrega at que a tenso na entrada fique maior. Neste momento, a alimentao passa a
carregar novamente o capacitor e fornecer energia diretamente para a carga. Este fato faz com
que a forma de onda da corrente de entrada seja diferente de uma senide, apresentando
pulsos no momento de recarga. A Figura 1.2 ilustra tal situao.
Esta corrente de entrada tem uma elevada Distoro Harmnica Total (THD) e impe
rede um baixo fator de potncia. Como principais desvantagens destes problemas podemos
citar:

Sobre-dimensionamento da fiao eltrica;

Limitaes de potncia ativa a ser absorvida da rede de alimentao;

Possvel m operao dos demais equipamentos conectados mesma rede.

Diante deste problema, o objetivo da correo do fator de potncia fazer com que a
carga, seja ela um motor ou um equipamento qualquer, parea apenas um resistor para a
alimentao. Assim, no s a 1 harmnica da corrente deve estar em fase com a tenso, como
todas as demais harmnicas de corrente devem ser nulas. Cabe ressaltar que a legislao atual
no prev o problema das harmnicas.
De modo genrico, Ivo Barbi [1] classificar os tipos de correo do fator de potncia
em:

Correo Passiva: realizada por um filtro (geralmente um passa-baixas) que

utiliza apenas componentes passivos (R, L e C). So volumosos e pesados
devido a baixa freqncia de corte do filtro envolvido. Caracterizam-se pela
robustez e simplicidade.

Correo Ativa: Utilizam componentes no lineares (semicondutores) e

passivos, existindo imposio da corrente de entrada. Diferenciam-se por

14
variaes topolgicas e formas de controle. Quando comparados correo
passiva possuem menor volume e maior complexidade. Permitem fator de
potncia praticamente unitrio com a corrente de entrada em fase com a tenso
de entrada sem a presena de harmnicas.
H controvrsias em relao definio do fator de potncia, entretanto no meio
acadmico, para sistemas monofsicos, parece haver consenso em relao definio
apresentada na equao (1.1).

 =


. 

(1.1)

Onde:
P: Potncia ativa de entrada [W]
Vrms: Tenso de entrada eficaz [V]
Irms: Corrente de entrada eficaz [V]

Se a carga for puramente resistiva, a potncia ativa de entrada e o produto entre tenso
eficaz e corrente eficaz sero exatamente iguais, logo o fator de potncia 1,0. Caso
contrrio, o fator ter um valor inferior.
Caso tenhamos a presena de uma carga indutiva ou capacitiva, haver um
deslocamento de fase da corrente em relao tenso. Deste conceito vem a definio
tradicional para fator de potncia, considerando que tenso e corrente so duas senides:

 = cos

(1.2)

As figuras 1.3(a), 1.3(b) e 1.3(c) apresentam as formas de onda para carga resistiva,
capacitiva e indutiva, respectivamente.

15

(a)

(b)

(c)

Figura 1.3 (a) formas de onda para carga puramente resistiva, (b) carga capacitiva e (c) carga
indutiva.
O valor do deslocamento (em graus) indica o quo reativa a carga. A Figura 1.3(a)
mostra uma carga puramente resistiva onde no h defasamento, logo o fator de potncia
unitrio. J a Figura 1.3(b) apresenta uma corrente adiantada em relao tenso o que indica
uma reatncia capacitiva como FP abaixo de 1,0. Na Figura 1.3(c) temos uma carga indutiva
com fator de potncia menor que a unidade e uma corrente atrasada.
Considerando-se as diversas solues existentes para correo do fator de potncia,
este estudo prope uma correo ativa atravs de um conversor boost alocado entre a ponte de
diodos e o capacitor.

16

Figura 1.4 Esquema do conversor Boost aplicado correo do fator de potncia proposto.

O boost est representado na figura 1.4 e caracterizado pelo indutor L, a chave Sb e

o diodo Do.
Este trabalho est organizado de maneira a fazer uma anlise CC bsica do conversor
Boost no captulo 2. A seguir, no captulo 3 ser descrito em detalhes o circuito apresentado
na figura 1.4, suas possveis topologias de controle e caractersticas bsicas. Por fim, os
captulos 4 e 5 apresentam os detalhes do projeto e os resultados obtidos respectivamente.

17
2.

ANLISE CC DO CONVERSOR BOOST

2.1 DESCRIO
O conversor Boost, tambm chamado de step-up, um dos circuitos eletrnicos que

compem as topologias bsicas das fontes chaveadas. Este conversor fornece uma tenso de
sada de valor sempre mais elevado que a tenso de entrada. O circuito possui um capacitor na
sada com a finalidade de filtrar a freqncia de chaveamento, gerando assim uma tenso
contnua.
A Figura 2.1 mostra o esquema bsico do conversor CC-CC tipo Boost.

Figura 2.1 Conversor Boost.

Quando T ligado (transistor saturado), a tenso constante E aplicada ao indutor. O

diodo fica reversamente polarizado (pois Vo>E). Acumula-se energia em L, a qual ser
enviada ao capacitor e carga quando T desligar (transistor cortado). A corrente do diodo  ,
sempre descontnua, enquanto a corrente que passa pelo indutor Ii (corrente de entrada)
pode ser contnua ou descontnua. Tanto o diodo quanto o transistor devem suportar uma
tenso igual tenso de sada, Vo.
A Figura 2.2 mostra os modos de funcionamento do conversor.

18

(a)
(b)
Figura 2.2 Modos de funcionamento do conversor Boost (a) T ligado, (b) T desligado.

2.2 CONDUO CONTNUA

A Figura 2.3 apresenta as formas de onda tpicas para este conversor operando em
conduo contnua.

Figura 2.3 Formas de onda caractersticas do Boost operando em conduo contnua.

Para que haja conduo contnua a desigualdade (2.1) deve ser verdadeira.
=
2. 
Onde Po a potncia de sada.

2. 


(2.1)

19
A razo cclica (ou ciclo de trabalho)  =




, bem como os tempos ton e toff, podem

ser calculados a partir de (2.2).

 = 
 =

. 
= "1 %. 
!

(2.2)

Onde Tc=ton+toff.
O indutor L pode ser projetado a partir do &'' especificado, de acordo com (2.3).
=

. ( " %. 

=
)
)

(2.3)

Por fim, o capacitor pode ser projetado a partir da variao na tenso de sada *
especificado, conforme (2.4).
* =

1 .
. (
, . - =
+ /
+

(2.4)

2.3 CONDUO DESCONTNUA

A Figura 2.4 mostra as formas de onda caractersticas do conversor CC-CC tipo Boost
operando em conduo descontnua.

Figura 2.4 Formas de onda caractersticas do conversor Boost operando em conduo

descontnua.

20

Para que a conduo seja descontnua, deve-se ter:

=
2. 

2. 


(2.4)

Note que ton e toff so impostos pelo circuito de comando, mas tx o tempo de descarga
do indutor L, ou seja, uma caracterstica do circuito.
Considerando-se sabidos os princpios envolvidos, pode-se afirma que para o conversor
tipo Boost operando em conduo contnua valem as seguintes equaes:
 =

 =

. 1 + . " 1%

=
!

=
* =

. 1

=  =
2. !


. ( " %. 1

=
)
)

1 .
67
1

, [  "% ]- =
=
81
9 " %
+ /
+
2. +

(2.6)

(2.7)

(2.8)

(2.9)

21
3. CONVERSOR BOOST APLICADO CORREO DO FATOR DE POTNCIA
3.1 CONSIDERAES INICIAIS
Ser proposto aqui um conversor do tipo Boost (elevador de tenso) de alto fator de
potncia.
O conversor Boost uma excelente escolha para o estgio de potncia de um corretor
ativo de fator de potncia pelo fato de ter sua corrente de entrada contnua, gerando baixo
rudo e a melhor forma para a corrente de entrada.

REDE

RETIFICADOR

Estgio
de
correo
do
Fator de
Potncia

Conversor
CC-CC
isolado

CARGA

Figura 3.1 Diagrama simplificado de uma fonte chaveada.

A anlise deste conversor aplicado correo do FP ser apresentada neste capitulo.
3.2 DESCRIO

Figura 3.2 Diagrama do conversor Boost de alto fator de potncia.

22
O conversor alocado entre o retificador e o capacitor de armazenagem. O diagrama
simplificado apresentado na Figura 3.2.
O funcionamento baseado no controle da chave Sb, impondo uma corrente em fase
com a tenso da rede retificada e de mesmo formato ao indutor L.

3.3 MODOS DE FUNCIONAMENTO

Para o funcionamento adequado do conversor, fazendo com que a corrente de entrada
Ii fique em fase com a tenso de entrava Vi, uma malha de realimentao necessria, assim
como apresentado na figura 3.2. Para isto, existem duas topologias de controle possveis:

Controle por picos de corrente: Apresenta baixo ganho, larga banda de lao de
corrente que acaba por comprometer o alto desempenho da tcnica, pois h um erro
significativo na corrente esperada.

Controle por corrente mdia: baseado em um simples conceito: um amplificador

utilizado no lao de realimentao em torno do estgio de potncia, ento a corrente
de entrada consegue seguir o sinal de programao com um pequeno erro. A
implementao deste mtodo mais simples e ser adotada neste trabalho.
Como vimos na Figura 3.2, temos um retificador de onda completa, composto por uma

ponte de diodos, antes do indutor para retificar a onda senoidal vinda da rede. O capacitor de
armazenamento que geralmente associado converso AC-DC foi deslocado para a sada do
conversor. Ainda, possvel a utilizao de um pequeno capacitor para reduo de rudos
aps os diodos.
Seguindo a Figura 3.2, a sada do conversor Vo apresenta uma tenso constante e a tenso
de sada da ponte de diodos VD uma senide de meia-onda. Analogamente ao conversor

23
boost monofsico, conforme a posio da chave Sb temos dois perodos distintos de
funcionamento:
1. Chave fechada: Neste momento o capacitor est fornecendo energia diretamente
para a carga e o indutor est sendo carregado;
2. Chave aberta: O indutor passa a fornecer energia diretamente para a carga.
E, ele tambm pode operar nos modos de conduo contnua e descontnua.
Imaginando a chave Sb como sendo um transistor, ao operar no modo de conduo
descontnua, o conversor apresentar valores instantneos de corrente na entrada igual a zero
a cada ciclo de operao do transistor.

Vi
Ii

Figura 3.3 Formas de onda do boost como PFC no modo descontnuo [4].
A figura 3.3 apresenta meio ciclo de formas de onda tpicas, indicando tenso de
entrada Vi e corrente de entrada : que em baixa freqncia apresenta uma variao
praticamente senoidal.

Ii

Vi

Figura 3.4 Formas de onda do boost como PFC no modo contnuo [4].

24
Operando no modo contnuo, como mostra a figura 3.4, o conversor boost no
apresentar valores instantneos de corrente de entrada igual a zero durante os ciclos de
operao do transistor. Esta tem sido a topologia mais utilizada em aplicaes PFC devido s
suas vantagens, em especial, o reduzido ripple de corrente de entrada e ser adotada neste
trabalho.

A topologia boost em conduo contnua, portanto, apresenta algumas vantagens perante as

demais [1]:

Introduo de baixa interferncia eletromagntica (EMI) e de baixa interferncia de

rdio freqncia (RFI) na rede, reduzindo tamanho do filtro de entrada;

Tenso mxima da chave igual a tenso de sada;

Reduo do valor da corrente de pico nos componentes do conversor boost em relao

a conduo descontnua;

Tenso de sada maior que o nvel CC retificado da linha, proporcionando menores

correntes nos componentes do conversor CC/CC;

Potncia e controle possuem a mesma referncia de terra, assim o gerador PWM no

necessita de isolamento.
Entretanto algumas desvantagens tambm devem ser consideradas:

Controle em conduo contnua proporciona problemas de estabilidade, o que no

acontece em conduo descontnua;

Modelagem complexa (potncia e controle no-lineares);

Comutao dissipativa;

25
3.4 CIRCUITO DE CONTROLE
Uma correo ativa do fator de potncia deve controlar de maneira simultnea a corrente
de entrada (Ii), e a tenso de sada (Vo), vide Figura 3.5.

Figura 3.5 Diagrama generalizado de um conversor Boost com controle por corrente mdia.

Conforme Phillip Todd [2], a tenso de sada controlada mudando a amplitude mdia
da corrente do sinal de programao (sinal de controle do pr-regulador). Um multiplicador
analgico o responsvel por produzir o sinal de corrente de programao realizando a
multiplicao do sinal de tenso de alimentao retificada com o sinal de sada do
amplificador de erro de tenso. Assim, o sinal de corrente de programao ter a forma de
onda da tenso de entrada e amplitude que controla a tenso de sada.
A Figura 3.5 apresenta um diagrama generalizado de funcionamento de uma topologia
de controle para o Boost de alto fator de potncia em conduo contnua com controle por

26
valores mdios instantneos. O funcionamento deste sistema baseado na gerao de uma
corrente de referncia que ir monitorar a corrente de entrada (Iin). Esta referncia resultado
de um multiplicador-divisor com as seguintes entradas:

A Sinal do regulador de tenso: Ajusta a amplitude da corrente de referncia

conforme variao de energia;

B Sincronismo: Define o formato e freqncia da corrente de referncia;

C Realimentao da Tenso de entrada: A rede retificada atenuada e filtrada,

informando ao multiplicador-divisor um nvel CC proporcional ao valor eficaz da
tenso de entrada. Atravs desta entrada ajusta-se a amplitude da corrente de
referncia conforme a tenso de entrada.

Portanto, quando houver acrscimo de carga, a amplitude da corrente de referncia

cresce, ou ainda, se mantivermos a carga constante e a tenso de rede cair, implica na
elevao da amplitude da mesma. Garante-se assim uma tenso de sada praticamente
constante.
Por um shunt amostra-se a corrente de entrada que ser regulada linearmente de
acordo com a referncia (malha de corrente). O resultado uma tenso de controle que
informa ao driver PWM a razo cclica para tal funcionamento.
O driver PWM composto de um comparador, gerador de onda dente de serra e um
circuito de comando apropriado para MOSFET de potncia.

27
4. PROJETO
4.1 PROPOSTA
Ser empregado para a correo um conversor do tipo boost de alto fator de potncia,
operando no modo de conduo contnua com controle por corrente mdia e modulao por
largura de pulso (PWM).
Para tanto, o controle ser feito utilizando o circuito integrado UC3854, que foi
desenvolvido especificamente para circuitos que drenam da rede correntes no senoidais.

4.2 DESCRIO DO UC3854

Como demonstrado por Bill Andreycak [5] em seu artigo sobre o UC3854, existem 3
variaes para este circuito integrado. As diferenas esto relacionadas basicamente a
questes construtivas e a diferena no comparador de tenso. Neste trabalho ser adotado o
UC3854A e o seu diagrama de blocos apresentado na figura 4.1.

Figura 4.1 Diagrama de blocos do UC3854A, extrado do datasheet.

28
No topo esquerdo da Figura 4.1 temos dois comparadores: o de cima responsvel por
garantir a tenso mnima de Vcc (neste caso 16V) e, o outro, com a entrada enable (pino 10),
para ativar o circuito integrado. O pino 10 uma entrada lgica que habilita a operao do
PWM, da fonte de referncia e do oscilador. A sada de ambos deve ser verdadeira para que o
CI entre em funcionamento.

Figura 4.2 Pinagem UC3854A, extrado do datasheet.

Este circuito integrado contm todos os recursos necessrios para controlar o fator de
potncia. O UC3854 foi criado para uma implementao de maneira prtica e eficaz do
mtodo de controle por valores mdios, entretanto apresenta flexibilidade para ser usado com
outras topologias apropriadas, como citado anteriormente.

A Tabela 4.1 faz uma descrio de cada um dos pinos do circuito integrado
individualmente visando um fcil entendimento.

29

PINO NOME

E / DESCRIO
S

GND

Terra.

PKLIM

CAOUT

ISENSE

Limite de pico de corrente. Este pino de emergncia ir desativar o pulso

de sada caso receba um sinal abaixo do nvel do terra.
Sada do amplificador de corrente e uma das entradas para o comparador
PWM.
Chave do sensor de corrente.

MULTOUT E/S

Sada do multiplicador e sensor de corrente.

IAC

VAOUT

uma entrada de corrente. Tem a funo de forar a corrente de entrada

a seguir a mesma forma da onda da tenso retificada de alimentao.
Amplificador de erro (voltage error amplifier)

VRMS

REF

10

ENA

11

VSENSE

12

RSET

13

SS

Permite a operao do pr-regulador com um range de tenso de trs pra

um, ou seja, promove a correo do fator de potncia para qualquer valor
de tenso de entrada na faixa de 85 a 255Vac. O valor de tenso presente
no pino proporcional ao valor eficaz da tenso de entrada.
Usado para ajustar o limite e como uma referncia interna para diversas
funes do circuito integrado.
Uma tenso de pelo menos 2,65V ativa o circuito operacional. Uma vez em
funcionamento, esta tenso cai para 2,15V.
Recebe uma amostra da tenso de sada e envia para o amplificador de
erro (voltage error amplifier) para promover a correo da razo cclica do
sinal PWM e proporcionar o controle da tenso de sada do conversor.
Corrente de alimentao do oscilador e ajuste de limite para o
multiplicador.
Soft-start.

14

CT

Um capacitor entre CT e o terra ajusta a frequncia do oscilador PWM.

15

VCC

Alimentao.

16

GTDRV

Sada do PWM de controle. Usa-se um resistor de, pelo menos, 5 para

prevenir a interao entre a impedncia do gate.

Tabela 4.1 Descrio dos pinos do circuito integrado UC3854.

O datasheet apresenta uma verso aproximada do contedo interno do circuito

integrado, no entanto, ele pode ser considerado uma caixa-preta do ponto de vista do

30
projetista, pois no reage exatamente da forma descrita no manual. Durante o perodo de
montagem do prottipo diversas concluses foram alcanadas a respeito do funcionamento
exato do CI e estas informaes sero detalhadas abaixo:

O valor do pino 5 (MULTOUT) aumenta com o valor presente no pino 6 (IAC)

e com a tenso no pino 11 (VSENSE). Entretanto decresce com o quadrado da
tenso no pino 8 (VRMS).

Se a tenso de sada do conversor diminuir, a amostra do sinal no pino 11

(VSENSE) tambm diminuir, proporcionando o aumento da tenso que
comparada com o sinal de rampa no oscilador. O aumento desta tenso far
com que o cruzamento desta com o sinal de rampa do oscilador demore mais
para acontecer, aumentando assim, a razo cclica do PWM objetivando a
correo da sada do conversor para o valor desejado.

O sinal do oscilador comparado com o sinal de sada do amplificador de erro

de corrente comanda o set e reset do flip-flop, que por sua vez, comanda a alta
corrente de sada no pino 16 (GTDRV). A sada chaveada internamente em
15 V, onde sua tenso ir comandar as chaves eletrnicas de potncia,
constitudas por MOSFETs ou IGBTs do conversor Boost. Neste trabalho foi
utilizado um MOSFET.

O pino 6 (IAC) possui um sinal de corrente que proporcional a alimentao.

Este interfere na razo cclica do PWM de forma a forar a corrente a seguir a
forma de onda da tenso da rede.

31

Figura 4.3 Ondas no comparador do PWM, extrado do AN-42047.

A razo cclica do PWM resultado da comparao entre o sinal do oscilador (onda

triangular, presente no pino 14) e do amplificador de erro de corrente (pino 3). A sada do
PWM no pino 16 chaveada internamente em aproximadamente 20V.

4.3 ESPECIFICAES INICIAIS

As especificaes iniciais do projeto so:

Potncia mxima de sada: Po=250W

Faixa de tenso de entrada: 80V Vi 140V

Tenso de sada: Vo=220Vcc

Frequncia de chaveamento: fch= 20kHz

32
4.4 CIRCUITO COMPLETO
O circuito completo do prottipo implementado mostrado na figura 4.4.

Figura 4.4 Circuito completo do prottipo.

4.5 DESCRIO DO PROJETO

4.5.1

INDUTOR BOOST

O sistema de controle ir atuar de forma que a corrente que passa pelo indutor boost
tem a forma de uma senide retificada representada por uma componente de baixa freqncia
(duas vezes a freqncia da rede) sobreposta a uma pequena componente de alta freqncia

33
(freqncia de chaveamento). O indutor determinado a partir da corrente mxima de pico no
conversor, definida pela equao 4.1.
2 . 
? "min%

;< =

(4.1)

Substituindo-se os valores propostos obtemos:

;< =

2 .250
= 4,42H
80

A ondulao de corrente (ripple) definida pela expresso 4.2.

= 0,2 . ;<

(4.2)

Admitindo-se um ripple na corrente de entrada Ii de 20% (valor tpico), encontra-se:

= 0,2 .4,42 = 0,9H
Para determinar a razo cclica na corrente de pico, onde a tenso de entrada o valor
de pico na menor tenso de entrada retificada, usa-se a expresso 4.3.
=

 J ";?!%


=

(4.3)

220 113
= 0,5
220

Agora, a partir dos clculos acima, podemos chegar ao valor da indutncia.

)=
)=

J . 
L . M

(4.4)

113 .0,5
= 3,13N
20< . 0,9

) 7-7- = 3N
Foi utilizado um indutor de 3mH com ncleo de ferrite a partir da associao em srie
de cinco indutores de 600H.

34
4.5.2

CAPACITOR DE ARMAZENAGEM

A capacitncia de sada Co pode ser calculada a partir do ripple de 120Hz estipulado,

de acordo com a equao 4.5 [1].
O! =

1


=
=
2P . 120 .
. +


+ =


2P . 120 .  . RJ''ST

(4.5)

Onde:
RJ''ST : ripple de tenso de sada [V]

Assumindo um ripple de sada de 1,5% temos:

+ =

250
= 456,7W

2P . 120 .220 .0,015 .220

Foram utilizados dois capacitores de 220F/400V em paralelo no experimento

prtico.
4.5.3

RESISTOR SHUNT RS

Como explicado no capitulo 3.4, este componente tem a finalidade de informar ao

controle do conversor a intensidade da corrente que est sendo drenada da alimentao.
Atravs da sua queda de tenso possvel limitar a mxima corrente de entrada.
;< "max% = ;< +
;< "max% = 4,42 +

M
2

0,9
= 4,87H
2

Considerando-se uma queda de tenso de aproximadamente 1,25V (sugerida no

manual do circuito integrado).

(4.6)

35
Z =


;< "max%

(4.7)

Onde:
: ripple de tenso de sada [V]

Z =

1,25
0,25
4,87

Foram associados dois resistores de 0,47 em paralelo.

4.5.4

RESISTORES PARA LIMITE DE CORRENTE

Os resistores que estabelecem o limite de corrente, atravs de um divisor de tenso,

so o Rpk1 e Rpk2.
Considerando-se Ipk(ovld) a corrente mxima de pico em sobrecarga, temos:
;< "]^-% = ;<"71% + 12%

(4.8)

;< "]^-% = 4,87 + 12% = 5,6H

Para correntes acima deste valor, o controle ir desativar o conversor.
O procedimento adotado especificar um valor para Rpk1 e calcular Rpk2 a partir do
valor da queda de tenso no resistor de monitoramento Rs durante a corrente em sobrecarga.

Z;<1 = 10<
 "]^-% = ;< "]^-% . Z
 "]^-% = 5,6 .0,25 = 1,4

36
O resistor Rpk2 obtido por:
Z;<2 =

 "]^-% . Z;<1

6

(4.8)

Como Vref igual a 7,5V (valor da tenso de referncia do UC3854):

Z;<2 =

1,4 .10<
= 1,87<
7,5

Z;<2 = 1,8<

4.5.5

CONFIGURAO DO MULTIPLICADOR ANALGICO

A operao realizada pelo multiplicador dada pela equao 4.10.

 =

` . 7! . "]67 1%
 a

(4.10)

Onde:

Imo: corrente de sada do multiplicado analgico;

Km: constante com o valor 1;

Iac: corrente de entrada do multiplicador;

Vff: tenso feedforward;

Vvea: sada do amplificador de erro de tenso.

Quando tivermos uma tenso de alimentao igual a Vi(min), a tenso no pino 8 (Vff)
dever ser igual a 1,414V e a tenso em Vffc (o outro n do divisor, entre Rff1 e Rff2) ser
7,5V. O valor mdio Vi(av) da menor tenso RMS de entrada dado por:
?"7]% = ?("?(%. 0,9
?"7]% = 80. 0,9 = 72

(4.11)

37
Assim, as equaes 4.12 e 4.13 definem os valores dos resistores do divisor de tenso.
?"7]%. Z3
Z1 + Z2 + Z3

(4.12)

?("7%. "Z2 + Z3%

Z1 + Z2 + Z3

(4.13)

 = 1,414 =
! = 7,5 =

Onde Rff1, Rff2 e Rff3 so os resistores do divisor de tenso.

Arbitrando-se o valor de Rff3 em 20k, os outros resistores so calculados. Logo
obtemos:

Z1 = 910<
Z2 = 91<
Z3 = 20<

Agora, deve-se especificar o valor de Rvac.

Este o resistor responsvel pela limitao da corrente de entrada do pino 6 (Ivac),
que constitui uma das entradas do multiplicador analgico. Existem vrios artigos que
descrevem o procedimento para projetos de reguladores de fator de potncia atravs dos
circuitos integrados da famlia do UC3854. No entanto, eles adotam diferentes critrios para
definio da corrente adequada de entrada neste pino.
John Bottrill [6] indica que a faixa de corrente adequada para a entrada Iac de 250A
a 500A, no ultrapassando o valor mximo de 750A. J Philip Todd [2] determina uma
valor de 600A como padro para o projeto.
O valor mximo de alimentao Vpk(max) dado pela equao 4.14.
;< "71% = 2 . ? "max%
;< "71% = 2 .140 = 198

(4.14)

38
Adotando neste trabalho o valor de corrente usado por Todd [2]:
Z]7! =
Z]7! =

;< "71%
600W

198
= 330<
600W

Z]7! = 330<

O prximo passo agora a determinao de Rset e Rmo, os quais limitam a mxima

corrente de sada do multiplicador (Imo). Esta corrente pode ser calculada pela equao 4.10.
Quando a tenso de entrada est em seu valor mnimo, ocorre a mxima corrente na
sada do multiplicador e o valor da corrente Ivac aproximadamente 342A.
]7! "?(% =

2 . 80
= 342WH
330<

Imo no pode ser maior que duas vezes a corrente do Iac. Sabendo que a corrente no
pino 12 (atravs de Rset) atua como corrente de carga do oscilador e limita a corrente de sada
do multiplicador, a partir de 4.15 temos:
Z6 =
Z6 =

3,75
3,75
=

2 . ]7!

(4.15)

3,75
= 5,5<
2 .342W

Foi adotado neste trabalho um Rset de 6,8k.

Quando temos a mxima corrente de entrada, a queda de tenso no resistor Rs igual

a tenso sobre Rmo. Neste momento atua o limitador de corrente de pico.

39
Considerando-se o valor de mxima corrente obtido a partir da equao 4.5, definimos
Rmo.
Z =

 "71% . Z
 "71%

Z =

5 . 0,25
= 1,8<
2 .342W

(4.16)

Z = 1,8<

4.5.6

ESPECIFICAO DE CT

Associado ao resistor Rset, este capacitor especificado de acordo com a freqncia

de chaveamento desejada.
+ =

1,25
Z6 . !

+ =

1,25
= 9,2(

6,8< .20<

(4.17)

Adotou-se Ct=8,2nF.

4.5.7

COMPENSAO DO AMPLIFICADOR DE ERRO DE CORRENTE

Para o compensador da malha de corrente, ser utilizada uma rede RC estabelecendo

dois plos e um zero. A figura 4.1 mostra o circuito adotado e seu diagrama assinttico de
bode.

40

Figura 4.5 Circuito e diagrama de bode do compensador de corrente.

O projeto deste compensador deve considerar os seguintes critrios [1]:

O ganho de faixa plana, entre o zero e o plo deve ser de 18dB;

A freqncia do zero deve ser alocada em alguns kilohertz, para reproduzir

com boa fidelidade a corrente senoidal retificada (120Hz);

Um dos plos est na origem e o outro deve ser alocado em uma freqncia
dez vezes maior que a freqncia do zero, que por sua vez deve garantir uma
freqncia de cruzamento bem abaixo da freqncia de chaveamento.

Z?"% =

"Z!c . +!c .  + 1%
Z!c . +!c . +!;
Z!? . "+!c + +!;%.  . " +!c + +!; .  + 1%
20 . log
fz =

Z!c
= 18-f
Z!?

1
2P . Z!c . +!c

fp = 10. fz =

+!c + +!;
2P . Z!c . +!c . +!;

Adotou-se Rci igual a 1,8k (igual a Rmo).

(4.18)

(4.19)

(4.20)

(4.21)

41
Substituindo Rci na equao 4.19:

20 . log

Z!c
= 18 Z!c = 14<
1,8<

Agora, definiremos uma freqncia de 2,5kHz para o zero e assim encontramos o

valor do capacitor Ccz a partir da equao 4.20.

2500 =

1
+!c = 4,54(

2P .14< . +!c

Para definirmos o valor do capacitor Ccp basta utilizarmos os valores encontrados na

expresso 4.21:
10.2500 =

4,54( + +!;
+!; = 505,34;

2P .14< .4,54( . +!;

Para ajustar os componentes de acordo com os valores comerciais, definiu-se:

Rcz = 15k

4.5.8

Ccz = 4,7nF

Ccp=560pF

COMPENSAO DO AMPLIFICADOR DE ERRO DE TENSO

Para o compensador da malha de corrente foi utilizado o padro indicado no AN-U134 [2] que reproduz o equacionamento ideal sugerido pelo fabricante. Ele consiste em um
filtro passa baixa e possui uma freqncia de corte a fim de evitar o ripple de 120Hz na sada.

42

Figura 4.6 Circuito e diagrama de bode do compensador de tenso.

Primeiramente devemos determinar o valor de pico do ripple da tenso de sada,

definido pela equao 4.22.
 ";<% =


2P .  . + . 

(4.22)

Onde fr 120 Hz, que a freqncia de ondulao da tenso de sada. Assim:

 ";<% =

250
= 3,347!
2P .120 .450W .220

Note que caso tivssemos uma tenso de sada de aproximadamente 400V, este valor
cairia significativamente para 1,84Vac.
A tenso Vo(pk) deve ser reduzida para o ripple permitido na sada do amplificador de
erro de tenso. Isto ir definir o ganho do amplificador na segunda harmnica de tenso.
j]7 =

]7 . %?;;^6
";<%

Para o UC3854:
]7 = 5 1 = 4
Definindo um ripple de 1,5% temos:
j]7 =

4 .3%
= 0,036
3,34

(4.23)

43
Agora, sero especificados os valores dos componentes da rede de realimentao da
tenso de sada do conversor Rvi, Rvd, Cvf e Rvf.
O valor de Rvi arbitrado para 180k.
O resistor Rvd definido para que se obtenha uma tenso de aproximadamente 3,5V
(referncia do amplificador de erro) sobre ele com uma tenso de sada de 220V. Os resistores
Rvi e Rvd fazem parte de um divisor de tenso responsvel pelo controle da tenso de sada.
Z]- =
Z]- =

Z]? . 6
 6

(4.24)

180< .3,5
= 2,9<
220 3,5

Para Rvd foi utilizado um trimpot de 10k.

Atravs da expresso 5.25 definimos o capacitor Cvf:

+] =
+] =

1
2P .  . Z]? . j]7

(4.25)

1
= 202(

2P .120 .180< .0,036

Com valores comerciais foi aproximado para Cvf=180nF.

A equao 5.26 determina o plo de frequncia com ganho unitrio.

]? a =


]7 .  . Z]? . + . +] . "2P%a

Substituindo-se os valores adequados:

]? a =

250
4 .220 .180< .450W .202( . "2P%a

(4.26)

44
]? = 21,08Nc
Assim, calcula-se o resistor Rvf.
Z] =
Z] =

1
2P . ]? . +]

(4.27)

1
= 37,75<
2P . 21,08 . 202(

Adotou-se Rvf=39k.
Como este resistor est ligado diretamente ao ganho do amplificador de erro de tenso,
o valor calculado apresentou uma variao acentuada na tenso de sada conforme era variada
a carga. Portanto, aps testes na bancada, o resistor acabou substitudo para a realizao dos
ensaios por outro de 68 k.

Rvf=68k

4.5.9

CAPACITORES CFF1 E CFF2

Estes capacitores so responsveis por determinar o nvel de contribuio da entrada

Vff para a distoro em 3 harmnica na corrente de entrada. Como a 2 harmnica contida na
tenso retificada de 66,2%, pode-se definir o ganho total do filtro de segunda ordem a ser
implementado.
j =

% N
66,2%

Especificando-se a taxa de distoro harmnica THD em 1,5%.

j =

1,5
= 0,0227
66,2

Utilizando dois plos iguais em cascata, acha-se a freqncia do plo.

(4.28)

45
; = kj . 

(4.29)

; = k0,0227 .120 = 18Nc

A partir desta freqncia de corte, os capacitores Cff1 e Cff2 so definidos.
+1 =

1
2P . ; . Z2

+1 =

1
= 0,097W

2P .18 . 91<

(4.30)

+1 = 0,01W

+2 =

1
2P . ; . Z3

+2 =

1
= 0,47W

2P .18 . 20<

(4.31)

+2 = 0,47W

4.5.10 DEMAIS COMPONENTES

Com a finalidade de desacoplar os rudos da tenso de referncia e da tenso de
comparao de proteo sero utilizados dois capacitores.

Cpk = 100pF

C3 = 1F

Por fim, foi colocado um resistor de 22K entre os pinos 10 (enable) e 15 (Vcc),
seguindo as recomendaes do datasheet para deixar o CI sempre ativado.

46
4.6 LISTA DE COMPONENTES UTILIZADOS
Componente Descrio

Componente Descrio

F1

Fusvel de 6A

Rvf

68k

TH1

2 NTC em srie de 20

Rvac

330k

D1

Ponte retificadora de onda completa formada por

Rff1

910k

quatro diodos 1N4007

L

3mH (5 indutores de 600H associados em srie)

Rff2

91k

D0

Diodo ultra-rpido FEP30JP

Rff3

20k

MOSFET IRFPC50LC

Rset

5,8k

Co

2 capacitores de 220F/400V associados em

22k

paralelo
Rvi

180k

Cpk

100pF

Rvd

10k (trimpot)

C3

1F

Rs

2 resistores de 0,47 em paralelo

Ccz

4,7nF

Rmo

1,8k

Ccp

560pF

Rci

1,8k

Cvf

180nF

Rq

20

Cff1

0,1F

Rpk1

10k

C1

0,47F

Rpk2

1,8k

Css

1F

Rcz

15k

Ct

8,2nF

Tabela 4.2 Lista de componentes utilizados no prottipo.

4.7 DIAGRAMA ESQUEMTICO FINAL

A Figura 4.7 apresenta o diagrama esquemtico usado para a elaborao do prottipo.

47

Figura 4.7 Diagrama esquemtico do circuito implementado.

48
4.8 APRESENTAO DO PROTTIPO
A partir dos parmetros calculados nos itens anteriores do capitulo 4, foi montado um
prottipo para realizao de testes e ensaios em uma bancada.
Para fins didticos, o circuito implementado foi dividido em duas partes.
partes A parte de
potncia ficou separada do circuito de controle devido s elevadas correntes que passam pelo
mesmo.

Figura 4.8
4. Circuito de potncia desenvolvido.

Como observado na figura 4.8,

4. , a parte de potncia consiste basicamente da ponte de
diodos,
s, do indutor (que se encontra em uma caixa
caixa separada, no estando visvel na imagem),
imagem
do MOSFET, do diodo D0 e do capacitor de sada. Ainda foram acrescentados dois NTC de
10 em srie para evitar a corrente in-rush
in rush e um varistor de 220V em paralelo com o
capacitor para evitar problemas de sobre-tenso.
sobre
O circuito de potncia foi montado em protoboard para facilitar a substituio de
componentes o circuito de potncia. Ele centrado no UC3854e apresentado na figura 4.7.
4.

49

Figura 4.9 Circuito de controle.

Como carga foram utilizadas lmpadas de 220V com a potncia de 25W, 40W, 100W
e 200W. Por meio de interruptores foi possvel ligar e desligar as lmpadas e, assim, aumentar
ou diminuir a potncia demandada na sada.

Figura 4.10 Carga formada unicamente por lmpadas de 220V.

50
4.9 CONSIDERAES FINAIS
Foram utilizadas duas diferentes freqncias de chaveamento durante o uso do
prottipo (freqncia de oscilao da onda triangular para gerao do PWM): 20kHz e 35kHz.
Algumas consideraes devem ser feitas a respeito desta alterao:
1. Nenhuma alterao foi feita no circuito, exceto o capacitor Ct (conectado ao
pino 14);
2. Os componentes que dependem diretamente da freqncia de chaveamento
so: indutor, Rcz, Ccz e Ccp. Estes trs ltimos so os responsveis pela malha
de realimentao do regulador de corrente;
3. Esta mudana de freqncia deveria ser acompanhada pela diminuio do
indutor de 3mH para 1,8mH. Como isto no foi feito, esperada uma
diminuio no ripple de corrente.

51
5. RESULTADOS OBTIDOS
5.1 DESCRIO DOS ENSAIOS
Os ensaios foram divididos em duas etapas:
1. Foram realizados testes com tenso de alimentao Vi=Vi(nominal)=127Vrms
e com carga varivel de 25W at 240W para analisar a corrente de entrada e a
tenso de sada.
2. Utilizando um variac, o circuito foi testado para analisar seu comportamento a
partir de uma variao da tenso de alimentao entre 80V e 130V, mantendose a carga constante.
5.2 TESTES COM VARIAO DE CARGA
Para a realizao dos testes com variao de carga, foram utilizadas duas freqncias
de chaveamento: 20kHz e 35kHz.
As figuras 5.1, 5.2 e 5.3 so aquisies que foram obtidas com osciloscpio digital.
Elas esto divididas em duas diferentes colunas, sendo a da esquerda representando a
freqncia de chaveamento de 20kHz e a da direita de 35kHz. J a potncia de sada varia no
sentido das linhas horizontais para valores de 25W, 40W, 65W, 100W, 125W, 165W, 200W e
240W.
Em todas tem-se:

Trao superior CH 4 200V/DIV tenso de sada Vo;

Trao central CH 1 escala varivel corrente de entrada Ii;

Trao inferor CH 2 10V/DIV (com ponteira atenuada em 10x) tenso de

alimentao Vi.

52
fch=20kHz

fch=35kHz

(a) Po=25W e fch=20kHz

(d) Po=25W e fch=35kHz

(b) Po=40W e fch=20kHz

(e) Po=40W e fch=35kHz

(c) Po=65W e fch=20kHz

(f) Po=65W e fch=35kHz

25W

40W

65W

Figura 5.1 Ensaios realizados em regime permanente com potncias de sada de 25W, 40W e
65W; e freqncia de chaveamento de 20kHz e 35kHz
Nas figuras 5.1 (a) e (d) a corrente de entrada est na escala 0,2A/DIV, nas demais a
escala de 0,5A/DIV.

53

100W

(a) Po=100W e fch=20kHz

(d) Po=100W e fch=35kHz

(b) Po=125W e fch=20kHz

(e) Po=125W e fch=35kHz

(c) Po=165W e fch=20kHz

(f) Po=165W e fch=35kHz

125W

165W

Figura 5.2 Ensaios realizados em regime permanente com potncias de sada de 100W,
125W e 165W; e freqncias de chaveamento de 20kHz e 35kHz
Na figura 5.2 (a) a corrente de entrada est na escala 0,5A/DIV, nas demais a escala
de 1A/DIV.

54

200W

(a) Po=200W e fch=20kHz

(c) Po=200W e fch=35kHz

(b) Po=240W e fch=20kHz

(d) Po=200W e fch=35kHz

240W

Figura 5.3 Ensaios realizados em regime permanente com potncias de sada de 200W e
240W; e freqncia de chaveamento de 20kHz e 35kHz
Nas figuras 5.3 (a) e (c) a corrente de entrada est na escala 1A/DIV, nas demais a
escala de 2A/DIV.

A partir das figuras 5.1, 5.2 e 5.3 possvel concluir que o circuito funcionou de forma
bastante adequada, drenando uma corrente praticamente senoidal da rede em fase com a
tenso de entrada Vi, principalmente nos ensaios com maior potncia. Em potncias menores
possvel perceber certa a oscilao da corrente.
Comparando-se as figuras 5.1(a) e 5.3(b), nota-se que a tenso de sada aplicada a
carga permaneceu praticamente a mesma quando houve uma variao de carga de 25W (10%

55
da carga mxima) para 240W (96% da carga mxima). Isso se deve ao fato do regulador de
tenso estar bem projetado.
Ainda, percebeu-se que apesar da variao da freqncia de chaveamento, no mudou
significativamente o aquecimento do MOSFET Q. Com isto, poderamos trabalhar com uma
freqncia mais alta e assim ter um indutor menor e mais barato.

5.3 TESTES COM VARIAO DE TENSO DE ENTRADA

Os prximo teste foi feito com freqncia de chaveamento igual a 20kHz. Os ensaios
sero apresentados a partir de aquisies obtidas com osciloscpio digital. Ser verificado o
funcionamento do circuito quando submetido variaes na tenso de alimentao. Baseado
no projeto descrito no capitulo 4, o prottipo deve atuar de maneira plena, ou seja, colocando
a corrente de entrada em fase com a tenso de entrada e regulando a tenso de sada para
220V.
As figuras 5.4 e 5.5 esto dispostas na forma de duas colunas, a da esquerda
representando uma carga de sada de 100W e a da direita 200W. As linhas horizontais
representam a variao da tenso de alimentao entre 80V e 130V.
Tem-se:

Trao superior CH 4 500V/DIV tenso de sada Vo;

Trao central CH 1 escala varivel corrente de entrada Ii;

Trao inferor CH 2 10V/DIV (com ponteira atenuada em 10x) tenso de

alimentao Vi.

56

Vin/carga

100W

200W

(a) Vi=80V e Po=100W

(d) Vi=80V e Po=200W

(b) Vi=90V e Po=100W

(e) Vi=90V e Po=200W

(c) Vi=100V e Po=100W

(f) Vi=100V e Po=200W

80V

90V

100V

Figura 5.4 Ensaios realizados com tenses de 80V, 90V e 100V.

Na figura 5.4 (c) a corrente de entrada est na escala 1A/DIV, nas figuras 5.7 (a), (b)
e (f) na escala de 2A/DIV e nas figuras 5.7 (d) e (f) na escala de 5A/DIV.

57

110V

(a) Vi=110V e Po=100W

(d) Vi=110V e Po=200W

(b) Vi=120V e Po=200W

(e) Vi=120V e Po=200W

(c) Vi=130V e Po=100W

(f) Vi=130V e Po=200W

120V

130V

Figura 5.5 Ensaios realizados com tenses de 110V, 120V e 130V.

Na figuras 5.5 (b) e (c) a corrente de entrada est na escala 1A/DIV, nas demais a
escala de 2A/DIV.

58
A partir das figuras 5.4 e 5.5 conclui-se que a tenso de sada Vo permanece
perfeitamente constante quando a tenso de alimentao varia.
A corrente de entrada Ii no apresentou distores ou problemas para seguir a tenso
de sada. No entanto, a corrente diminui conforme aumentamos a tenso, o que a primeira
vista pode no fazer sentido, mas como foi mantida uma carga de potncia constante ela segue
a equao (5.1).
 =  .?

(5.1)

5.4 ENSAIOS DIVERSOS

Foram ainda realizados alguns ensaios com a finalidade de detalhar algumas
caractersticas essenciais de funcionamento do conversor.
A figura 5.6 apresenta detalhes da:

Trao superior CH 1 Corrente do indutor & ;

Trao inferior CH 4 Tenso entre dreno e source l do MOSFET do

conversor boost.

Figura 5.6 Corrente no indutor (0,5A/DIV) e tenso entre dreno e source do MOSFET.

59

Nota-se na figura 5.6 que a tenso l apresenta comutaes bem comportadas, no
havendo spikes nem distores inesperadas.
Aqui foi estabelecida uma freqncia de chaveamento de aproximadamente 35kHz,
como podemos ver na imagem. Medindo o ripple de corrente encontramos um valor de
aproximadamente 0,45A pico-a-pico.

Figura 5.7 Corrente no indutor (0,5A/DIV) e tenso entre dreno e source do MOSFET.

A figura 5.7 apresenta os mesmos dados da figura anterior 5.6, entretanto a freqncia
de chaveamento foi modificada para aproximadamente 25kHz.
Como j discutido no captulo 4, com a diminuio da freqncia devemos esperar um
aumento no ripple de corrente caso seja mantido exatamente o mesmo indutor. Assim sendo,
podemos medir um ripple de aproximadamente 0,6A pico-a-pico, o que comprova a
suposio inicial.
J a figura 5.8 representa o momento em que a corrente no indutor & estava prxima
de zero e o indutor est sendo carregado. Isto fica evidente observando a forma de onda no
MOSFET: a tenso entre o dreno e source , na maior parte do tempo, zero (ele est em curto-

60
circuito). Nos momentos em que h tenso sob ele, ou seja, a chave est aberta, o indutor
passa a fornecer corrente para a carga (e o capacitor de armazenagem) e surge um pequeno
ripple.

Figura 5.8 Corrente no indutor (0,5A/DIV) e tenso entre dreno e source do MOSFET.

Um dos problemas apresentados durante a montagem do prottipo foi o ajuste exato

da realimentao do regulador de tenso. Esta foi a situao que demandou mais tempo para
ser resolvida, pois o problema no claro e devido a complexidade do circuito integrado o
processo de montagem se torna trabalhoso no incio.

Como comentado no captulo 4, o resistor Rvf est ligado diretamente com o ganho do
regulador e valores muito pequenos para esta resistncia resultam em ganhos baixos o que
significa uma alta variao na tenso de tenso de sada conforme trocamos a carga.

61

Figura 5.9 Corrente de entrada (canal 1, 2A/DIV) e sada do regulador de tenso (canal 2)
com Cvf=47nF.

Figura 5.10 Corrente de entrada (canal 1, 2A/DIV) e sada do regulador de tenso (canal 2)
com Cvf=150nF.

O ajuste do capacitor Cvf est ligado diretamente com o deslocamento da freqncia

de corte (onde h atenuao). As figuras 5.9 e 5.10 representam esta situao.

62
Com um capacitor de valor muito baixo, usando os valores calculados pelo mtodo
adotado por Todd [2], o filtro atenua na freqncia errada e as harmnicas de 60Hz continuam
presentes fazendo com que a sada apresente a forma de onda exibida no canal 2 da figura 5.9.
Ajustando-se para valores corretos na figura 5.10, podemos perceber uma significativa
melhora na corrente de entrada assim como um valor constante na sada de tenso com um
ripple de 120Hz, exatamente como previsto.
Os testes realizados tiveram resultados altamente satisfatrios. Os dois principais
objetivos do projeto (correo do fator de potncia e regulao da tenso de sada) foram
alcanados com sucesso conforme demonstrado na srie de figuras acima.

63
6. CONCLUSO
Neste trabalho foi descrita uma soluo para o problema de injeo de harmnicas de
corrente na rede a partir do uso de um conversor Boost como pr-regulador. O conversor
proposto tem duas aes de controle: atuar corrigindo o fator de potncia e regular a tenso de
sada. Ao longo do estudo foram apresentados embasamentos tericos e procedimentos
necessrios de projeto.
No decorrer do capitulo 1 foi feita uma anlise das fontes retificadoras atuais e
descritos conceitos bsicos para o entendimento da situao.
O captulo 2 oferece uma breve reviso do conversor CC Boost.
No captulo 3 foi feita uma anlise completa da soluo apresentada: suas vrias
possibilidades de projeto e benefcios.
Ao longo do captulo 4 foram definidas as especificaes gerais do projeto. A partir
disto, foram feitos diversos clculos de acordo com o procedimento padro de montagem do
fabricante. Algumas alteraes foram feitas visando aprimorar o funcionamento do prottipo.
Tambm foi feita uma descrio do circuito integrado UC3854.
O projeto se mostrou fundamental na formao do aluno, pois este pode usar
conhecimentos adquiridos ao longo da faculdade de Engenharia. Foi importante a
implementao prtica para a comprovao dos clculos tericos, assim como para observar
pequenas diferenas entre teoria e prtica.
Por fim os resultados comprovaram que o circuito realiza todas as funes de maneira
satisfatria. Assim sendo, este trabalho atingiu todos os seus objetivos inicialmente propostos
com sucesso e oferece uma soluo vivel para o mercado.

64
7. BIBLIOGRAFIA:

[1] BARBI, Ivo. Projeto de Fontes Chaveadas. Edio do Autor, Florianpolis, 1993.
[2] TOOD, P. C. UC3854 Controlled Power Factor Correction Circuit Design,
Application Note AN-U-134 Texas Instruments Incorporated, 1999.
[3] ANDREYCAK, B. Optimizing Performance in UC3854 Power Factor Correction
Applications. Unitrode, 1999.
[4] POMLIO, J.A. Conversor Boost como Pr-Regulador de Fator de Potncia. Fev.
2004. Disponvel em:
<http://www.dscee.fee.unicamp.br/~antenor/pdffiles/pfp/Cap3.pdf>
[5] ANDREYCAK, B. UC3854A and UC3854B Advanced Power Factor Correction
Control ICs. Design Note DN-44 Unitrode, 1999.
[6] BOTTRIL, J. AC Requirements for Power Correction Circuits, slua 263, Texas
Instruments, 2002.