Sunteți pe pagina 1din 174

DOUTORADO

PROJETO DE MISTURADOR COM TOPOLOGIA CLULA DE


GILBERT UTILIZANDO PHEMT
Tese apresentada ao Departamento de
Semicondutores, Instrumentos e Fotnica da
Faculdade de Engenharia Eltrica e de
Computao da UNICAMP como parte dos
requisitos exigidos para a obteno do ttulo de
Doutor em Engenharia Eltrica.

AUTOR:

Everson Martins

ORIENTADOR: Prof. Dr. Jacobus Willibrordus Swart


COMISSO JULGADORA
Profa. Dra. Denise Consonni (PSI/EPUSP)
Prof. Dr. Murilo Arajo Romero (SEL/EESC/USP)
Prof. Dr. Galdenoro Botura Jnior (DEE/FEG/UNESP)
Prof. Dr. Pierre Kaufmann (CRAAE/IPM CCS/UNICAMP)
Prof. Dr. Rui Fragassi Souza (DMO/FEEC/UNICAMP)

Campinas SP - Brasil
Outubro de 2002

FICHA CATALOGRFICA ELABORADA PELA


BIBLIOTECA DA REA DE ENGENHARIA - BAE - UNICAMP

V662a

Martins, Everson
Projeto de misturador com topologia clula de Gilbert
utilizando pHEMT / Everson Martins. --Campinas, SP:
[s.n.], 2002.
Orientador: Jacobus Willibrordus Swart.
Tese (doutorado) - Universidade Estadual de
Campinas, Faculdade de Engenharia Eltrica e de
Computao.
1. Misturadores na faixa de microondas. 2.
Transistores. I. Swart, Jacobus Willibrordus. II.
Universidade Estadual de Campinas. Faculdade de
Engenharia Eltrica e de Computao. III. Ttulo.

ii

Resumo
Este trabalho demonstra a viabilidade do uso da tecnologia PHEMT em misturadores
com topologia Clula de Gilbert. A anlise feita atravs da simulao, implementao e
medio do circuito integrado de microondas monoltico de um misturador conversor para baixo.
A topologia do circuito utilizada na integrao uma implementao da topologia Micromixer
(variante da topologia clssica) e proposta pela primeira vez em tecnologia pHEMT. O circuito
caracterizado na freqncia 1,9 GHz para RF, 2,0 GHz para OL e 100 MHz para FI, mostrando
ganho de converso de tenso de 14,8 dB. As principais vantagens apresentadas pelo circuito
foram: entrada de RF desbalanceada, bom desempenho de rudo (NFSSB=14,4 dB), IIP3
relativamente alto (1,5 dBm) e baixo consumo de potncia (17 mW para o bloco misturador).

Abstract
This work demonstrates the feasibility of the use of PHEMT technology in the Gilbert
Cell mixer topology operating as a down-converter. The analysis is made through simulation,
implementation and measurement of an MMIC (Monolithic Microwave Integrated Circuits).
The circuit topology used was a Micromixer (variant of classical topology) and this is the first
time this topology is investigated with pHEMT technology. The circuit is characterized at 1.9
GHz, for RF, 2.0 GHz, for LO and 100 MHz, for IF, presenting voltage conversion gain of 14.8
dB. The main advantages presented by the circuit have been: unbalanced RF input port, good
noise performance (NFSSB=14.4 dB), high IIP3 (1.5 dBm) and low power (17 mW for the mixer
block).

iii

iv

Muito aprendizado sem aplicao prtica como um homem


pobre contando os tesouros de outra pessoa,
sem ter meio centavo para si.
Avatamasaka Sutra
v

vi

minha esposa, Gislaine R. O. Martins que teve


de superar muitas dificuldades para que
eu pudesse concluir este trabalho
vii

viii

Agradecimentos
Ao Prof. Jacobus W. Swart pela oportunidade de desenvolver este trabalho na
UNICAMP, e tambm pela sua confiana, apoio irrestrito e, principalmente, sua pacincia.
Ao Sr. Ezio M. Bastida pelo auxlio durante a etapa de projeto.
Prof Denise Consonni que sempre se mostrou pronta a colaborar, disponibilizando os
laboratrios do LME/USP ou atravs de discusses tcnicas. Agradeo tambm o apoio do Sr.
Marcos A. Luqueze.
Agradeo ao Prof. Saito pela confeco das placas de Alumina e sua pronta
disponibilidade quando foi necessrio confeccionar placas adicionais.
Ao Sr. Mrcio Biazzoli que viabilizou a fixao e solda de fio do CI na placa de Alunina
no CenPRA. Agradeo tambm a Sra. Marinalva que realizou as soldas, no s de uma mas de
vrias placas!
Ao Prof. Evandro Conforti e ao Prof. Aldrio C. Bordonalli que disponibilizaram os
equipamentos do DMO para realizar as medidas no misturador.
Aos Sr. Ingo Wolff, Sr. Tempel e Sr. Akpinar pelo suporte e apoio dado no intercmbio
realizado com a Universidade Gerhard Mercator de Duisburg e com o IMST (Institut fur Mobilund Satellitenfunktechnik), Kamp-Lintfort, ambos na Alemanha.
Prof. Galdenoro Botura Jr. pelo suporte e incentivo ao longo do trabalho.
Aos amigos Prof. Samuel A. Lucena e Prof. Antnio Lotufo que de alguma forma
contriburam para a realizao deste trabalho.
Agradeo CAPES o suporte financeiro dado atravs da bolsa de doutorado no perodo
de setembro de 1995 a setembro de 1997.
Agradeo FAPESP o suporte financeiro dado atravs do projeto PMU-FAPESP, que
viabilizou a fabricao do circuito integrado.

ix

Agradeo ao DAAD pelo suporte financeiro dado para minha estadia de trs meses no
intercmbio com a Universidade Gerhard Mercator de Duisburg e com o IMST.
Agradeo ao Departamento de Engenharia Eltrica FEEG/UNESP pela compreenso e
oportunidade oferecidas.

Sumrio
Resumo

iii

Abstract

iii

Agradecimentos

ix

Lista de Figuras

xv

Lista de Tabelas

xix

Lista de Abreviatura, Siglas e Smbolos

xxi

1 Introduo

2 Topologias de Receptores

2.1 Receptor Super-heterdino .................................................................................. 6


2.2 Receptor FI zero (Homdino) ............................................................................. 9
2.3 Receptor de dupla converso com FI de banda larga .......................................... 11
2.4 Receptor com FI baixa ........................................................................................ 13
2.5 Receptor Sub-amostrado .................................................................................... 13
2.6 Receptor de FI digital ......................................................................................... 16
2.7 Discusso ............................................................................................................. 16
3 Misturadores

17

3.1 Comportamento I/V no linear ............................................................................ 22


3.2 Chaveamento do sinal de entrada ........................................................................ 22
3.3 Estruturas Balanceadas ........................................................................................ 23

xi

3.4 Dispositivos semicondutores para misturadores ................................................ 26


3.4.1 Diodo de Barreira Schottky ................................................................. 27
3.4.2 Transistores de Efeito de Campo ......................................................... 28
3.4.2.1 MOSFET de Silcio .............................................................. 29
3.4.2.2 MESFET de GaAs ................................................................ 31
3.4.2.3 HEMT (High Electron Mobility Transistor) .................... 31
3.4.3 Transistores Bipolares ......................................................................... 33
3.5 Topologias de misturadores ................................................................................ 34
3.5.1 Misturador de um nico elemento (desbalanceado) ............................ 35
3.5.1.1 Misturador de Transcondutncia de FET ............................. 35
3.5.1.2 Misturador de dreno de FET ................................................. 36
3.5.1.3 Misturador resistivo com FET ............................................. 37
3.5.1.4 Misturador com FET de dupla porta .................................... 38
3.5.2 Misturadores com balano simples utilizando transistores .................. 39
3.5.2.1 Misturador Diferencial .......................................................... 39
3.5.3 Misturadores com balano duplo utilizando transistores ..................... 41
3.5.4 Outras topologias de misturadores ....................................................... 43
3.6 Estruturas Clula de Gilbert ............................................................................... 45
3.6.1 Clula de Gilbert Tradicional ............................................................... 46
3.6.2 Clula de Gilbert sem fonte de corrente .............................................. 48
3.6.3 Clula de Gilbert com estgio de RF alternativo ................................. 49
3.6.4 Clula de Gilbert com Injeo de Corrente ......................................... 51
3.6.5 Clula de Gilbert com transformador integrado .................................. 52
3.6.6 Micromixer .......................................................................................... 53
3.7 Discusso ............................................................................................................ 54
4 Metodologia de Projeto e Desenvolvimento do Misturador

59

4.1 Parmetros de Misturador .................................................................................. 59


4.2 Tecnologia e ferramentas de projeto .................................................................. 67
4.3 Projeto do Misturador empregando a Topologia Clula de Gilbert .................. 70
4.3.1 Bloco Misturador ................................................................................ 71
4.3.2 Bloco Balun para entrada de OL ......................................................... 81
xii

4.3.3 Bloco Amplificador Isolador para Sada de FI .................................... 82


4.3.4 Resultados de simulaes considerando todos os circuitos
em conjunto ........................................................................................ 83
5 Metodologia, Resultados das Medies e Discusses

89

5.1 Preparao das amostras ..................................................................................... 90


5.2 Medidas das figuras de mrito das amostras ...................................................... 95
5.2.1 Ganho de Converso de tenso (GC) .................................................... 96
5.2.2 Ponto de Compresso de 1 dB (P1dB) .................................................. 102
5.2.3 Coeficiente de Reflexo ...................................................................... 105
5.2.4 Isolao ............................................................................................... 108
5.2.5 Medida de IIP3 .................................................................................... 109
5.2.6 Figura de Rudo ................................................................................... 112
5.2.7 Largura de Banda de Freqncia de Operao do Misturador ............ 115
5.3 Anlise geral ....................................................................................................... 115
6 Concluses

125

6.1 Recomendaes de trabalhos futuros ................................................................. 127


Referncias Bibliogrficas

129

Anexo A
Princpio de Operao Ideal de uma Clula de Gilbert ........................................... 135
Anexo B
Deduo da Funo Transferncia do Par Diferencial Com e Sem
Fonte de Corrente.................................................................................................... 137
Anexo C
Metodologia da Medio do Ganho de Converso de Tenso................................ 141

xiii

Anexo D
Grampeamento Abrupto .......................................................................................... 145
Anexo E
Medida de Isolao .................................................................................................. 147
Anexo F
Relao de Publicaes ........................................................................................... 151

xiv

Lista de Figuras
2.1 Arquitetura tpica da etapa transceptora de um sistema de comunicao mvel ............ 3
2.2 Arquitetura Software Defined Radio para o transceptor ................................................. 4
2.3 Estrutura vivel para digitalizao do sinal de FI ........................................................... 5
2.4 Arquitetura para Sub-amostragem .................................................................................. 6
2.5 Estrutura tpica de um receptor super-heterdino com seu diagrama espectral .............. 8
2.6 Arquitetura do receptor de FI-zero (homdino) e seu diagrama espectral ...................... 10
2.7 Arquitetura de um receptor de dupla converso com FI de banda larga ......................... 12
2.8 Efeito da freqncia de amostragem no espectro de um sinal amostrado ...................... 14
2.9 Arquitetura de um receptor de sub-amostragem e seu diagrama espectral ..................... 15
3.1 Princpio de funcionamento esperado segundo o pensamento de Fessenden .................. 17
3.2 Diagrama do circuito receptor utilizado no teste Arlington-Salem ................................ 19
3.3 Multiplicador analgico ideal .......................................................................................... 20
3.4 Chaveamento do sinal de RF ........................................................................................... 23
3.5 Diagrama em blocos do misturador de um nico elemento (a), com balano
simples (b) e com balano duplo (c) ............................................................................. 25
3.6 Diagrama de construo (a) e circuito equivalente (b) de um diodo de
Barreira Schottky ........................................................................................................... 27
3.7 Circuito equivalente de um transistor FET...................................................................... 29
3.8 Diagrama de construo (a) e curva caracterstica (b) de um MOSFET ........................ 30
3.9 Estrutura de camadas de um MESFET .......................................................................... 31
3.10 Estrutura de um transistor HEMT AlGaAs/GaAs (a) e o diagrama da banda
de conduo (EC) em torno da heterojuno (b) ......................................................... 32
3.11 Misturador de transcondutncia de FET com sinais de RF e OL aplicado
na porta ....................................................................................................................... 36
xv

3.12 Misturador resistivo com FET. O dreno no polarizado e o processo de


converso ocorre devido a variao temporal da resistncia do canal ...................... 37
3.13 (a) Transistor FET de dupla porta; (b) representao equivalente com dois
transistores; (c) circuito equivalente do misturador com FET de dupla porta .......... 38
3.14 Misturador com balano simples (FPB - filtro passa baixa) ........................................ 39
3.15 Misturador Diferencial ................................................................................................. 40
3.16 Misturador resistivo em anel com FET ........................................................................ 42
3.17 Misturador Clula de Gilbert ...................................................................................... 43
3.18 Topologia de um misturador rejeita imagem ............................................................... 44
3.19 Topologia de uma Clula de Gilbert tradicional (a) e seu diagrama de blocos (b) ...... 46
3.20 Estgio de RF com impedncia de degenerescncia de emissor .................................. 47
3.21 Estgio de RF sem fonte de corrente ............................................................................ 48
3.22 Amplificador transcondutor do estgio de RF sem fonte de corrente (a) e com
fonte de corrente (b) ...................................................................................................... 49
3.23 Clula de Gilbert com estgio de RF resistivo ............................................................. 50
3.24 Estgio de RF com um circuito defasador .................................................................. 51
3.25 Clula de Gilbert com carga de FI (a) e estgio de RF com injeo
de corrente I (b) ............................................................................................................. 52
3.26 Topologia Clula de Gilbert com acoplamento com transformador ........................... 53
3.27 Micromixer ................................................................................................................... 54
4.1 Grfico de PSADA x PENTRADA para determinao de P1dB ............................................. 61
4.2 Produtos de intermodulao de terceira ordem degradando o canal desejado .............. 62
4.3 Resposta do sinal desejado e do IM3 .............................................................................. 63
4.4 Definio de NFSSB (a) e definio de NFDSB (b) (B banda de freqncia em Hz;
Ts temperatura da fonte em K; k constante Boltzmann)......................................... 65
4.5 Acoplamento das fontes de sinais no misturador ........................................................... 67
4.6 Esquema em blocos do circuito misturador ................................................................... 71
4.7 Esquemtico do circuito da Clula de Gilbert ............................................................... 72
4.8 (a) Estgio transcondutor do Micromixer e (b) modificao proposta para
ser utilizado com pHEMT ........................................................................................... 76

xvi

4.9 Sinais de correntes de sada do estgio transcondutor tradicional (a) e da topologia


proposta (b) para a mesma amplitude de sinal de entrada e as mesmas condies
de polarizao ................................................................................................................ 78
4.10 Balun de entrada do OL ............................................................................................... 81
4.11 Circuito amplificador isolador de FI ........................................................................... 82
4.12 Esquema eltrico do circuito misturador ...................................................................... 84
4.13 Layout final do circuito integrado do misturador ........................................................ 85
4.14 Resposta em freqncia do Misturador ........................................................................ 87
5.1 Fotografia do circuito integrado no encapsulado .......................................................... 89
5.2 Montagem para medidas de RF e CC diretamente sobre o CI ....................................... 90
5.3 Esboo da montagem do CI sobre a Alumina ................................................................ 91
5.4 Tipos de linhas de transmisso planares: (a) microstrip; (b) stripline; (c) coplanar ..... 92
5.5 Layout da placa onde ser fixado o chip do misturador ................................................ 93
5.6 Fixao e solda de fios feitas no CenPRA .................................................................... 94
5.7 Filtros externos utilizados nas entradas de polarizao CC ........................................... 95
5.8 Caixa metlica com circuito para medida (Amostra CM) .............................................. 96
5.9 Equipamentos e arranjo utilizada para medida de GC ..................................................... 97
5.10 Comparao de resultados simulados ( - - - - -) com resultados
medidos ( ). A curva marrom representa a reta de carga para R=300 ................ 99
5.11 Representao de uma das portas da sada diferencial do amplificador isolador
de FI .............................................................................................................................. 100
5.12 Curva de Compresso de 1 dB para Amostra 2. POL= -4 dBm e RL= 800 .............. 102
5.13 Curva de Gc(dB)xPRF(dBm) para diferentes valores de POL (RL = 800 ) ................. 104
5.14 Curva de IDVGS e gmVGS para transistor simulado e medido ................................... 107
5.15 Sistema para medir IsolaoOL-RF ................................................................................ 108
5.16 Sistema para medir IIP3 ............................................................................................... 110
5.17 Curva de Compresso de 1 dB para nova amostra. POL = -4 dBm e RL=800 ......... 110
5.18 Grfico para obteno de IIP3. POL= -4 dBm e RL= 800 ......................................... 112
5.19 Sistema utilizado para a medio de figura de rudo ................................................... 113
5.20 NF(SSB) x FOL para a Amostra CM com POL = -4 dBm ............................................. 114

xvii

5.21 Medida da largura da banda de freqncia de operao do misturador.


POL= -4 dBm e RL= 800 ............................................................................................116
A.1 Misturador Clula de Gilbert ........................................................................................ 135
B.1 Par diferencial com fonte de corrente ........................................................................... 137
B.2 Par diferencial sem fonte de corrente ........................................................................... 138
C.1 Esquema representativo dos equipamentos de medio com impedncia
genrica (a) e impedncia padro de 50 (b) ............................................................ 142
C.2 Esquema representativo dos equipamentos de medio com um
transformador na sada do DUT ................................................................................... 143
C.3 Transformador relao 1:16 (a) e arranjo com dois transformadores
para obter relao 1:1 (b) .............................................................................................. 144
D.1 Variao na corrente de dreno (id) devido excurso da tenso vg ............................. 145
D.2 Grampeamento imaginrio da tenso de entrada, representando o
grampeamento de id ...................................................................................................... 146
E.1 Sistema para medir IsolaoOL-RF .................................................................................. 147
E.2 Circuito equivalente da fonte de sinal e do analisador de espectro
vistos dos terminais do divisor de potncia .................................................................. 148
E.3 Circuito equivalente visto do ponto P ........................................................................... 148
E.4 Equivalente de Thevenin visto do ponto P (porta de RF) ............................................. 149

xviii

Lista de Tabelas
4.1 DESEMPENHO DESEJADO PARA UM MISTURADOR NO SISTEMA DECT
COM GANHO DE 6 dB (SABOURI-S., 1997 apud MADSEN & FAUGE, 199 ......... 70
4.2 VARIAO DO GANHO DE TENSO E FIGURA DE RUDO COM A
CORRENTE "I" DE POLARIZAO PARA A RELAO 2X60/4X60.
(POL=5 dBm ) .................................................................................................................. 73
4.3 VARIAO DO GANHO DE TENSO E FIGURA DE RUDO COM A
CORRENTE "I" DE POLARIZAO. (VDS = 2 V para os transistores superiores
e POL = 5 dBm ) ............................................................................................................. 74
4.4 VARIAO DO GANHO DE TENSO, FIGURA DE RUDO E TENSO
DE ALIMENTAO COM A CORRENTE "I" DE POLARIZAO.
(VDS =1,5 V para os transistores superiores, POL = 5 dBm e LRFI=400 ) ............ 75
4.5 RESULTADOS DE SIMULAO PARA A RELAO 2X60/4X60 COM A
TOPOLOGIA PROPOSTA E A TRADICIONAL ....................................................... 77
4.6 RESULTADOS DAS SIMULAES FEITAS COM OS NOVOS PARMETROS
PARA O TRANSISTOR 4X40 m. (POL=0 dBm e C1=C2=10 pF) ......................... 79
4.7 RESULTADOS DAS SIMULAES FEITAS COM RFI VALENDO 400 E
800 PARA O TRANSISTOR 4X40 m. (POL=0 dBm e C1=C2=10 pF) ............... 80
4.8 PARMETROS DE DESEMEPENHO DO CIRCUITOS PARA DIFERENTES
VALORES DE TENSO DE LIMIAR (VT) ................................................................ 80
4.9 RESULTADOS DAS SIMULACES PARA O CIRCUITO MISTURADOR +
AMPLIFICADOR ISOLADOR DE FI CONSIDERANDO DIFERENTES
VALORES DE CARGAS ( POL = 0 dBm ) ................................................................... 83

xix

4.10 RESULTADOS DE SIMULACES PARA O CIRCUITO COMPLETO


CONSIDERANDO DIFERENTES VALORES DE CARGA
DE FI. ( POL = -4dBm ) .............................................................................................. 85
4.11 RESULTADOS GLOBAIS DE SIMULACO PARA O CIRCUITO IDEAL
E O CIRCUITO REAL ............................................................................................ 86
4.12 COMPARAO DE DESEMPENHO ENTRE NOSSOS RESULTADOS
E OS DE SULLIVAN et al. (1997) ........................................................................... 86
5.1 RESULTADOS DAS MEDIES DO GANHO DE CONVERSO
(PLO=-4,0 dBm, PRF=-20 dBm) .................................................................................... 98
5.2 RESULTADOS DAS MEDIES DO PONTO DE COMPRESSO DE 1dB
REFERIDO ENTRADA (Pin1dB) COM POL= - 4,0 dBm ........................................ 103
5.3 RESULTADOS DAS MEDIES DOS COEFICIENTES DE REFLEXO
(PRF=-20 dBm E POL=-4 dBm) ................................................................................... 105
5.4 RESULTADOS DAS MEDIES DAS ISOLAES
(PRF=20 dBm e PLO =-4 dBm) .................................................................................... 109
5.5 FIGURA DE RUDO PARA DIFERENTES FREQUNCIAS DE FI
MANTENDO O SINAL DE RF EM 2,45 GHz, E POL=-4 dBm ............................ 115
5.6 PARMETROS MEDIDOS E SIMULADOS DO CIRCUITO MISTURADOR
(POL=-4 dBm, FRF=1,9 GHz e FOL=2 GHz) ................................................................ 117
5.7 CIRCUITO MISTURADOR COM ENTRADAS DE OL E RF
CASADAS/DESCASADAS (SULLIVAN et al. 1997). FRF =1,9 GHz,
FFI=250 MHz .............................................................................................................. 118
5.8 COMPARAO DOS DIFERENTES RESULTADOS MAIS RECENTES
PARA MISTURADORES CLULA DE GILBERT EM CMOS ............................ 119
5.9 COMPARAO DE DESEMPENHO DO CIRCUITO DE CAMPBELL
& BEALL (2001) COM O CIRCUITO DESTE TRABALHO. FRF = 1,9 GHz ........ 121

xx

Lista de Abreviaturas, Siglas e Smbolos


BER - BIT Error Rate
DECT Digital European Cordless Telephone
DSB - Double Side Band (Banda Lateral Dupla)
FI - Freqncia Intermediria
FPB - Filtro Passa Baixa
I , Q - Representao de sinal em fase e quadratura, respectivamente.
IM2 Second - Order Intermodulation (Produto de Intermodulao de Segunda Ordem)
IM3 - Third-Order Intermodulation (Produto de Intermodulao de Terceira Ordem)
IP3 - Third Order Interception Point (Ponto de intercepo da Terceira Ordem)
IIP3 - Input Third-Order Interception Point
LNA - Low Noise Amplifier (Amplificador de baixo rudo)
pHEMT- pseudomorphic High Electron Mobility Transistor
NF - Noise Figure (Figura de Rudo)
OIP3 - Output Third-Order Interception Point
OL - Oscilador Local
Q - Fator de Qualidade
RF - Rdio Freqncia
SSB - Single Side Band (Banda Lateral nica)
SAW - Surface Acoustic Wave
VCO - Voltage Controlled Oscillator (Oscilador Controlado por Tenso)
i
i!
=
k (i k )! k!

xxi

xxii

Captulo 1
Introduo
A comunicao atravs de sinais de rdio freqncia (RF) est integrando cada vez mais
o cotidiano de nossas vidas: telefonia celular mvel, telefone sem fio, rede de computadores sem
fio, etc. A principal causa desta difuso a grande flexibilidade que se confere aos sistemas de
comunicaes por no ser necessrio utilizar conexes fsicas (Ex. cabo coaxial, cabo ptico,
etc.).
O bloco que permite um sistema trabalhar com sinais de RF denominado de transceptor
de RF (RF Front End). Este bloco responsvel pela transduo e conformao do sinal de RF,
e constitui-se de dois estgios, um responsvel pela recepo denominado receptor e outro
responsvel pela transmisso denominado transmissor. Tanto o receptor quanto o transmissor
so compostos por circuitos, cujos desempenhos so os principais responsveis pela limitao do
sistema com relao ao rudo, interferncia, distores, etc.
Portanto, dada importncia que o transceptor ganhou nos sistemas modernos de
comunicaes, tanto sua arquitetura quanto seus circuitos tm sido objeto de grande investigao
e constituiu-se no incentivo inicial elaborao deste trabalho. Posteriormente, ao longo do
trabalho de pesquisa bibliogrfica, identificou-se a importncia que um circuito em particular, o
misturador, estava ganhando dentro da etapa receptora dos circuitos de comunicaes sem fio
(Wireless), sendo por isto o circuito abordado neste trabalho.
Como contribuio para o desenvolvimento dos circuitos misturadores, esta tese
apresenta o estudo da viabilidade do uso de pHEMT em circuitos misturadores com topologia
Clula de Gilbert.
Para auxiliar o leitor com respeito organizao desta tese, apresentado, a seguir, um
breve resumo dos principais captulos.

Captulo 2 - feita uma descrio dos principais tipos de arquiteturas de receptores


para comunicao sem fio, a tendncia para o futuro e o efeito desta evoluo sobre o
circuito misturador.

Captulo 3 - Traz um breve histrico sobre a origem do princpio heterdino.


Apresenta os principais mecanismos de funcionamento dos misturadores. Faz uma
reviso sobre os principais tipos de topologias Clula de Gilbert, dispositivos
utilizados e define de forma mais especfica o tema desta tese.

Captulo 4 - Descreve a escolha da tecnologia pHEMT, o tipo de simulador


empregado e o procedimento de projeto da topologia Clula de Gilbert utilizada.

Captulo 5 - Apresenta os resultados, procedimentos e discusses sobre os resultados


das medidas. Neste captulo tambm apresentada uma discusso geral comparando
o desempenho do circuito misturador proposto nesta tese com o desempenho de
circuitos misturadores com topologia Clula de Gilbert j implementados em outras
tecnologias.

Captulo 2
Topologias de Receptores
Os sistemas de comunicaes sofreram uma evoluo muito grande nestas ltimas
dcadas, como resultado do avano tecnolgico. Estas novas tecnologias viabilizaram a
implementao de sistemas como: telefonia celular, comunicao via satlite, rede de
computadores sem fio, comunicao ptica, etc. Dentre estes avanos, a inveno do circuito
integrado teve um papel decisivo e fundamental nesta evoluo. Ela viabilizou inclusive a
integrao de circuitos analgicos/digitais em uma nica pastilha de silcio muito pequena,
reduzindo o consumo de potncia, tamanho, melhorando o rendimento, desempenho e
diminuindo o custo. Sem o circuito integrado, no seria possvel a telefonia celular.
0

1 Misturador

2 Misturador
Demodulador

Antena

Filtro de FI

Amplificador Filtro de
de RF
RF
de baixo rudo

1 OL
(freqncia
varivel)

Duplexor
Amplificador
de RF
de potncia

Amplificador
de FI
0

2 OL
(freqncia
fixa)

OL
(freqncia
varivel)

Filtro
de RF

Modulador

Misturador

FIGURA 2.1 - Arquitetura tpica da etapa transceptora de um sistema de comunicao mvel.

A integrao dos sistemas de comunicaes afetou de modo diferente as diversas etapas


destes. A discusso seria muito extensa e fora do propsito deste trabalho, se fosse tratar cada

sistema de comunicao particularmente. Assim, ser apresentada uma discusso de como a


integrao afetou e est afetando a etapa transceptora (recepo/transmisso) dos sistemas de
comunicaes sem fio (wireless).
De um modo geral, a etapa transceptora de um sistema de comunicao mvel apresenta
a arquitetura dada pela Fig. 2.1.
Com a evoluo dos microprocessadores e das tcnicas de processamento digitais,
atualmente as operaes (decodificao, amplificao, modulao de cdigo, demodulao de
dados, etc.) associadas banda base (banda de freqncia do sinal de informao) so realizadas
digitalmente. Este processamento digital no est restrito banda base, mas, com o aumento da
velocidade de operao dos circuitos digitais, est entrando cada vez mais nas etapas anteriores.
No fim desta evoluo espera-se chegar a arquitetura Software Defined Radio (TUTTLEBE,
1999) apresentada na Fig. 2.2.
Conversor
A/D
Antena

Filtro de RF

Duplexor

Filtro
de RF
Conversor
D/A

FIGURA 2.2 - Arquitetura Software Defined Radio para o transceptor.

Na arquitetura acima, o sinal de RF proveniente da antena digitalizado e,


posteriormente, processado digitalmente, para se obter o sinal de informao. Como todo o
processamento digital, esta arquitetura oferece uma flexibilidade, compatibilidade e velocidade
de evoluo muito grande: para atualizar ou mudar o padro (DECT, CDMA IS-95, etc.) de um
sistema, bastaria simplesmente substituir ou atualizar seu programa digital.

Digitalizar o sinal de RF ainda no vivel comercialmente devido ao seu altssimo


custo, mas o avano nos processos de fabricao de CMOS est viabilizando a digitalizao a
partir da etapa de FI. Uma estrutura vivel de digitalizao dada na Fig. 2.3.
0

1 Misturador

2 Misturador
Conversor A/D

Amplificador
Filtro de
de RF
RF
de baixo rudo

Antena

Amplificador
de FI

Filtro de FI
0

1 OL
(freqncia
varivel)

2 OL
(freqncia
fixa)

Duplexor
Amplificador
de
potncia

OL
(freqncia
varivel)

Filtro
de RF

Conversor D/A
Misturador

FIGURA 2.3 - Estrutura vivel para digitalizao do sinal de FI.

O caminho para a digitalizao at a antena ainda est bem distante, como se pode
observar

na

Fig.

2.3.

custo

da

fabricao

de

conversores

analgico-digitais,

microprocessadores, etc., que operem em to alta velocidade, inviabiliza o compromisso custo x


benefcio.

Para se processar digitalmente um sinal analgico, necessrio que este seja

amostrado a uma freqncia de, no mnimo, duas vezes a componente de freqncia mxima do
sinal(FMAX) (Teorema de Nyquist da Amostragem). Assim, para um sinal de 900 MHz seria
necessrio um sinal de clock de, no mnimo, 1800 MHz! Nos circuitos de telecomunicaes,
tipicamente usam-se taxas de amostragem de, no mnimo, 4 a 6 x FMAX.
Existe uma arquitetura alternativa, denominada de Sub-amostragem, Fig. 2.4, na qual o
sinal digitalizado depois do amplificador de baixo rudo a uma taxa de amostragem inferior ao
do sinal de RF, mas superior ao do sinal de informao. Nesta arquitetura, o amostrador-retentor
do conversor A/D funciona como um misturador transladando a informao contida no sinal de
RF para a sua banda de freqncia original. Assim, a converso analgico-digital pode ser feita
por circuitos A/D operando em freqncias bem mais baixas. A principal desvantagem desta
arquitetura sua Figura de Rudo muito elevada (PRSSINEN, 1997).

Amostrador

Filtro
Passa-Baixa
Conversor
A/D

Filtro de RF
LNA
Filtro
Passa-Baixa
Conversor
D/A
Amostrador

FIGURA 2.4 - Arquitetura para Sub-amostragem

Alm desta evoluo, impulsionada pela inveno do circuito integrado, outro fator vem
afetando de forma mais imediata o projeto dos blocos que compem os transceptores para
comunicao sem fio: a miniaturizao. H uma presso cada vez maior das empresas para
reduzir o custo dos circuitos de comunicaes. Esta presso tem levado os projetistas a
desenvolverem transceptores com um alto nvel de integrao, dentro das limitaes e condies
tecnolgicas hoje existentes. Atingir o objetivo de mxima integrao possvel entre a antena e o
dado de sada, eliminando componentes externos, no nada trivial e requer uma reviso geral
do projeto de todo bloco transceptor, surgindo assim novas arquiteturas de transceptores e
forando o uso de topologias de circuitos alternativas. Como este trabalho focaliza seus esforos
no circuito misturador para a etapa receptora, sero apresentadas a seguir as principais topologias
para o bloco receptor que so utilizadas e que tm surgido recentemente.
2.1 Receptor Super-heterdino
Esta a topologia mais clssica e a que tem seu uso mais difundido desde que foi
patenteada por Armstrong, um dos mais criativos inventores na histria da rdio comunicao,
em 1917 (LEE, 1998). Nesta topologia, a informao contida no sinal de RF transladada para
um sinal de freqncia fixa mais baixa na qual todos os processos de amplificao e filtragem
necessrios so realizados. Como a freqncia do sinal bem menor e fixa, o projeto dos
circuitos torna-se mais simples (menor influncia de elementos parasitas, maior estabilidade,

etc.) e podem-se obter desempenhos iguais ou superiores (seletividade do filtro, ganho, etc.) a
um custo bem mais baixo em relao s topologias antecessoras.
A estrutura tpica de um receptor super-heterdino apresentado na Fig. 2.5. Seu
funcionamento pode ser entendido pelo diagrama espectral de sinais apresentado conjuntamente.
A antena capta, alm do sinal de RF de interesse, diversos outros sinais. Os sinais que no
pertencem banda de freqncia de comunicao do sistema so eliminados por um filtro passafaixa de alto Q (SAW) colocado logo aps a antena. Posteriormente, os sinais de interesse so
pr-amplificados atravs do LNA para terem um nvel que permite serem posteriormente
processados pelas demais etapas e com um mnimo possvel de rudo adicionado que no
degrade sua inteligibilidade. O circuito misturador faz, atravs do produto dos sinais presentes na
sua entrada com o do OL, uma translao da informao contida na freqncia do sinal de RF
para um sinal de FI. Finalizando a estrutura do receptor, existe uma segunda translao da
informao, demodulao, para sua freqncia original. A determinao do canal a ser utilizado
dentro da banda do sistema feita atravs da sintonia do sinal de OL, uma vez que FFI = FRF FOL. No somente a informao contida no sinal de RF ser transladada, mas tambm o rudo
presente na regio do espectro em F = FOL FFI, denominado de canal imagem. Assim, para
minimizar o rudo, necessrio o uso de um filtro na entrada do misturador como indicado na
Fig. 2.5.
As principais caractersticas deste tipo de receptor esto na alta sensibilidade e
seletividade, na imunidade ao efeito de desvio de tenso/corrente contnua (DC offset) e
problemas de fugas de sinais devido s diversas etapas de converso. No entanto, para atingir
uma boa seletividade, so necessrios filtros com alto Q na sada do LNA e na sada do
misturador que no podem ser integrados juntos com os circuitos, aumentando o custo e
dificultando sua miniaturizao. Outro fator que vai contra a integrao o circuito do oscilador
local. Devido ao fato de ser sintonizado e operar em alta-freqncia, h necessidade de um
circuito tanque com alto Q, para minimizar seu rudo de fase, o que possvel somente com
elementos externos. Adiciona-se, tambm, um maior consumo de potncia, por causa dos
diversos estgios.

Misturador

Antena

Filtro PassaBaixa

Conversor A/D

3
Misturador

Cos(OL1t)

Sin(OL1t)
Filtro de RF

Amplificador
de RF
de baixo rudo

Filtro
Rejeita
Imagem

Amplificador de

Filtro de FI

FI

Conversor D/A

Cos(OLt)

Misturador

Sinal de RF

Filtro PassaBaixa

Freqncia

OL

OL1

0
FIGURA 2.5 - Estrutura tpica de um receptor super-heterdino com seu diagrama espectral

2.2 Receptor FI zero (Homdino)


Este tipo de receptor faz a translao da informao do sinal de RF direto para a
freqncia de banda base e, como FFI =0, elimina o problema com o canal imagem (ABIDI, 1995,
MIRABBASI & MARTIN, 2000).
A arquitetura deste tipo de receptor e seu diagrama espectral podem ser visto na Fig. 2.6.
Comparado ao receptor super-heterdino, este receptor de FI zero tem duas vantagens bsicas:
no necessita de filtro imagem e nem de filtro de FI. Como a translao direta para a banda
base, toda circuitaria de filtragem e amplificao pode ser mais facilmente integrada, eliminando
a necessidade de elementos externos ao circuito integrado.
Embora esta arquitetura seja mais atraente para integrao que a super-heterdina, ela
apresenta as seguintes desvantagens comparadas quela:

Seleo de canal o projeto de filtros ativos passa-baixa para integrao mais difcil
que um filtro passivo, sobretudo na relao linearidade-rudo-potncia.

Offset DC - um nvel de tenso/corrente contnua na sada do misturador resultante


do batimento do sinal de OL com parte de seu sinal que retorna pela entrada do
misturador e pela entrada do LNA. Este nvel de tenso/corrente contnua pode ser
suficiente para saturar ou dessensibilizar os prximos estgios dos receptores.

Distoro de ordem par interferncia resultante do batimento de dois sinais externos


de potncias elevadas devido no-linearidade do LNA. Se a diferena de freqncia
entre os sinais cair dentro da banda base, parte do sinal diferena ir aparecer na sada
do misturador, por causa da isolao finita entre a entrada e sada do misturador,
corrompendo o sinal de banda base.

10

Filtro PassaBaixa

Antena

Filtro de RF

Conversor A/D

Conversor A/D

2
Cos(OL1t)

Sin(OL1t)

Amplificador
de RF
de baixo rudo
Filtro PassaBaixa

Sinal de RF

Freqncia
OL1

0
FIGURA 2.6 - Arquitetura do receptor de FI zero (homdino) e seu diagrama espectral.

11

Rudo 1/f (Flicker Noise) normalmente o ganho da circuitaria de RF no muito


grande e o nvel de sinal presente na entrada do circuito de banda base ainda muito
pequeno. Assim, os rudos dos estgios de banda base no podem ser desprezados e,
predominantemente, so rudos 1/f. Por isso, procura-se projetar o estgio de RF com
o maior ganho possvel. Por exemplo, utilizam-se misturadores ativos ao invs de
misturadores passivos.

Fuga de Sinal de OL - alm de introduzir um nvel tenso/corrente contnua na sada


do misturador, devido fuga de sinal pela entrada do LNA, parte deste sinal radiado
pela antena, provocando interferncia em outros receptores que utilizar o mesmo
padro de comunicao sem fio.

A integrao completa desta arquitetura no possvel. O circuito de oscilador local ter


as mesmas limitaes que aquelas no receptor super-heterdino, necessitando de circuitos
externos para obter um rudo de fase pequeno.
2.3 Receptor de dupla converso com FI de banda larga
Esta arquitetura foi proposta por pesquisadores de Berkeley liderados por Paul Gray
(RUDELL et al., 1997). Basicamente, a topologia utiliza duas converses de sinais, conforme
indicado na Fig. 2.7. A primeira converso translada todos os sinais de RF da banda do sistema
para uma freqncia intermediria mais baixa, e somente na segunda converso que h seleo
do canal e sua converso para banda base. Na realidade, esta arquitetura combina o receptor
super-heterdino com o receptor homdino, para otimizar potncia e desempenho. Como no h
seleo de canal na primeira converso, o OL pode ser implementado com oscilador a cristal com
sintonia fixa, e vrias tcnicas podem ser utilizadas para obter um OL com rudo de fase baixo
utilizando componentes integrados de baixo Q. Esta flexibilidade de projeto permite eliminar o
filtro imagem de FI mediante o uso de misturadores rejeita-imagem, tornando sua integrao bem
mais vivel que o super-heterdino. Tambm, como a seleo do canal ocorre na segunda
converso, que de freqncia mais baixa, o rudo de fase neste OL pode ser muito melhor que o
do OL do receptor homdino. Alm do mais, como a freqncia do sinal de FI diferente do

12

sinal de RF, os problemas com fuga de sinal de OL e variao temporal do Offset DC so


minimizados. Embora estes mesmos problemas ocorram com o segundo estgio misturador, eles
podem ser cancelados utilizando tcnicas de processamento digital de sinais.
Antena

Misturador
rejeita
imagem
Misturador
Conversor
A/D

Filtro de RF

Amplificador
de RF
de baixo rudo

Cos(OL1t)

Filtro
Passa
Baixa

Filtro
Passa
Baixa
exp(j.OL2.t)

FIGURA 2.7 - Arquitetura de um receptor de dupla converso com FI de banda larga

As duas principais limitaes na implementao desta arquitetura so:

O sinal de OL do segundo misturador dever ser capaz de varrer toda a banda de


freqncia do sistema que est presente no sinal de FI. Assim, o VCO do sintetizador
deste OL dever ser capaz de varrer toda esta banda de freqncia, com capacidade de
sintonizar cada um dos canais. Como a freqncia do sinal de FI e, conseqentemente,
a do OL baixa, a faixa de varredura do sinal do VCO no ser muito pequena,
comparada freqncia do sinal, complicando o seu projeto.

A eliminao do filtro seletor de canal na entrada de FI faz com que os sinais fortes de
canais adjacentes, que antes eram desprezados, passem a ter grande influncia no
projeto do segundo misturador e no projeto dos blocos de banda base. Isto implica
diretamente na necessidade de aumento da faixa dinmica destes ltimos estgios do
receptor. Tambm, os sinais esprios gerados pelo primeiro misturador podem ser
mixados com sinais de canais indesejados, criando um sinal interferente dentro do
canal/banda de interesse.

Como nos misturadores rejeita-imagem convencionais, qualquer descasamento de fase ou


amplitude dos sinais I/Q degrada o desempenho do receptor.

13

2.4 Receptor com FI baixa


Esta arquitetura similar do receptor de dupla converso com FI de banda larga, salvo
algumas diferenas sutis (CROLS & STEYAERT, 1995). A primeira a escolha da FI. Enquanto
no receptor de dupla converso, com FI de banda larga, a FI tipicamente alta, no sistema de FI
baixa, esta to baixa quanto possvel ou duas vezes a largura de banda do canal. Assim, esta
topologia, diferentemente daquela do receptor de FI zero, no sensvel ao Offset DC parasita,
fuga de OL, e produto de intermodulao de segunda ordem (IM2). Outra vantagem importante
desta topologia que com FI baixa pode-se construir filtros de freqncia imagem e seletores de
canal com baixo Q, tornando esta arquitetura mais adequada para integrao. A segunda
diferena que a topologia de FI baixa pode ser digitalizada j logo depois do primeiro estgio
misturador, enquanto no receptor com FI de banda larga esta digitalizao ocorrer s depois do
segundo misturador (sinal de banda base). Isto se deve ao fato do sinal de FI deste ltimo ser
muito alto, tornando a circuitaria dispendiosa em termos de custo e consumo de potncia. Uma
vantagem da digitalizao direta da etapa de FI que o conversor A/D pode utilizar acoplamento
capacitivo, eliminando a necessidade de uma circuitaria complexa de cancelamento de Offset DC.
2.5 Receptor Sub-amostrado
Neste tipo de receptor, a informao contida no sinal de RF transladada para a
freqncia de banda base por meio de um processo conhecido como sub-amostragem (SHEN et
al., 1996).
Um sinal Y(j), periodicamente amostrado no tempo, tem seu espectro dado por
Y(j(+Sk)), onde k dado por ...-4, -3, -2, -1, 0, 1, 2, 3, 4,... e pelo critrio de Nyquist, o
espectro do sinal original pode ser recuperado, se a freqncia de amostragem (S(Sample)) for no
mnimo duas vezes maior que a componente de maior freqncia (C) do sinal (S 2C). Com
este critrio, evita-se a superposio espectral, conforme mostrado na Fig. 2.8, e permite-se que o
espectro do sinal original seja recuperado com um filtro passa baixa, como indicado nesta figura.

14

|Y(j)|

Filtro

|Y(j(+Sk))|

S 2C

- S

Superposio

|Y(j(+Sk))|

(Aliasing)

S < 2C
- 2S

- S

2S

FIGURA 2.8 - Efeito da freqncia de amostragem no espectro de um sinal amostrado.

No caso do sinal de RF modulado, a informao concentra-se em uma pequena parte do


espectro, como mostra a Fig. 2.9. Assim, se o sinal for amostrado em uma taxa S < 2C, mesmo
ocorrendo superposio, o sinal de informao poder ser recuperado atravs de um filtro, desde
que no haja superposio das regies do espectro contendo a informao, conforme mostra a
Fig. 2.9. Um problema que advm deste processo, que na regio do espectro compreendido
entre o 0 Hz at o sinal de informao existe rudo, e este rudo estar sendo superposto ao sinal
de interesse (KARVONEN et al., 2001). Este tipo de circuito mais apropriado para aplicao
em banda estreita.

15

3
Amostrador

Filtro
Passa Baixa

4
Conversor

Antena

A/D
Filtro de RF

LNA

SAMPLE= C /k
Filtro
Passa Baixa

Conversor

A/D
Amostrador

Sinal de RF

SAMPLE= C /k

......

......

......

......

4
0
FIGURA 2.9 - Arquitetura de um receptor de sub-amostragem e seu diagrama espectral.

16

2.6 Receptor de FI digital


Nesta topologia, o estgio de FI nas arquiteturas super-heterdina, FI baixo e FI zero
digitalizado. Assim, os processos de translao final e filtragem so processados no domnio
digital. Com o processamento digital do sinal de FI, os sinais Q e I no sofrem de "desbalano", o
que resulta em excelente rejeio de imagem. No entanto, esta arquitetura precisa de conversores
A/D com alto desempenho, aumentando o consumo de potncia do receptor. O potencial do
receptor de FI digital permanece ainda no campo de pesquisa, notadamente no projeto de
circuitos A/D de alta freqncia (SALKINTZIS et al., 1999).
2.7 Discusso
Como se pde observar anteriormente, a arquitetura do sistema de recepo est sofrendo
uma grande evoluo, partindo de um circuito completamente analgico para um circuito
completamente digital. Muitas das funes executadas por um circuito analgico sero
substitudas por um algoritmo de computador. Enquanto isto no ocorre, so propostas novas
topologias em que h uma coexistncia de circuitos analgicos com circuitos digitais. Esta
evoluo est afetando tambm o projeto dos circuitos que compem estas arquiteturas e, dentro
desta evoluo, um circuito tem adquirido uma importncia cada vez maior: o misturador de RF.
Devido s exigncias da integrao e s condies de operaes cada vez mais rgidas dos
sistemas de comunicaes sem fio, o desempenho do misturador passou a ser muito importante.
Esta necessidade de evoluo na topologia dos misturadores, em busca de um
desempenho cada vez melhor, foi o principal incentivo para a elaborao deste trabalho de
investigao cujos desenvolvimentos e resultados so apresentados nos captulos seguintes.

17

Captulo 3
Misturadores
Como se pde ver no captulo anterior, o estgio receptor de um transceptor de RF um
circuito que trata o sinal eltrico obtido da antena e o translada para uma freqncia menor, em
que ser posteriormente convertido em um sinal digital e processado digitalmente. O bloco que
faz esta transladao de freqncia denominado misturador.
Historicamente, a idia de transladao de freqncia atravs do uso de dois sinais nos
receptores de rdio comeou com a patente de Fessenden, em 1902, para o princpio heterdino.
Neste, ele estabelece que um sinal de rdio de freqncia f1, que estivesse presente na antena,
poderia ser detectado atravs do batimento deste com outro sinal de freqncia f2, com o sinal
resultante convertido em ondas acsticas, como ilustra a Fig. 3.1 (HOGAN, 1913).

Antena

i1

L1

i2

C1

1
f1 - f2

i1+ i2

L2
Sinal
Acstico
0,00

0,01

0,02

0,03

t(s)

0,04

0,05

Gerador de
Sinal

i2

i1

Sinal
Acstico com
=

v
f1 f 2

l2 l1

Transdutor
Eletroacstico

FIGURA 3.1 - Princpio de funcionamento esperado segundo o pensamento de Fessenden.

18

Em seus experimentos, Fessenden observou que se o diafragma do transdutor respondesse


ao sinal de corrente i1+i2, sendo atrado e repelido, no seria possvel ouvir o batimento, se a
freqncia dos dois sinais fossem superiores capacidade de resposta do ouvido humano, mesmo
se f1-f2 estivesse dentro da faixa audvel. Isto ocorre porque o tmpano incapaz de responder,
pela sua inrcia, s rpidas trocas de polaridade do sinal. No entanto, se o eletrom do transdutor
movimentasse o diafragma em um s sentido (diafragma seria somente atrado), ter-se-ia um
sinal retificado na sada do transdutor (Fig. 3.1) e o tmpano poderia responder.
Segundo HOGAN (1913), a reposta do sistema seria proporcional energia, ou seja, ao
quadrado da corrente total : i 2 = (i1 ) + 2.i1.i2 + (i2 ) . O produto cruzado estaria representando a
2

energia do sinal acstico com freqncia f=f1-f2 e os outros dois termos as energias dos sinais
acsticos com freqncias f1 e f2. Assim, dependendo das amplitudes das correntes, poder-se-ia
at ter ganho: G =

2.i1.i2 2.i2
=
. Supondo i1 = 1 mA e i2=100 mA, poder-se-ia obter um ganho de
i1
(i1 )2

at 200! Isto permitiria, na poca, comunicaes que poderiam chegar at 4800 km. Naquela
poca predominavam os detectores base de diodos (vlvula, lquidos ou slidos) que no
ofereciam ganho nenhum, de modo que este circuito era realmente revolucionrio. Com base
nesta expectativa, foram realizados outros experimentos que culminaram, em 1913, na realizao
de um teste onde sinais foram enviados e recebidos entre o Centro da Marinha Americana em
Arlington, Virgnia, e o Cruzador Americano, Salem.
Neste experimento, o circuito receptor utilizado teve que ser modificado devido baixa
sensibilidade dos detectores anteriores. O circuito que acabou sendo empregado apresentado na
Fig. 3.2. Neste circuito so utilizados um diodo e um capacitor, para obter o sinal resultante do
batimento.
Os melhores resultados experimentais obtiveram um ganho mximo de 12! Obviamente,
este foi um resultado muito bom comparado aos detectores da poca, mas abaixo dos 200
esperados. Isto ocorreu porque o modo como o clculo foi realizado estava equivocado: para
obter a potncia correta do sinal de sada, seria preciso obter seu espectro e determinar a potncia
distribuda ao longo da faixa de freqncia de operao do ouvido humano, e nesta poca ainda
no se tinha esta interpretao dos sinais.

19

Circuito detector
(retificador +
filtro)

Antena

Fone

Gerador do
Sinal Local
FIGURA 3.2 - Diagrama do circuito receptor utilizado no teste Arlington-Salem

Posteriormente, houve uma melhora na qualidade dos receptores, quando Forest


introduziu, em 1907, a vlvula de trs elementos, o triodo. As primeiras vlvulas diodo eram
instveis e no foram utilizadas nos rdios at 1912. A inveno dos circuitos realimentados, por
Armstrong, em 1913 (LEE, 1998), e a descoberta do fenmeno de amplificao nas vlvulas
triodos, tornaram os receptores com vlvula triodo populares nos anos que se sucederam. O uso
dos circuitos sintonizados nos transmissores e receptores e o avano nos receptores heterdinos
levaram, em 1918, ao desenvolvimento do receptor super-heterdino, por ARMSTRONG (1924),
topologia de circuito de recepo que predomina at os dias de hoje. A descrio e as vantagens
deste tipo de receptor foram apresentadas no captulo anterior.
Com a concepo do receptor super-heterdino, comea a ficar clara a presena de um
elemento fundamental que existe basicamente para que ocorra o processo de heterodinagem e
com isso permita utilizar as vantagens advindas deste mecanismo. Assim, comea a se delinear a
figura do misturador.

20

A grande evoluo do misturador ocorreu na segunda guerra mundial com a necessidade


do desenvolvimento de radares de alta qualidade, conforme MAAS (1993):
"Os primeiros radares operavam na regio de UHF, onde se dispunham de misturadores
a vlvulas, e se tinha uma boa sensibilidade. A faixa de resoluo dos radares de UHF era
totalmente inadequada. Contudo, com o desenvolvimento dos tubos de magnetron, que podiam
gerar altos nveis de potncias em microondas, os radares de microondas se tornaram viveis.
Como no havia receptores de baixo rudo, o misturador era o primeiro estgio nestes
receptores de radar, e portanto sua sensibilidade era crtica. Assim, foi despendido muito
trabalho para melhorar a sensibilidade destes misturadores, e o MIT Radiation Laboratory teve
um papel muito importante neste desenvolvimento.
Para que o misturador faa translaes de espectro de freqncia, necessrias nos sistemas
de telecomunicaes, ele tem de ser fundamentalmente um multiplicador. Isto fica mais claro
quando se considera o multiplicador analgico ideal indicado na Fig. 3.3.

MULTIPLICADOR

S RF (t ) = a (t ). cos( RF .t )

cos( OL .t )

a (t ). cos[( RF OL ).t ]
FILTRO

a (t ). cos( RF ). cos( LO ) =

a (t )
[cos[( RF LO ).t ]+ cos[( RF + LO ).t ]]
2

FIGURA 3.3 - Multiplicador analgico ideal

Pelo teorema da translao de freqncia (LATHI, 1968),


Se
Fourier

A( )
a (t )

(3.1)

ento
Fourier
a(t ) e j 0t

A( 0 )

(3.2)

21

Portanto, na sada do multiplicador, tem-se:

a(t ) cos( RF t ) cos(OL t ) =

a(t )
{cos[( RF OL )t ]+ cos[( RF + OL )t ]}
2

(3.3)

Fourier
1
{A[ ( RF + OL )] + A[ + ( RF OL )] + A[ ( RF OL )] + A[ + ( RF + OL )]} (3.4)
4

A expresso acima resultante mostra que, ao se multiplicar o sinal modulado


a(t).cos(RF.t) por uma co-senide pura, o resultado o deslocamento do espectro do sinal
modulante, a(t), para RF OL e para RF + OL . Assim, atravs de um processo de filtragem,
pode-se escolher qual componente de sinal se deseja utilizar. Se a componente de sinal de sada
escolhida for a deslocada de RF OL , o misturador dito conversor para baixo (downconverter); caso contrrio, conversor para cima (up-converter). O misturador tipo conversor para
cima utilizado na etapa de transmisso e o tipo conversor para baixo utilizado na etapa de
recepo.
O circuito multiplicador acima invivel para ser implementado como misturador. O
nmero de dispositivos e a complexidade da circuitaria necessria para se obter um multiplicador
degradam o desempenho de rudo e a resposta em freqncia, que esto entre os principais
obstculos no projeto do misturador (GUNHEE & SNCHEZ-SINENCIO, 1998).
Felizmente, existem outras maneiras de se fazer esta multiplicao. Basicamente, os
misturadores podem faz-la de duas maneiras:

Relao no linear do comportamento I/V do dispositivo.

Chaveamento do sinal de entrada (Sistemas lineares variantes no tempo)

Na verdade, a no-linearidade o mecanismo que realmente permite a multiplicao.


Contudo, freqentemente, o funcionamento de alguns misturadores pode ser representado como
um sistema linear variante no tempo (ex. sinal chaveado no tempo).

22

3.1 Comportamento I/V no linear


De um modo geral, a relao I/V no linear de um dispositivo pode ser representada por
uma srie de potncias,
I (V ) = a0 + a1 V + a2 V 2 + a3 V 3 + ...

(3.5)

Se V (t ) = VRF (t ) + A cos( OL t ), tem-se, aplicando o teorema binomial e aps alguma


manipulao matemtica:

i k
i k
I (t ) = a i 2 k A k [V RF (t )] cos[(k 2 l ) OL t ]
i =0 k =0 l =0
k l

(3.6)

Analisando a equao acima, fica claro que, entre os termos , esto presentes parcelas com
o produto VRF (t ) cos( OL t ) que, quando agrupadas, resultam:

I 1 (t ) = a 2i
i =0

2i 2i 1 2i 1 2i 1
+
A
VRF (t ) cos( OL t )

2 2i 1 i i 1

(3.7)

I 1 (t ) = K . V RF (t ) cos(OL t )

Da mesma forma que foi agrupado o produto acima, podem-se agrupar os demais termos
de (3.6). Estes termos adicionais representam as componentes de sinais nas freqncias
m RF + n OL , onde m e n so inteiros, excetuando-se as combinaes (m=-1,n=1), (1,-1), (1,
1) e (-1,-1), por corresponderem ao caso de (3.7). Geralmente, estes sinais no so de interesse
e so eliminados atravs de um filtro.
3.2 Chaveamento do sinal de entrada
Uma outra maneira de se obter o produto entre o sinal de RF e o de OL atravs do
chaveamento do sinal de entrada como mostra a Fig. 3.4.

23

SOL(t)

SOL(t)

A
t
VRF(t)

VR(t)

T0

FIGURA 3.4 - Chaveamento do sinal de RF

O sinal de tenso sobre a resistncia R, da Fig. 3.4, pode ser expresso como

sen

T0

V R (t ) = V RF (t ) S OL (t ) = V RF (t ) A + 2 A
cos(n OL t )
T

n
n =1

V R (t ) = V RF (t )

A
+ a 1 V RF (t) cos(OL t ) + a 2 V RF (t ) cos(2 OL t ) + ....
T

( 3.8)

Observando (3.8), pode-se ver, em negrito, o termo que representa o produto. Como no
caso anterior, os demais sinais indesejveis podem ser eliminados atravs de um filtro.
Em geral, utilizado um sinal de chaveamento com um duty-cycle de 50 %. Nestas
condies, tem-se

1
= e todos os coeficientes de (3.8), onde n par, so nulos, resultando
T0 2

na sada somente o produto de VRF(t) com as harmnicos mpares da freqncia fundamental de


SOL(t), mais uma componente CC.

Em alguns casos, o duty-cycle pode no ser de 50%,

resultando, em geral, no produto de VRF(t) com todas as componentes harmnicas de SOL(t)!


3.3 Estruturas Balanceadas
Devido forma como a multiplicao obtida nos misturadores, h na sada dos mesmos a
presena de uma grande quantidade de sinais indesejveis (sinais esprios) ao desempenho do
misturador. Alm destes sinais esprios, existem tambm os sinais presentes na sada devido ao
acoplamento finito entre as portas OL-FI e RF-FI. Um sinal particularmente importante o do
OL, devido aos seus altos nveis de potncia. Parte destes sinais pode ser eliminada atravs de

24

uma combinao dos elementos multiplicadores criando as estruturas balanceadas. A forma


como os elementos multiplicadores so combinados permite a seguinte classificao dos
misturadores:

Misturador de um nico elemento (desbalanceado)

Misturador com balano simples

Misturador com balano duplo

Na classificao acima, o tipo de balano est relacionado com o modo como as fases dos
sinais do OL e RF so dispostas nos elementos multiplicadores combinados. Este jogo de fase na
entrada de cada elemento multiplicador resulta em uma mudana nas fases dos sinais de sada
que, quando somados/subtrados, provoca o cancelamento de determinados sinais esprios. Na
Fig. 3.5 mostrado o diagrama de cada um dos trs tipos de misturador, considerando o
multiplicador como um elemento no linear.
Para exemplificar esta relao de fase, ser considerado o circuito da Fig. 3.5(b). Neste
circuito, os sinais do OL resultante sobre os dois elementos no lineares esto em fase enquanto
que os de RF esto defasados de 180. O sinal sobre o resistor R ser resultado da subtrao
entre os sinais de sada, i1 e i2, dos elementos no lineares. Assim, considerando (3.6)

I T (t ) = i1 i 2 =

i
k

i k
ik
ik
= a i 2 k A k [V RF (t )] cos[(k 2 l ) OL t ] 1 ( 1)
i =0 k =0 l =0
k l

(3.9)

Em (3.9) todos os termos em que i-k par desaparecem. Um resultado interessante ocorre
quando l=k que corresponde presena do sinal do OL e seus harmnicos na sada. Assim, todos
as componentes de OL so eliminadas s pela simetria do circuito, sem necessidade de filtro. J
no caso do sinal de RF, no qual k=2l, seus componentes ainda estaro presentes na sada.
Um desempenho melhor pode ser obtido com o circuito da Fig. 3.5(c). Neste, o sinal do
OL tambm sofre inverso de fase resultando no cancelamento do sinal de RF e de outros sinais
esprios na sada.

25

Elemento
no linear

V RF (t )

A cos( OL t )

(a) Misturador de um nico elemento

VRF (t )

i1

Elemento
no linear

A cos( OL t )

+
+

+
Elemento
no linear

i2

(b) Misturador com balano simples


Elemento
no linear

+
+

Elemento
no linear

V RF (t )

+
+

Elemento
no linear

A cos( OL t )

+
Elemento
no linear

(c) Misturador com balano duplo


FIGURA 3. 5 - Diagrama em blocos do misturador de um nico elemento (a), com balano simples (b) e com
balano duplo (c).

26

As configuraes balanceadas oferecem desempenhos superiores, comparadas s


desbalanceadas, sendo os mais importantes:

Alta Isolao entre as portas OL-FI, OL-RF e RF-FI.

Rejeio ao rudo AM da fonte de OL

Eliminao de alguns sinais esprios na sada pela simetria do circuito.

Eliminao dos sinais de OL e/ou RF na sada.

3.4 Dispositivos semicondutores para misturadores


Os principais dispositivos utilizados como misturadores so os diodos de barreira Schottky e
os transistores de efeito de campo. Os transistores bipolares so utilizados ocasionalmente e,
principalmente, em circuitos multiplicadores na configurao clula de Gilbert. Os transistores
de efeito de campo so preferidos em relao aos bipolares por terem maior freqncia de
operao, conseguirem trabalhar com sinais de grande amplitude e menor rudo.
O diodo Schottky o dispositivo predominantemente utilizado nos misturadores. As suas
principais vantagens so o custo baixo e a no-necessidade de polarizao. Tambm, devido sua
capacidade inerente para chavear rapidamente e seus poucos elementos reativos parasitas, ele
pode ser utilizado em misturadores de banda muito larga (neste caso h necessidade de
polarizao). Contudo, os misturadores com diodo Schottky no apresentam ganho, como os
misturadores com transistores, e o ganho simplifica bastante a arquitetura de um sistema de
recepo, eliminando estgios amplificadores e flexibilizando as restries de rudo dos estgios
posteriores. Alm destas vantagens, os misturadores com transistores permitem tambm, em
certas topologias balanceadas, a eliminao de elementos passivos que inviabilizariam a completa
integrao do sistema de RF em um nico circuito integrado.

27

3.4.1

Diodo de Barreira Schottky


Um diodo de Barreira Schottky basicamente uma juno retificadora metal-

semicondutor. O semicondutor consiste de uma fina camada epitaxial N crescida sobre uma
camada N+ GaAs que tambm foi crescida sobre um substrato semisolante. O contato de metal
o nodo, e o contato hmico o ctodo. A Fig. 3.6(a) mostra uma estrutura tpica de um diodo de
Barreira Schottky.
Na Fig. 3.6(b) tem-se o circuito equivalente da juno. Nesta figura RS a resistncia srie e
C(V), I(V) a capacitncia e corrente da juno respectivamente. Na expresso da corrente, I0 a
corrente de saturao, n representa o fator de idealidade e VT a tenso trmica.
Metal

ANODO

CONTATO HMICO (CTODO)

ANODO

XIDO
camada EPITAXIAL N

V
I (V ) = I 0 exp
n VT

C(V)

camada N+ GaAs

SUBSTRATO SEMISOLANTE

RS

CTODO

(a)

(b)

FIGURA 3.6 - Diagrama de construo (a) e circuito equivalente (b) de um diodo de Barreira Schottky.

Sua freqncia de corte dada por:

fc =

1
2 RS C j 0

(3. 10)

28

Tipicamente, os misturadores so obtidos utilizando a no-linearidade dos diodos ou sua


capacidade de chaveamento. Mais detalhes sobre este tipo de dispositivo podem ser encontrados
em MAAS (1993).
3.4.2

Transistores de Efeito de Campo


Uma variedade de transistores de efeito de campo (FETs Field-Effect Transistors)

empregada em misturadores. Desde os anos 60, o MOSFET de silcio (freqentemente


dispositivos de dupla porta) tem dominado a aplicao nos misturadores em circuitos de recepo
at 1 GHz. Em freqncias maiores, os MESFET de GaAs so freqentemente utilizados, pelo
menos at pouco tempo atrs. Com a evoluo dos circuitos digitais e das comunicaes mveis,
a tecnologia MOSFET vem evoluindo bastante e sua aplicao j se estende aos circuitos de RF
de at 2,4 GHz (LI et al., 2001).
Grande parte dos misturadores com FET produz a multiplicao de sinais atravs da
variao temporal de sua transcondutncia produzida por um sinal do OL aplicado na porta do
transistor. Portanto, em um FET utilizado como misturador, a transcondutncia muito
importante. Os outros elementos resistivos e reativos do FET so de importncia secundria, com
exceo da capacitncia entre porta e fonte que determina a freqncia de corte do transistor.
De um modo geral o circuito equivalente simplificado de um FET o apresentado na Fig.
3.7. Esta topologia praticamente a mesma para todos os tipos de FET, sendo diferentes os
valores dos elementos e seu comportamento no linear I/V e C/V. Todos FETs tm resistncias
associadas aos contatos hmicos de seus drenos e fontes, Rd e RS, respectivamente, e a resistncia
de porta, Rg. Rds representa a resistncia dreno-fonte (resistncia do canal) e Ri, a resistncia da
camada epitaxial no depletada na regio do canal prxima fonte. Cds representa a capacitncia
dreno-fonte e Cgd, a capacitncia dreno-porta devido proximidade da metalizao de porta e de
dreno.

29

Cgd(Vg,Vd)

Rg

+
Vg
-

GATE
(PORTA)

Cgs(Vg,Vd)

DRAIN
(DRENO)

+
Vd

Id(Vg,Vd)

Ri

Rd

Rds

Cds

Rs
SOURCE
(FONTE)

FIGURA 3. 7 - Circuito equivalente de um transistor FET.

3.4.2.1 MOSFET de Silcio


Este tipo de transistor o que tem seu uso mais difundido dentro da eletrnica atual,
notadamente nos circuitos digitais. Este predomnio se reflete na reduo de custo dos circuitos
integrados com MOSFET e um incentivo no desenvolvimento desta tecnologia. Os MOSFETs
tm alcanado um desempenho cada vez melhor, comparado aos outros tipos transistores. Assim,
pouco a pouco, os MOSFETs vm ocupando espao tambm nos circuitos de RF nas freqncias
acima de 1 GHz at 2,0 GHz, onde as especificaes de sistema so menos exigentes (Ex. DECT,
Bluetooth e GPS) (SVELTO et al., 2001).
Dentre as vantagens desta tecnologia, a principal seu baixo custo, comparado aos FETs
em GaAs, com desempenho no significativamente inferior, nas freqncias at 2,0 GHz. Alm
disto, os MOSFET podem operar com tenses positivas de limiar (threshold), comparativamente
aos FETs de GaAs, o que de grande ajuda quando se quer obter circuitos com baixas tenses e
uma nica fonte de alimentao.
O transistor MOSFET tipo enriquecimento possui tipicamente a estrutura apresentada na
Fig. 3.8(a), e pode-se observar no terminal de porta a estrutura metal-xido-semicondutor que
caracteriza os transistores MOSFET (Metal Oxide Semiconductor FET). Quando se aplica um
potencial na porta h induo de portadores minoritrios prximo interface xidosemicondutor, formando um canal condutivo entre fonte e dreno. Aumentando a tenso de porta
aumenta a condutividade do canal. Este canal tambm pode ser criado durante o processo de

30

fabricao. Neste caso, mesmo com zero volt na porta h canal e o transistor dito MOSFET tipo
depleo.

Porta

Fonte

IDS

Dreno

IDS = [(VGS -VT )VDS - VDS ]

Silcio

IDS = (VGS -VT ) (1+VDS )

Corpo

SiO2

VDS

Metal

(a)

(b)

FIGURA 3.8 - Diagrama de construo (a) e curva caracterstica (b) de um MOSFET.

Os transistores MOSFET para RF so de canal tipo N, ou seja, os portadores so eltrons,


cuja mobilidade maior que a das lacunas. No entanto, esta tecnologia permite tambm canais do
tipo P, flexibilizando o projeto com o uso de transistores complementares.
O comportamento IxV do dispositivo pode ser descrito, em primeira aproximao, pelas
equaes da Fig. 3.8(b).
Na regio ativa, a transcondutncia dada por:

( )

Gm Vg =

I d Vg , Vd
V g

= 2 Vg Vt

(3. 11)

Vg =V 1

W
1
COX
L
2

(3. 12)

onde a mobilidade dos eltrons ou lacunas (em cm2/V.s), COX a capacitncia do xido (em
F/cm2), W a largura de porta, e L o comprimento de porta.

31

3.4.2.2 MESFET de GaAs


A estrutura do MESFET mostrada na Fig. 3.9. A camada epitaxial de semicondutor tipo N
funciona como um canal entre os contatos hmicos de Fonte e Dreno. A camada Buffer e o
substrato so semisolantes. O contato de porta sobre o canal forma uma juno Schottky (metalsemicondutor), estabelecendo uma regio de depleo transversal dentro do canal. Ao se aplicar
um potencial entre fonte e dreno, se estabelece uma corrente cuja amplitude depende da
resistncia do canal que, por sua vez, depende da largura da regio de depleo. Atravs de um
potencial aplicado entre fonte e porta, ou seja, sobre a juno Schottky, a largura da regio de
depleo pode ser variada, controlando a corrente entre fonte e dreno. Como o contato de porta
um diodo, para que o transistor opere adequadamente, esta juno dever estar sempre polarizada
reversamente.
A principal vantagem deste dispositivo sua resposta em freqncia, devida, sobretudo, s
caractersticas semisolantes do substrato de GaAs. Alm de minimizar bastante as capacitncias e
resistncias parasitas que degradam a resposta em freqncia do dispositivo, este substrato
permite a construo de elementos reativos com alto Q. Uma vantagem sua transcondutncia,
que superior a do MOSFET.
FONTE

PORTA

CAMADA EPITAXIAL TIPO N

DRENO

REGIO
DE DEPLECO

CONTATO
HMICO
N+

CAMADA BUFFER SEMISOLANTE

SUBSTRATO SEMISOLANTE

FIGURA 3.9 - Estrutura de camadas de um MESFET

3.4.2.3 HEMT (High Electron Mobility Transistor)


O princpio de funcionamento deste FET est baseado em um fenmeno quntico. Atravs
dos processos de crescimento epitaxiais modernos, possvel criar uma interface abrupta entre
dois tipos de materiais diferentes, denominada heterojuno. Conforme a escolha dos materiais,

32

possvel criar um acmulo (gs bidimensional) de eltrons prximo interface. Na Fig. 3.10(a)
tem-se o esboo da estrutura de um transistor HEMT com uma heterojuno de AlGaAs/GaAs.
Na regio da interface, a banda de conduo sofre uma descontinuidade, EC, devido diferena
de banda proibida (bandgap) entre os dois materiais, o que provoca a formao de um poo
quntico, Fig. 3.10(b). Dentro deste poo quntico, geralmente existem dois estados possveis, E1
e E2, que sero ocupados por eltrons conforme a posio do nvel de Fermi (EF). No caso da Fig.
3.10(b), somente E1 estar fortemente ocupado, por estar abaixo de EF. Tem-se, ento, um canal
formado por um gs bidimensional de eltrons entre os terminais de dreno e fonte. A
concentrao de eltrons no gs determinada pela posio de EF e do perfil do poo, que
depende da tenso aplicada na juno Schottky (terminal de porta) do transistor. Tendo em vista
que o gs formado em um material no dopado, os eltrons no sofrem espalhamento
provocado por impurezas e isto resulta em transistores com fT acima de 100 GHz. Alm disto, a
concentrao de eltrons no gs bem alta, resultando em dispositivos com transcondutncias
bem superiores aos MESFET e MOSFET. Existem diversos tipos de heterojunes, mas as mais
utilizadas so AlGaAs/GaAs, AlGaAs/InGaAs e AlInAs/InGaAs (BAEYENS, 1997).
Entre os FETs, o HEMT o que possui o melhor desempenho global, em termos de banda
de operao, rudo, ganho e consumo de potncia, mas, em virtude do seu alto custo de
fabricao e menor densidade de integrao que o MOSFET, seu uso fica geralmente restrito aos
circuitos que operam na faixa de ondas milimtricas.

Fonte

Porta

Dreno
Contato hmico
GaAs n+

Regio de
contato n+

Regio de
contato n+

AlGaAs n

EC

EF

Heterojuno
E1
Gs
bidimensional
de eltrons

Contato
Schottky

E2

Regio de
depleo
GaAs Intrnseco

EC
(a)

(b)

FIGURA 3.10 - Estrutura de um transistor HEMT AlGaAs/GaAs (a) e o diagrama da banda de conduo (EC)
em torno da heterojuno (b).

33

Os HEMTs so utilizados como misturadores, da mesma maneira que os transistores


MESFET convencionais.
Da mesma forma que os MESFETs, a curva caracterstica IxV dos transistores HEMTs
obtida empiricamente. Devido s caractersticas IxV dos HEMTs serem diferentes dos
MESFETs, os modelos destes ltimos so inadequados para os HEMTs. Uma expresso que
trabalha bem, em alguns tipos de anlises com pequenos sinais, com HEMTs (ANGELOV et
al., 1994):
I d (V g ,Vd ) = I p (1 + tanh )(1 + Vd ) tanh ( Vd )
onde

= P1 (V g V p ) + P2 (V g V p ) + 
2

Vp a tenso de porta no pico da transcondutncia, Ip a corrente neste mesmo ponto, e e so


constantes.
3.4.3 Transistores Bipolares
Os transistores bipolares de juno (BJT - Bipolar Junction Transistor) tm seu uso muito
restrito em misturadores, porque os FETs tm, geralmente, um desempenho global melhor.
Uma outra categoria de transistor bipolar o de heterojuno (HBT Heterojuncton Bipolar
Transistor). Este transistor diferencia-se do BJT por apresentar uma heterojuno (juno
formada por materiais semicondutores diferentes) entre base e emissor. O material que forma a
base tem uma banda proibida menor que a do emissor, o que resulta em uma barreira adicional
injeo de lacunas, em um transistor Npn, da base para o emissor, aumentando a eficincia de
injeo. Isto permite utilizar uma dopagem bem alta na base e ainda manter uma boa eficincia de
injeo.
Ter uma base com alta dopagem importante pelas seguintes razes:
-

Aumenta a tenso de ruptura por atravessamento (Punch-through) na base, o que


permite uso de base mais estreita. Isto reduz o tempo de trnsito na base, aumentando
a freqncia de corte (fT) do transistor.

Diminui a resistncia (Rb) de base, reduzindo o rudo do transistor e aumentando a


freqncia mxima de oscilao (fMAX).

34

As

tecnologias

convencionais

de

HBT

empregam

heterojunces

do

tipo

GaAs(base)/AlGaAs(emissor). Devido ao material e sua estrutura, o custo do processo deste


dispositivo alto, restringindo sua aplicao a alguns circuitos especficos: amplificadores de
potncia, fotodetectores, etc.
Uma tecnologia alternativa que vem ganhando espao nas aplicaes de circuitos de RF de
comunicao sem fio o HBT de SiGe (SENAPATI & MAITI, 2000). Dentre suas principais
vantagens, pode-se citar (SCHPPEN et al., 1996):
-

Freqncia de operao elevada. Recordes reportados de 1995 para fT e fmax so de


116 GHz e 160 GHz, respectivamente, alm de um excelente comportamento de rudo.

Fabricao compatvel com a tecnologia bipolar de silcio.

Condutividade trmica do Si trs vezes maior que a do GaAs.

Excelente desempenho em altas freqncias com baixa tenso de operao.

Reunindo as vantagens dos BJT de Si com a alta freqncia de operao, os HBTs de SiGe
esto viabilizando alguns tipos de misturadores em freqncias onde predominavam os FETs.
Outra vantagem dos HBT de SiGe a possibilidade de combinar o processo CMOS de Si
criando BiCMOS de SiGe j disponvel comercialmente (ex. IBMs 5hp). Isto adiciona a
vantagem de um alto nvel de integrao com os circuitos digitais CMOS.
3.5 Topologias de misturadores
Com base no tipo de dispositivo, configurao e modo de operao, existe uma variedade
enorme de topologias de circuitos misturadores. Como os enfoques deste trabalho so os
misturadores para os circuitos de recepo de comunicao mvel que podem ser integradas, a
discusso se restringir s principais topologias que podem ser utilizadas nestes tipos de circuito.

35

3.5.1 Misturador de um nico elemento (desbalanceado)


Devido s vantagens j apresentadas anteriormente, os FETs so os principais dispositivos
empregados como misturador nos CIs de circuitos de recepo. Basicamente, um FET pode
operar como misturador de trs modos diferentes:
-

Misturador de transcondutncia

Misturador de dreno

Misturador resistivo

3.5.1.1 Misturador de Transcondutncia de FET


Neste tipo de misturador, o sinal do OL aplicado entre porta e fonte de tal modo que force o
ponto de operao do FET a excursionar entre a sua regio de corte e saturao. Esta excurso se
traduz numa variao temporal muito forte de transcondutncia do FET. Como o sinal de RF
tambm aplicado entre porta e fonte, a corrente alternada no dreno ser, sob certa aproximao,
o produto desta transcondutncia variante no tempo pela amplitude do sinal de RF:
id AC g m (t ) vRF (t ) = [GM 0 + GM 1 cos( OL t + 1 ) + GM 2 cos(2 OL t + 2 ) + .......] vRF (t )
onde os termos GMi so os coeficientes da expanso em srie de Fourier de gm(t).
Na equao acima, se observa um termo na corrente de sada que o resultado da
multiplicao do sinal senoidal com freqncia do OL com o sinal RF, ou seja, o sinal de FI.
De uma maneira mais geral, este misturador aproveita a no-linearidade da relao entre a
corrente de dreno e a tenso entre porta e fonte para multiplicar os dois sinais.
Normalmente este tipo de misturador alcana seu maior ganho de converso quando o FET
polarizado na tenso de limiar e opera com um duty-cycle de 50% (PUCEL, 1976). A tenso de
dreno dever ser mantida praticamente constante e ser suficientemente grande para evitar que o
transistor entre na regio linear de operao (triodo).

36

Para o adequado funcionamento do misturador, so necessrios filtros, para separar os


sinais OL e RF, e um filtro na sada de FI, Fig. 3.11, para eliminar os sinais esprios e funcionar
como um curto circuito para o sinal de OL principalmente. Uma dificuldade que se encontra o
desempenho dos filtros, que tero de ser capazes de filtrar sinais com diferenas de amplitudes
muito grandes mas de freqncias muito prximas (Ex. fOL=2 GHz e fRF=1,9 GHz).
Filtro de
FI
RF

Filtro de
RF

Porta

FI

Dreno

Fonte
OL

Filtro de
OL

FIGURA 3.11 - Misturador de transcondutncia de FET com sinais de RF e OL aplicado na porta.

Este tipo de misturador tem como principal vantagem a baixa tenso de operao, baixa
potncia de OL e alto ganho de converso. No entanto, para circuitos integrados, este tipo de
misturador sofre da baixa isolao entre as portas, devido dificuldade de se obter filtros com Q
muito alto dentro de um circuito integrado. Alm do que, para certas freqncias de operao,
praticamente invivel a integrao do filtro devido s dimenses que os elementos passivos
deveriam ter.
3.5.1.2 Misturador de dreno de FET
Uma outra forma de se obter um misturador utilizar a no-linearidade da regio do
joelho da curva IDxVDS do transistor. Nesta topologia o sinal de OL aplicado no dreno do
transistor, o sinal de RF, na porta, e o sinal de FI, retirado no dreno. Devido s condies de
polarizao, tanto a resistncia de sada R0 quanto a transcondutncia de sada Gm so nolineares, e o fator amplificador, f= Gm.R0, ser modulado pelo sinal do OL aplicado no dreno
(ROSARIO & FREIRE, 1990).
As suas principais desvantagens so a necessidade de se utilizar amplitude de OL grande,
degradando isolao entre as portas do OL e RF. Outro fator o filtro de FI que dever funcionar

37

como um circuito aberto para o sinal do OL degradando a estabilidade, aumentando a distoro


por intermodulao e criando um modo amplificador na porta de FI.
Devido aos problemas acima e seu baixo ganho de converso, este tipo de misturador
quase no utilizado.
3.5.1.3 Misturador resistivo com FET
A Fig. 3.12 mostra o esquema bsico de um misturador resistivo com FET. Este
misturador opera com o transistor polarizado na sua regio linear e com a tenso entre dreno e
fonte igual a zero. Nestas condies o canal do FET praticamente um resistor cujo valor
funo da tenso aplicada entre fonte e porta. Assim, se um sinal de OL aplicado na porta, ele
modular a resistncia do canal temporalmente. Se tambm um sinal de RF for aplicado ao dreno,
esta variao temporal provocar a modulao do sinal de RF na freqncia de OL resultando na
multiplicao deste dois sinais e produzindo o sinal de FI.
O melhor desempenho do misturador obtido fazendo a resistncia do canal variar de
infinito (canal totalmente depletado) at seu menor valor possvel (determinado pela geometria
do dispositivo). Geralmente, um sinal de polarizao aplicado com o sinal de OL para
minimizar a amplitude do sinal de OL.
Como o transistor opera com uma tenso dreno-fonte igual a zero, a resistncia do canal
bastante linear resultando em intermodulao muito baixa (MAAS, 1987).

Dreno

OL

Filtro de
OL

Porta

Filtro de
RF
Filtro de
FI

RF

FI

Fonte

FIGURA 3.12 - Misturador resistivo com FET. O dreno no polarizado e o processo de converso ocorre
devido variao temporal da resistncia do canal.

A grande desvantagem desta estrutura que no possui ganho de converso.

38

3.5.1.4 Misturador com FET de dupla porta.


Este misturador difere dos demais pelo fato de utilizar um FET com duas portas (Fig.
3.13(a)). O efeito desta construo como se existissem dois transistores FET empilhados
conforme Fig. 3.13(b). Partindo desta considerao fica fcil compreender a sua operao como
misturador (Fig. 3.13(c)). O transistor superior opera na regio de saturao e funciona como um
seguidor de fonte, transferindo o sinal do OL para o dreno do transistor inferior. Por sua vez, este
transistor polarizado de tal forma que o sinal do OL presente em seu dreno o faa excursionar
entre a regio de triodo e de saturao. Assim, o processo de multiplicao se d pela modulao
da condutncia de sada de fonte-dreno do transistor inferior, ou seja, est operando de forma
idntica ao misturador de dreno (TSIRONIS et al., 1984; SULLIVAN et al., 1999).
Devido forma como construdo o transistor, a porta de RF e a porta OL so isoladas.
Com isto, pode-se projetar uma malha de casamento independente para cada porta, alm de
possuir uma isolao OL-RF inerente.
DRENO
PORTA
SUPERIOR

PORTA
INFERIOR

G2

VDS2
N
FLUTUANTE

VGS2

G1

VDS1
VGS1
FONTE

(b)

(a)

OL
ZOL
G2

ZFI

RF
ZRF

G1

(c)

FIGURA 3.13 - (a) Transistor FET de dupla porta; (b) representao equivalente com dois transistores; (c)
circuito equivalente do misturador com FET de dupla porta.

39

3.5.2 Misturadores com balano simples utilizando transistores


Os misturadores descritos anteriormente so compostos de um nico dispositivo para
misturar os sinais e produzir o sinal de FI. Estes tipos de misturadores so denominados
misturadores de um nico elemento. No entanto, estes misturadores/dispositivos podem ser
combinados para formar novas estruturas multiplicadoras mais complexas: misturadores
balanceados. Como estas estruturas eliminam naturalmente alguns sinais esprios, alguns filtros
to necessrios aos misturadores de nico elemento podem ser eliminados facilitando sua
integrao, alm de outras vantagens j citadas anteriormente.
A Fig. 3.14 mostra um tipo de misturador de balano simples com FET (PUCEL et al.,
1976). Este circuito composto por dois misturadores de transcondutncia de FET conectados
entre si atravs do acoplador com hbrida e do circuito combinador.
FPB de FI

Malha de
casamento
Circuito
Combinador

OL Acoplador
com
Hbrida

FI

RF
Malha de
casamento

FIGURA 3.14 - Misturador com balano simples (FPB - filtro passa baixa).

Uma das principais dificuldades deste tipo de circuito a integrao dos elementos passivos
para combinar os FETs. Em baixa freqncia isto praticamente invivel.
3.5.2.1 Misturador Diferencial
Este misturador tem a topologia similar de um amplificador diferencial, conforme
mostrado na Fig. 3.15(a). O sinal do OL aplicado de forma diferencial (balanceada) nas portas
dos transistores superiores, enquanto o sinal de RF aplicado diretamente entre a porta do
transistor inferior e terra (desbalanceado). A grande amplitude do sinal do OL faz com que os
transistores superiores sejam chaveados alternadamente, ou seja, enquanto um transistor est
cortado, o outro est em operao. Assim, o efeito similar ao de uma chave que se alterna entre

40

duas posies possveis, conforme Fig. 3.15(b). De uma forma aproximada, o sinal de sada pode
ser descrito segundo o que apresentado na Fig. 3.15(c). Na expresso de VFI, v-se que o sinal
de RF no est presente, mas h a presena do sinal do OL e todos os seus harmnicos. Esta
aproximao vlida apenas para uma primeira anlise das principais caractersticas deste tipo de
misturador, uma vez que o transistor tem elementos parasitas que precisam ser levados em
considerao.

VFI

VFI

R
VFI

OL
VOL

VRF

VRF

(a)

(b)
S(t)

+1

R
VFI

t
-1

VFI = R . IRF.S(t) R.IDC.S(t) + R.gm.VRF.S(t)


IRF IDC + gm.VRF

Componente OL
presentes na sada

(c)

FIGURA 3.15 - Misturador diferencial.

Embora as duas estruturas balanceadas apresentadas, misturador com balano simples


utilizando transistores e misturador diferencial, sejam parecidas, seus modos de operao so

41

bem diferentes. Enquanto uma se baseia na no-linearidade do comportamento IxV do


dispositivo, a outra se baseia no chaveamento do sinal de RF.
O misturador diferencial necessita de um nmero menor de elementos reativos, devido
sua topologia. O sinal de RF inerentemente isolado do sinal do OL e no h necessidade de
preocupao com sintonia de partes reativas para garantir o balano da estrutura que determina o
desempenho do misturador. Assim, o misturador diferencial mais vantajoso quando se quer
integr-lo em circuito monoltico (MEYER & MACK, 1994).
A estrutura com balano simples oferece muitas vantagens, como j citado anteriormente,
mas tem como principal desvantagem no eliminar a presena do sinal do OL na sada. Como o
sinal do OL um sinal de grande amplitude, a influncia de sua presena na sada importante,
determinando que o filtro de FI tenha um alto Q.
3.5.3 Misturadores com balano duplo utilizando transistores
Este tipo de misturador basicamente uma combinao de misturadores de balano
simples para eliminar um nmero maior de sinais esprios alm de obter melhor desempenho
global do misturador: aumenta a isolao entre as portas, maior imunidade ao rudo e linearidade
mantida para sinais de maior amplitude.
As estruturas mais utilizadas neste tipo de misturadores so:

Misturador Clula de Gilbert

Misturador resistivo em anel com FET (CHEN et al., 1995)

Um misturador resistivo em anel com FET apresentado na Fig. 3.16. Neste misturador, o
sinal do OL produz alternadamente comutao dos pares de FET do corte para a regio linear.
Esta comutao alterna o sentido do fluxo do sinal RF pela carga de FI resultando em uma forma
de onda que ter componentes resultados da multiplicao do sinal de RF pela componente
fundamental do sinal de comutao.
A condio de polarizao dos transistores similar ao misturador resistivo com FET: VDS=0
V e VGS prximo ao VT .

42

Uma propriedade importante deste misturador que todos os terminais de RF so curtos


virtuais para o sinal do OL, as conexes de FI so curtos virtuais para o sinal de RF e vice-versa.
Os terminais de porta tambm so curtos virtuais para os sinais de RF e de FI. Assim, a topologia
do circuito isola as portas, eliminando a necessidade de filtros. Associados a estas vantagens temse o baixo rudo, alta linearidade e baixa tenso de operao; contudo, possui como desvantagens
no ter ganho de converso e a necessidade de elevados valores de potncia do sinal de OL.

RF

Carga
de FI

OL

FIGURA 3.16 - Misturador resistivo em anel com FET.

O misturador Clula de Gilbert basicamente um circuito composto de dois misturadores


diferenciais arranjados conforme a Fig. 3.17. O funcionamento de cada metade tambm
idntico ao do misturador diferencial (Anexo A), exceto a diferena na forma como os terminais
de dreno dos transistores superiores esto conectados. Com este arranjo cruzado, os componentes
do sinal do OL so tambm eliminados alm dos sinais esprios de ordem mpar resultantes das
caractersticas no lineares das curvas IxV dos dispositivos. Embora apresentada numa
configurao com FET, esta topologia tambm empregada com transistores bipolares
(WEGNER et al., 1991).
Alm de reunir as qualidades inerentes dos misturadores balanceados, o misturador Clula
de Gilbert possui uma outra qualidade: ganho de converso positivo.

43

R
VFI

VOL

VRF

FIGURA 3.17 - Misturador Clula de Gilbert.

3.5.4 Outras topologias de misturadores


Existe uma variedade de topologias de misturadores que desempenham funes especiais
nos sistemas e que no podem ser classificados dentro das linhas apresentadas anteriormente.

Misturador rejeita imagem: O misturador rejeita imagem fornece uma soluo


trigonomtrica para um difcil problema de filtragem. Geralmente utilizado quando
no prtico eliminar o sinal imagem devido ao baixo valor da freqncia de FI
(fim=2fRF fOL para fOL>fRF ) resultando em um sinal do OL muito prximo do sinal de
RF, ou quando a banda do sinal de RF se superpe ao do sinal imagem aps o
processo de converso para baixo. Este tipo de misturador tem sido utilizado tambm
quando se quer evitar filtros externos, como no caso da arquitetura receptora de FI
baixa. Este misturador , na realidade, uma combinao de dois misturadores
balanceados onde os sinais de RF e OL so aplicados com uma defasagem, Fig. 3.18,
de tal forma que os sinais resultantes, ao serem combinados, eliminem a presena do
canal imagem.

44

Misturador auto-oscilante (ZHOU & DARYOUSH, 1994): neste tipo de misturador o


mesmo dispositivo que gera o sinal do OL mistura o sinal de RF com o do OL, para
obter o sinal de FI.

Misturador bombeado sub-harmonicamente (Subharmonically pumped mixer)


(NIMMAGADDA & REBEIZ, 2001): Para algumas aplicaes, muito dispendioso,
inconveniente, ou impossvel gerar uma fundamental na freqncia do OL. Neste
caso, aplicado um sinal do OL com metade da freqncia original. Atravs de um
arranjo dos elementos no lineares, a taxa de variao temporal de suas
correntes/tenses pode ser combinada, resultando em uma taxa de variao temporal
com o dobro da freqncia do sinal do OL. Assim, o resultado ser o batimento do
sinal de RF com um sinal que ser o dobro do sinal do OL.

Misturador distribudo (MAAS, 1993): Este tipo de misturador utiliza o mesmo


princpio do amplificador distribudo, s que, neste caso, os elementos amplificadores
so substitudos por misturadores. Este tipo de estrutura utilizado quando se quer um
misturador com banda muito larga.

SOL(t)

SRF(t)

/2

SFI(t)

/2
FIGURA 3.18 - Topologia de um misturador rejeita imagem

45

3.6 Estruturas Clula de Gilbert1


Dentre as topologias apresentadas anteriormente, a Clula de Gilbert a que vem
predominando nas arquiteturas dos circuitos de recepo integrados. Sendo uma estrutura
inerentemente balanceada que dispensa elementos reativos na sua concepo, com um bom
desempenho de rudo e de ganho de converso, sua escolha geralmente inevitvel. Assim, nesta
ltima dcada, este tipo de misturador foi alvo de pesquisa objetivando otimiz-lo para os
compromissos de projeto vigente: integrabilidade, melhor desempenho e baixo consumo de
potncia. Assim, surgiram diversas propostas de modificaes topolgicas e de sua
implementao com dispositivos alternativos.
Segundo o resultado de investigao deste trabalho, as principais topologias utilizadas da
Clula de Gilbert so:
Clula de Gilbert tradicional
Clula de Gilbert sem fonte de corrente
Clula de Gilbert com estgio de RF alternativo
Clula de Gilbert com injeo de corrente
Clula de Gilbert com transformador integrado
Micromixer

Historicamente, a concepo deste circuito atribuda a Barriet Gilbert por seu trabalho publicado no IEEE

Journal of Solid State Circuits em 1968 e intitulado: A precise Four- Quadrante Multiplier with Subnanosecond
Response (GILBERT, 1968). Neste artigo Gilbert descreve e analisa esta topologia, com base nas caractersticas
exponenciais IxV dos transistores bipolares, para funcionar como um multiplicador de quatro quadrantes e no como
um misturador!

46

3.6.1 Clula de Gilbert Tradicional


A estrutura tpica de uma Clula de Gilbert dada na Fig. 3.19(a). De uma maneira geral,
a descrio de seu funcionamento pode ser representada segundo o diagrama de blocos da Fig.
3.19(b), onde se tem:

Estgio de RF Compe-se de um amplificador transcondutor onde a tenso


de entrada convertida em corrente. Geralmente, este estgio que determina
o ganho, o rudo e a linearidade.

Estgio Misturador (misturador propriamente dito) - Neste estgio, a


multiplicao produzida atravs do chaveamento das correntes vindas do
estgio transcondutor.

i1

i2
i2

i1

VOL

ESTGIO
MISTURADOR

VRF

ESTGIO
DE RF

VOL

ICC
VRF

(a)

(b)

FIGURA 3.19 - Topologia de uma Clula de Gilbert tradicional (a) e seu diagrama de blocos (b).

Uma caracterstica importante nesta topologia o uso de uma fonte de corrente para fixar
as condies de polarizao CC do circuito. Isto fornece alguma flexibilidade, pois se a fonte de
corrente possuir uma impedncia muito alta para o sinal de RF, pode-se aterrar um dos terminais
de entrada evitando o uso de sinais diferenciais.

Geralmente, os sinais de RF no so

diferenciais, exigindo circuitos adicionais para convert-los em diferenciais. No entanto, esta

47

topologia sofre restrio quanto sua tenso de operao mnima, devido aos transistores estarem
empilhados.
Outro fator limitante nesta topologia o baixo ponto de compresso e de intermodulao,
notadamente nos circuitos com transistores bipolares. Uma soluo para este caso o uso de
impedncias de degenerescncia (FONG & MEYER, 1999), conforme Fig. 3.20. No princpio,
eram utilizados resistores, mas estes degradavam muito o comportamento de rudo, sem
proporcionar uma melhora significativa na linearidade. Assim, tm-se utilizado elementos
reativos, com os quais se consegue melhorar a linearidade sem degradar o comportamento de
rudo.

VRF

Ze

Ze

ICC

FIGURA 3. 20 - Estgio de RF com impedncia de degenerescncia de emissor.

Uma outra forma que tem sido utilizada para melhorar a linearidade o uso da tecnologia
BICMOS (COLOMINES et al., 1998). Os transistores bipolares so empregados no estgio
misturador, por precisarem de menor tenso de OL para seu chaveamento, enquanto os
transistores CMOS so utilizados no amplificador transcondutor, por apresentarem melhor
linearidade devido ao seu comportamento quadrtico. Contudo, esta tecnologia tem um consumo
maior de potncia. Como o amplificador transcondutor de transistores CMOS, necessria uma
corrente maior para obter o mesmo ganho que com um estgio com BJT. Os transistores CMOS
possuem uma transcondutncia menor que os BJT, para um mesmo valor de corrente. Esta
desvantagem deve ser superada, com o avano da tecnologia CMOS.

48

3.6.2 Clula de Gilbert sem fonte de corrente


As principais modificaes topolgicas na Clula de Gilbert vm ocorrendo no estgio de
RF, permanecendo o estgio misturador praticamente inalterado. Uma modificao imediata que
se pode fazer no circuito da Fig. 3.19(a) a retirada da fonte de corrente do par diferencial
inferior (Amplificador Transcondutor), Fig. 3.21, permitindo, com isto, reduzir a tenso de
alimentao do circuito. No entanto, isto obriga que os sinais presentes na entrada de RF sejam
diferenciais, para no comprometer o desempenho do misturador. Geralmente, so utilizados
circuitos ativos para transformar o sinal da entrada de RF em um sinal diferencial (MA et al.,
1998), ou os estgios anteriores so projetados com sada diferencial. Isto aumenta o consumo de
potncia do circuito, introduz rudo, efeitos de no-linearidade, etc. Apesar disso, esta topologia
tem demonstrado um desempenho global muito bom e est sendo uma opo para circuitos de
RF, inclusive atendendo especificaes para sistemas multimodos (RYYNEN et al., 2001).

i2

i1

VOL

VRF

ESTGIO
MISTURADOR

ESTGIO
DE RF

FIGURA 3.21 - Estgio de RF sem fonte de corrente.

Outra grande vantagem do circuito sem fonte de corrente, em relao ao com fonte de
corrente, apresentar uma menor ordem de no-linearidades: exibem, principalmente, produtos
de intermodulao de terceira ordem muito menores. Isto fica mais claro quando se compara a
expanso em srie de potncia da expresso de corrente para os dois tipos de circuitos da Fig.
3.22.

49

V
i = i1 i2 = I senh
2 n VT

V
i = i1 i2 = I tanh
2 n VT

i2

i1

i2

i1

V
V
I
IV = 0

(b)

(a)

FIGURA 3.22 - Amplificador transcondutor do estgio de RF sem fonte de corrente (a) e com fonte de
corrente (b).

No circuito da Fig. 3.22(a) tem-se, para i (Anexo B) :


V
i = i1 i2 = I senh
2 n VT

x3 x5 x7
= I senh( x) = I x +
+
+
 para < x <
3!
5!
7!

enquanto, para Fig. 3.22(b) (Anexo B):


V
i = i1 i 2 = I tanh
2 n VT

para x <

( 1)n 1 2 2 n 2 2 n 1 Bn x 2 n1
x 3 2 x 5 17 x 7
= I tanh( x ) = I x
+

+
+ 
(2n )!
3
15
315

Comparando as expresses anteriores, pode-se observar que os termos de terceira e de


quinta ordem, no circuito com fonte de corrente, tm um peso bem maior que no do circuito sem
fonte de corrente.
3.6.3 Clula de Gilbert com estgio de RF alternativo
Existem topologias que substituem o circuito transcondutor do estgio de RF por circuitos
alternativos ou utilizam acoplamento indutivo deste com o estgio misturador.

50

A estrutura mais direta e simples de que se pode fazer uso a que substitui os transistores
do estgio transcondutor da Fig. 3.22(a) por resistores, conforme mostra a Fig. 3.23.

As

principais vantagens desta topologia so: reduzir o valor da fonte de alimentao e reduzir o
produto de intermodulao de terceira ordem. No entanto, tem-se um ganho de converso menor
que 1 e um rudo relativamente elevado, em comparao s demais topologias apresentadas. Com
esta topologia, pode-se obter misturadores em CMOS operando com tenses de at 1 V (CHAN
et al., 2001). Os desempenhos de rudo e de ganho podem ser melhorados com a insero de um
circuito amplificador na entrada de RF, projetado para maximizar o desempenho ganhorudo
(CAMPBELL, 1998). O efeito mais negativo desta insero o aumento do produto de
intermodulao de terceira ordem.

i2

i1

ESTGIO
MISTURADOR

VOL

R
VRF

R
ESTGIO
DE RF

FIGURA 3.23 - Clula de Gilbert com estgio de RF resistivo.

Um outro tipo de modificao a substituio do amplificador transcondutor por um


circuito defasador, conforme indicado na Fig. 3.24 (KOMURASAKI et al., 1998). Com este
arranjo consegue-se que o sinal de RF esteja presente entre os pontos A e B com mesma
amplitude, mas com fase invertida; ou seja, o sinal de RF aplicado de forma diferencial no
estgio misturador. Com isto, consegue-se reduzir a tenso de operao do circuito, diminuir os
produtos de intermodulao de terceira ordem e obter uma entrada de RF que no precisa ser
diferencial. Contudo, o circuito sofre de reduo do ganho e aumento do rudo. Como o defasador
um circuito LC, seu correto funcionamento depende da sintonia destes elementos, o que torna o
circuito bastante seletivo. Isto torna o circuito pouco flexvel: necessrio projetar um misturador

51

para cada sistema que tiver uma freqncia de RF diferente, o que tambm torna esta topologia
pouco atraente para um receptor de multisistemas ( Ex. GSM e WCDMA simultaneamente).

i2

i1

ESTGIO
MISTURADOR

VOL

RF
A

RFIN

B
C

ESTGIO
DE RF

RF

FIGURA 3.24 - Estgio de RF com um circuito defasador.

3.6.4 Clula de Gilbert com Injeo de Corrente


O ganho de tenso do misturador depende muito do valor das resistncias de carga de FI
(Fig. 3.25(a)). Quanto maior o valor destas resistncias, maior ser o ganho. Contudo, este valor
tambm limita a tenso mnima de operao do circuito, atravs do aumento da queda de tenso
contnua sobre as resistncias de carga de FI. Uma soluo seria reduzir a corrente quiescente
total do circuito, que, embora reduza o rudo, degrada a sua linearidade. Portanto, h um
compromisso entre rudo e linearidade, no qual um acaba limitando o outro.
Uma soluo para o impasse acima seria a injeo de corrente (Fig. 3.25(b)). Nesta
topologia, um resistor ou uma fonte de corrente utilizado para fornecer a maior parte da
corrente de polarizao dos transistores do estgio de RF (SCHMATZ et al., 1995). Assim, podese reduzir a corrente de polarizao do estgio misturador permitindo o uso de altos valores de
RFI. Alm de aumentar o ganho do misturador, a injeo de corrente melhora a linearidade, por
permitir que os transistores do amplificador transcondutor operem com maiores correntes.

52

VCC

i1

RFI

RFI

i2

VFI
VCC
VOL

ESTGIO
MISTURADOR

PARA O ESTGIO
MISTURADOR

VCC
I

VRF

VRF

(a)

(b)

FIGURA 3.25 - Clula de Gilbert com carga de FI (a) e estgio de RF com injeo de corrente I (b).

3.6.5 Clula de Gilbert com transformador integrado


Com a pesquisa e o avano nas tcnicas de integrao de indutores, j vivel a
construo de transformadores dentro de circuitos integrados com um bom desempenho. Isto
abre a possibilidade do uso de um tipo de acoplamento que oferece muitas vantagens como
(MARCEACHERN et al., 1999):

polarizao independente Os estgios de RF podem compartilhar a mesma


fonte de polarizao, reduzindo o nvel de tenso da fonte de alimentao,
alm de permitir um ponto de polarizao quiescente independente entre o
estgio de RF e misturador, eliminando os problemas apresentados na seo
3.6.3 (Fig. 3.26).

Minimiza o rudo 1/f vindo do estgio de RF Geralmente a freqncia de


corte inferior do transformador superior faixa de freqncia onde o rudo
1/f est presente.

Embora o circuito tenha todas estas vantagens, o transformador integrado ainda apresenta
perdas, resultando em ganho efetivo bem menor que a topologia tradicional. Para o circuito do

53

trabalho de MARCEACHERN et al. (1999), a Clula de Gilbert tradicional teve um ganho de


tenso de 10 dB, enquanto o circuito com transformador obteve um ganho de 2,5 dB.

i2

i1

VOL

ESTGIO
MISTURADOR

VCC
ESTGIO
DE RF

VRF
I

FIGURA 3.26 - Topologia Clula de Gilbert com acoplamento com transformador.

3.6.6 Micromixer
Esta modificao topolgica foi apresentada pelo prprio GILBERT (1997), e props
modificar o estgio de RF da estrutura tradicional, que um amplificador Classe A, para um
Classe AB, como mostra a Fig. 3.27. As principais vantagens advindas desta modificao so:

Estgio de entrada de RF no diferencial Elimina os indesejveis circuitos


que convertem a entrada para o modo diferencial. Isto minimiza rea do
circuito integrado e melhora o desempenho do circuito.

Casamento bem definido com a impedncia de 50 do gerador de RF A


impedncia de entrada do estgio de RF praticamente definida pela soma do
paralelo dos res do transistor Q1 e Q2, os quais so iguais a VT/IC1 e VT/IC2.
Assim, basta ajustar o valor da corrente de coletor destes transistores , IC1 e IC2
respectivamente, para que esta seja igual a 50 .

54

Minimiza consideravelmente os produtos de intermodulao de terceira ordem


- Como o circuito de entrada Classe AB, a princpio no h restrio quanto
amplitude do sinal de RF, a no ser pela prpria no-linearidade do transistor.
i2

i1

ESTGIO
MISTURADOR

VOL

V1

Q1

(Tenso CC de
polarizao)

Q3
VRF

Q2

ESTGIO
DE RF

FIGURA 3.27 Micromixer.

3.7 Discusso
Como foi visto neste captulo, h uma variedade de topologias de Clula de Gilbert. Grande
parte destas topologias foi desenvolvida com tecnologia bipolar. As principais vantagens dos
bipolares so:

transcondutncia maior, quando comparada dos FETs - Isto possibilita construir um


misturador com um consumo menor de potncia.

Amplitude do sinal de VOL, para adequado chaveamento dos transistores, bem menor
que a necessria para o mesmo circuito com FET.

Contudo, a tecnologia MOSFET teve um crescimento e desenvolvimento muito grande


nestas ultimas dcadas, sobretudo na aplicao digital, tornando seu custo muito mais baixo
comparado s demais tecnologias. Isto, e o crescimento acelerado das telecomunicaes, atraram
o interesse para o estudo da viabilidade de se utilizar MOSFET nos circuitos de RF na faixa de
comunicao mvel. Particularmente, os misturadores de Clula de Gilbert com MOSFET s
comearam a ter seu estudo e projetos bem delineados nesta ltima dcada. O primeiro trabalho

55

publicado com misturador nesta configurao, a operar em 2,4 GHz, ocorreu s em 1996 e
utilizou a tecnologia CMOS de 0,8 m (SULLIVAN et al., 1997). Tipicamente, esta faixa do
espectro era dominada pelos MESFETs. Recentemente, foram apresentados vrios trabalhos com
misturadores de Clula de Gilbert operando na faixa de 1 a 3 GHz, nos quais se utilizam
tecnologias CMOS comerciais de 0,35m (CHAN et al., 2001, JUNG et al., 2001,
MARCEACHERN et al., 1999). Para certos sistemas (GSM e WCDMA), o desempenho do
misturador em CMOS ainda no suficiente em relao a: intermodulao, rudo, baixa potncia
do OL e baixo consumo de potncia. Nestes casos so utilizadas as tecnologias BICMOS que
possibilitam combinar as vantagens dos BJTs, no estgio misturador, com as vantagens dos
CMOS, no estgio de RF. Contudo, quando se deseja operar em freqncias mais altas e ainda se
deseja utilizar dispositivos a base de silcio, a soluo utilizar os processos bipolares ou de SiGe
disponveis comercialmente. Na literatura, o misturador com transistores bipolares, operando na
maior faixa de freqncia, respondia at 12 GHz (WEGNER et al., 1991), enquanto para SiGe s
foram encontrados misturadores trabalhando em freqncias especficas e, no caso, a maior foi de
11,2 GHz (DRR et al., 1998).

No caso do BJT, para atingir esta freqncia de operao, o

consumo de potncia foi elevado, da ordem de 280 mW, com uma tenso de polarizao de 5 V.
Alm do silcio, existem tambm os dispositivos em GaAs que, devido ao substrato ser
semisolante, possibilita a integrao de elementos passivos com um fator Q relativamente alto e
minimiza as capacitncias parasitas com substrato. J no silcio, o substrato no possui uma
isolao to boa, resultando em indutores e capacitores bem piores, alm de uma capacitncia
parasita com substrato bem mais elevada. Solues alternativas so apresentadas, mas encarecem
o processo, por adicionar mais etapas. Assim, quando a freqncia comea a subir muito, o
substrato de silcio se torna uma barreira, e a comea o predomnio dos dispositivos em GaAs.
Tipicamente, na faixa de operao at 20 GHz h o predomnio de circuitos de GaAs com
MESFET, enquanto o HEMT predomina nas freqncias maiores. Contudo, os dispositivos
HEMTs vm ganhando espao em algumas aplicaes na faixa de freqncias de comunicao
sem fio por dois motivos (NAIR et al., 1995):

Transcondutncia superior ao do MESFET e do MOSFET - Permite obter circuitos com


o mesmo desempenho, mas com um consumo de potncia bem menor.

Comportamento de rudo, no mnimo, igual ou superior.

56

Atualmente encontram-se HEMTs sendo comercialmente aplicados na faixa de


comunicao mvel: pHEMT SLX-2043 (1,7-2,5 GHz) no LNA da Stanford Microdevices; Ultra
Low NF, High Linearity FETs pHEMT SPF-2000TK(0-4 GHz) da Stanford Microdevices;
pHEMT Down-Converter IAM-91563 (0,8-6 GHz) da Agilent Technologies; pHEMT LNA
CMHO819(0,8/1,9 GHZ) da Infineon; etc. No caso da Infineon, antiga Siemens Semiconductor,
so oferecidos quatro processos de HEMT otimizados para determinadas faixas de freqncias e
aplicaes: HEMT M30 (Comunicao Mvel), LN 60 & P 60 (mm-wave, 20 a 40 GHz) e
HEMT 110 (radar automotivo, em 77 GHz).
Assim, j prevendo esta aplicao dos HEMTs nos dias atuais e a necessidade de
investigao de novas topologias de misturadores em Clula de Gilbert para o explosivo
crescimento das comunicaes sem fio, estabeleceu-se, em 1997, o seguinte tema para
investigao: Projeto de Misturador com topologia Clula de Gilbert utilizando pHEMT.
O principal objetivo deste trabalho foi estudar a viabilidade do uso de HEMTs em circuitos
misturadores que utilizam a configurao Clula de Gilbert e que operam na faixa de
comunicao mvel.
No ano em que este trabalho comeou, existia somente um trabalho publicado no IEEE
Microwave and Guided Wave Letters, no qual se propunha um multiplicador analgico
distribudo utilizando HEMT de InP (IMAI et al., 1994). Neste circuito, duas Clulas de Gilbert
so utilizadas como unidades da estrutura distribuda. O circuito foi implementado em HEMT
InP de 0,1m de comprimento de porta e operava com sinal de RF variando de CC a 38 GHz,
com FI de 1 GHz. Contudo, este circuito precisa de potncia de OL de 10 dBm, para obter um
ganho de converso de -5dB. Estes parmetros esto muito aqum dos valores razoveis: Ganho
de converso >0 e potncia de OL 0 dBm, alm de ter um consumo de potncia muito elevado,
de 2,5 W. Os circuitos atuais consomem normalmente dezenas de mW! A topologia que foi
utilizada no circuito era a tradicional. Nesta publicao no havia informaes de rudo e nem de
ponto de compresso.
Integrar todas as topologias citadas anteriormente era praticamente invivel, devido ao alto
custo e ao tempo curto que se tinha disponvel para entregar o arquivo com a mscara do circuito.
Assim, optou-se por integrar uma nica topologia, e a escolhida foi a Micromixer. Esta escolha
deu-se em virtude, sobretudo, da entrada de RF ser no diferencial, eliminando a necessidade de

57

estrutura adicional, e da boa linearidade devido configurao de RF ser em Classe AB.


Lembramos que o Micromixer apresentado por GILBERT (1997) foi realizado em tecnologia
BJT. Assim, nosso trabalho consiste em adapt-lo, pela primeira vez, para a tecnologia pHEMT.
At a presente data, existem publicados somente dois trabalhos em HEMT. Um em 1998
(CAMPBELL et al., 1998), mesmo ano em que o circuito foi enviado para fabricao, e outro em
2001 (REINA-TOSINA et al., 2001). Contudo, ambos circuitos tem concepes e topologias que
diferem do circuito apresentado neste trabalho. Portanto, nenhum trabalho com topologia similar
foi estudado at este momento, mantendo-se a originalidade desta tese.

58

59

Captulo 4
Metodologia de Projeto e Desenvolvimento do
Misturador
Neste captulo so apresentados a metodologia empregada e o desenvolvimento do projeto
do misturador.
Este captulo est organizado nos seguintes temas:
Tecnologia e Ferramentas de Projeto

Projeto do Misturador Empregando a Topologia Clula de Gilbert

Bloco Misturador

Bloco Balun para Entrada de OL

Bloco Amplificador Isolador (Buffer) para sada de FI

No primeiro tema so discutidas as ferramentas, a tecnologia HEMT empregada e sua


influncia e limitaes para o projeto. No segundo, discute-se o projeto do misturador que
subdividido e apresentado em trs blocos distintos: Misturador propriamente dito, Balun para
entrada de OL e o Amplificador Isolador, para sada de FI.

4.1 Parmetros de Misturador

Porm, antes de comear a descrio do projeto propriamente dito, ser apresentada uma
descrio das principais figuras de mrito utilizadas para

qualificar o desempenho de um

60

misturador. De modo geral, um misturador pode ser caracterizado pelas seguintes figuras de
mrito:

Ganho de converso.

Ponto de compresso de 1 dB.

Ponto de intercepo da terceira ordem.

Figura de rudo.

Perda por retorno nas portas.

Isolao entre as portas.

A. Ganho de Converso (GCP).


O ganho de converso relaciona a potncia disponvel na sada do gerador de RF com a
potncia entregue na carga de FI. O ganho de potncia est relacionado com o ganho de tenso
ou corrente por:
v
GCP = 0
vS

RS i0 RL

=
RL iS RS

(4. 1)

onde v0 e vS so as tenses de sada e de entrada, respectivamente; i0 e iS so as correntes de sada


e de entrada, respectivamente; RL e RS so as resistncias de carga e de fonte, respectivamente.
v
Neste trabalho foi utilizada a relao GC = 0 para definir o ganho de tenso.
vS
B. Ponto de Compresso de 1 dB (P1dB)
A razo entre a potncia de sada e de entrada deveria ser constante e independente do valor
da potncia do sinal de entrada, para um circuito ideal. Contudo, devido no-linearidade e s
limitaes de correntes e/ou tenses, o ganho de converso comea a cair a partir de um

61

determinado valor de potncia de entrada/sada. O ponto onde o ganho cai 1 dB denominado de


ponto de compresso de 1dB. Este ponto pode ser referido potncia de entrada ( IP1dB- Input
P1dB) ou potncia de sada (OP1dB - Output P1dB).
Outra forma de observar este ponto atravs de um grfico de Psada(dBm)xPentrada(dBm),
como ilustra a Fig. 4.1. Neste grfico, a condio de ganho constante representada pela regio
da curva onde a derivada constante.
Se a amplitude do sinal de entrada for maior que IP1dB, o sinal de sada pode aparecer
distorcido. Esta distoro provoca a converso de uma modulao de amplitude em modulao de
fase. Nenhuma informao do sinal perdida, se a modulao for em freqncia. No entanto, se a
modulao for em fase, esta converso provoca um indesejvel

desvio de fase no sinal

modulado, aumentando seu erro de deteco e degradando a BER(Bit Error Rate) (FONG &
MEYER, 1999).
Circuito
ideal

P sada(dBm)

1dB

OP 1dB

Circuito
prtico

1
1
P o GC
0

P entrada(dBm)
IP 1dB

FIGURA 4.1 - Grfico de PSADA x PENTRADA para determinao de P1dB.

Um outro problema que ocorre devido ao ponto de compresso a dessensibilizao do


receptor na presena de um sinal indesejvel forte (conhecido como bloqueador ou
interferncia). Este sinal indesejvel pode levar o circuito a trabalhar na condio de compresso
onde o ganho de converso menor. Como o menor sinal detectvel depende deste ganho, para
superar o patamar de rudo presente na sada do circuito e ser detectado, a reduo no ganho
pode fazer com que o sinal no atinja o nvel suficiente para superar o rudo, impedindo a sua
deteco.

62

C. Ponto de Intercepo da Terceira Ordem (IP3 - Third Order Interception Point).


Dois sinais de canais adjacentes aos do canal desejado podem interferir neste ltimo atravs
das no-linearidades de ordem mpar presentes na funo de transferncia do misturador. Estas
no-linearidades geram produtos de intermodulao de terceira ordem (IM3 - Third-Order
Intermodulation) na sada do misturador, e um dos produtos IM3 pode degradar o desempenho
do misturador se sobrepondo ao sinal desejado (Fig. 4.2). Dois sinais de canais adjacentes, de
freqncia f1 e f2,

iro gerar dois produtos IM3 nas freqncias (2f1-f2) e (2f2-f1),

respectivamente. Para baixos nveis de potncias de entrada, os produtos IM3 sero dominados
pela no-linearidade de terceira ordem. No entanto, com o aumento da potncia as nolinearidades de ordem superior comeam a tornar-se importantes.

Produtos IM3
Potncia
de
Sada

Canal Desejado

Canal Adjacente
Freqncia
FIGURA 4.2 - Produtos de intermodulao de terceira ordem degradando o canal desejado.

A medida da interferncia deste tipo de no-linearidade feita

atravs do ponto de

intercepo de terceira ordem (IP3). Este ponto obtido atravs da intercepo da extrapolao da
regio de resposta linear dos sinais desejados e seus produtos IM3 (Fig. 4.3). Dadas as potncias
dos sinais presentes nos canais adjacentes, pode-se calcular a potncia dos produtos IM3
presentes no canal desejado, utilizando o valor de IP3. Contudo, este clculo vlido para
produtos IM3 de pequenos sinais. O ponto IP3 pode ser referido entrada IIP3 (Input Third-Order
Interception Point) ou sada OIP3 (Output Third-Order Interception Point), conforme
apresentado na Fig. 4.3.

63

P sada(dBm)
OIP 3

Pf1
P2 f1 f 2

1
1

3
1

P entrada(dBm)

IIP 3

FIGURA 4.3 - Resposta do sinal desejado e do IM3.

O clculo do produto de intermodulao resultante de um cascateamento de circuitos pode


ser aproximado, usando escala linear (IIP3, em watts, e Ga em watts/watts), por:

G
G G
1
1

+ a1 + a1 a 2 + 
IIP3 IIP31 IIP3 2
IIP33

(4. 2)

onde IIP3n o ponto de intercepo da terceira ordem, referida entrada, do n-simo estgio e
Gan o ganho de potncia do n-simo estgio (RAZAVI, 1998).
Nesta equao pode-se observar que o IIP3 dos ltimos estgios e os ganhos so
determinantes no valor do IIP3 total.
A equao acima no vlida para todo circuito; na realidade, o clculo mais complexo
e depende das caractersticas de cada estgio. Nem todos os estgios tero os IM3 em fase, como
em (4.2), e, assim, uma outra soluo dever ser considerada.

64

D. Figura de Rudo (NF - Noise Figure )


A

Figura de Rudo utilizada nos sistemas de comunicaes para determinar o

comportamento de rudo dos circuitos. Ela mede a degradao da relao sinal-rudo causada
pelos circuitos.
Nos sistemas de comunicaes onde a impedncia interna de fonte bem determinada
(tipicamente 50 ), define-se o Fator de Rudo:

F=

N S + Ni
N
= 1+ i
NS
NS

(4. 3 )

onde NS e Ni so, respectivamente, a potncia de rudo gerada pela impedncia interna da fonte e
a potncia de rudo gerado pelo circuito, referidas entrada do circuito. O valor de F no tem
sentido, se a impedncia da fonte no for especificada. Quando o Fator de Rudo especificado
em dB, passa a ser denominando Figura de Rudo e dado por

NF = 10 log(F )

(4. 4)

Para circuitos em cascata, o Fator de Rudo total pode ser calculado atravs da frmula de
Friis:

F = F1 +

F2 1 F3 1
+
+
G1
G1 G2

(4. 5)

onde Fi e Gi so o Fatores de Rudo e Ganho de potncia disponvel do i-simo estgio.


No caso de circuitos misturadores existem dois tipos de medidas de Figura de Rudo:
Figura de Rudo de Banda Lateral nica (SSB - Single Side Band) e Figura de Rudo de Banda
Lateral Dupla (DSB - Double Side Band). A diferena entre estas duas est na forma como a
contribuio de rudo do misturador representada. Na primeira, toda potncia de rudo do
circuito referida em relao a uma nica porta de entrada, enquanto na outra, o rudo dividido
e referido com relao a duas portas de entrada: uma porta representando o canal desejado e outra

65

porta representando o canal imagem. Fisicamente, o misturador possui uma nica porta de
entrada, e o que se fez no caso do DSB foi explicitar o canal imagem.
O canal imagem um sinal centrado em uma freqncia que dista da freqncia do OL o
mesmo valor que o sinal de RF, e que, ao passar pelo misturador, produzir um sinal na
freqncia de FI que ir sobrepor-se ao do sinal desejado. Portanto, no processo de multiplicao
do misturador, dois sinais de entrada, um centrado em OL+FI e outro em OL-FI, produziro
sinais de FI na mesma freqncia. Se o sinal de interesse for RF = OL+FI o outro
denominado imagem e vice-versa.
Na Fig. 4.4 apresentada a diferena entre as NFDSB e NFSSB. Nesta figura GC_RF
representa o ganho de converso do canal de RF e GC_IMAGEM representa o ganho de converso
do canal imagem.
GC_RF

NIN= kTSB
RS

OL

FILTRO
de FI

ReRF
NIN=(FSSB-1)kTSB
NIN= kTSB

RS

NOUT =kTS[ (FSSB-1)GC_RF +GC_ IMAGEM ]B


GC_IMAGEM

(a)
So iguais !
GC_RF

NIN= kTSB
RS

NOUT =kTS[ (FDSB-1)GC_RF +(FDSB-1)GC_IMAGEM ]B


ReRF
NIN=(FDSB-1)kTSB

NIN= kTSB

RS

OL

FILTRO
de FI

GC_IMAGEM

ReRF
NIN=(FDSB-1)kTSB

(b)

FIGURA 4.4 - Definio de NFSSB (a) e definio de NFDSB (b) (B banda de freqncia em Hz;
Ts temperatura da fonte em K; k constante de Boltzmann).

66

As medidas de rudo em misturadores sero DSB se no existir nenhum filtro rejeita


imagem na entrada do misturador. Neste caso, se GC_RF = GC_IMAGEM :
NFSSB = NFDSB + 3dB

(4.6)

A diferena entre estes dois tipos de medidas est na sua aplicao. NFDSB utilizado
onde o canal imagem importante no desempenho do sistema, enquanto o NFSSB utilizado em
caso contrrio. Um exemplo desta aplicao seria o uso do NFDSB para o receptor homdino e do
NFSSB para receptor super-heterdino (quando utiliza filtro para eliminar o canal imagem).
E. Perda de Retorno nas Portas
Quando a impedncia da porta de entrada de um circuito no est casada com a impedncia
interna do gerador, parte da potncia enviada para esta porta retornar para o gerador. A razo
entre esta potncia refletida e a enviada definida como Perda de Retorno. Tipicamente as
portas de OL e RF tm a impedncia de entrada de 50 , enquanto as de FI so projetadas para
casar com a impedncia do filtro de FI. Os casamentos nas portas de RF e FI so necessrios
para evitar a reflexo e uma ondulao excessiva na banda de passagem do

filtro de FI.

Normalmente so necessrios valores menores que -10 dB (relao de onda estacionria menor
que 2) para um bom desempenho. Para a porta de OL, o casamento no to crtico. Contudo,
uma perda por retorno excessiva degrada o desempenho de potncia e pode levar a um problema
de frequency pulling no oscilador local (OBREGON & KHANNA, 1982).
F. Isolao entre as portas
A isolao fornece uma medida da quantidade de potncia do sinal injetada em uma porta do
misturador aparecer nas outras portas (Fig. 4.5).

67

OL
PRF |porta OL

POL

POL |porta RF
RF

FI
PRF
Misturador

FIGURA 4.5 - Acoplamento das fontes de sinais no misturador.

A relao de acoplamento mais importante :


IsolaoOL-RF : se a isolao de OL para RF for pobre, se POL>>PRF, pode
aparecer na entrada de RF um grande sinal de OL. A presena deste
sinal nesta entrada faz com que o misturador atinja o IP1dB com nveis
de sinais de RF menores, degradando seu desempenho, alm de
ocorrer uma reemisso pela antena.
POL porta.RF
IsolaoOL RF (dB) = 10 Log10
POL

(4. 7)

As isolaes OL para FI e RF para FI no so muito importantes porque estes sinais de


alta freqncia podem ser facilmente rejeitados por filtros de FI de Q alto. No entanto, se estes
sinais forem excessivamente altos, podem levar saturao da porta de sada de FI e degradar o
ponto de compresso de 1 dB do misturador.
4.2 Tecnologia e ferramentas de projeto
O primeiro passo do projeto foi a escolha das ferramentas de simulao e o tipo de
tecnologia HEMT que deveria ser empregada.

68

No Laboratrio havia disponveis dois tipos de Ferramentas de Simulao: HSPICE e


LIBRA ( Software parte do Pacote Series IV 6.0 da HP ).
O HSPICE uma ferramenta de simulao de circuitos que utiliza, para determinar as
tenses e correntes no circuito, um algoritmo que fornece solues temporais. J o LIBRA
oferece simuladores com algoritmos que fornecem solues temporais (SPICE) e no domnio da
freqncia (Balano Harmnico).
Para simular o circuito misturador so necessrias duas fontes de sinais distintos (FOL=2,0
GHz e FRF=1,9 GHz) que, devido no-linearidade do circuito, produziro um terceiro sinal,
FI=0,1 GHz, resultado da multiplicao dos sinais destas duas fontes. Assim, para simular este
circuito com HSPICE ser necessria uma resoluo temporal bastante pequena, para considerar
os efeitos dos sinais de alta freqncia, e um tempo suficientemente grande de simulao para
poder observar o sinal de FI. J as simulaes do tipo Balano Harmnico trabalham com a
seleo do nmero de harmnicos dos sinais das entradas suficiente para definir o sinal de sada.
Normalmente, este nmero no muito grande, o que reduz bastante o tempo de simulao.
Outro fator importante a se considerar na simulao de um misturador para o circuito de
recepo sua contribuio de rudo (Figura de Rudo). As fontes de rudo dos dispositivos
ativos dependem de seu Ponto Quiescente e so calculadas em simulaes que consideram
somente o modelo linearizado dos dispositivos (Ex. Diagrama de Bode). No entanto, em um
misturador, cujo comportamento no linear, as condies de polarizao de alguns dispositivos
variam no tempo e, conseqentemente, o valor da contribuio de suas fontes de rudo ir variar
no tempo. Portanto, para simular corretamente esta contribuio, o algoritmo de simulao para
o rudo dever levar isto em considerao, e, dentre os simuladores disponveis, somente o
LIBRA tem este recurso.
Considerando as vantagens no tempo de simulao e a capacidade para considerar rudo
nas simulaes no lineares, optou-se pelo LIBRA como ferramenta de simulao.
Outro fator importante no projeto do misturador foi a escolha da tecnologia do transistor
HEMT que seria empregada para a implementao fsica do circuito. Esta escolha teve a
princpio influncia do custo, pois para tornar vivel o preo de fabricao do circuito foram
pesquisadas tecnologias que estavam disponveis em Programas Multiusurios (Ex. Programa
Europractice e o Programa francs CMP). Nestes programas, vrios usurios compartilham o
mesmo processo de fabricao dividindo, entre eles, o custo final.

69

Dentro dos Programas Mutiusurios a que se tinha acesso foram encontradas as seguintes
tecnologias:
-

ED02AH Philips - Programa CMP

H40 GEC Marconi Programa Europractice

A tecnologia ED02AH Philips possua transistores pHEMT (pseudomorphic HEMT)


com comprimento de porta de 0,2 m (fT de at 60 GHz) e transistores do tipo Enriquecimento
(Enhancement) e Depleo (Depletion). O circuito integrado era fabricado com metalizao nas
costas da lmina e com vias de acesso atravs do substrato (Via-Holes), permitindo o uso de
tcnicas de microfita.
Com o acesso tecnologia ED02AH atravs da assinatura de um NDA (Non Disclosure
Agreement), a Philips forneceu um Pacote de Projeto (Design Kit) que se constitua de uma
biblioteca de modelos e de regras de desenho (Layout) para diversos programas de simulao e
de projeto de mscaras (Cadence, Menthor, etc.), entre os quais incluia o LIBRA. Este Pacote de
Projeto possua mscaras, modelos lineares e no lineares de transistores pHEMT,
mscaras/modelos de estruturas de microfita (linha de transmisso, toco, acopladores Lange, etc.)
e mscaras/modelos de elementos passivos concentrados (indutores, capacitores, resistores, etc.).
No entanto, havia uma limitao no modelo no linear para os transistores: estes no incluam
rudo.
A tecnologia H40 GEC Marconi possua transistores pHEMT com comprimento de
porta 0,25 m (fT de at 60 GHz) e transistores somente do tipo Depleo. O circuito integrado
era fabricado com metalizao nas costas da lmina e com vias de acesso atravs do substrato,
permitindo tambm o uso de tcnicas de microfita.
O pacote de projeto fornecido pela GEC Marconi era similar ao fornecido pela Philips
exceto pelo fato de utilizar o modelo no linear de HEMT do prprio simulador LIBRA. Este
modelo incluia rudo e podia ser usado na simulao no linear para calcular o rudo. S que este
modelo no linear existia somente para um certo nmero transistores de tamanhos diferentes: 4
dedos (fingers) de 20 m (Largura), 4 dedos de 40 m , 2 dedos de 60 m, 4 dedos de 60 m e
4 dedos de 150 m.
Comparando as duas tecnologias disponveis, foi feita a opo pela tecnologia da GEC
Marconi por sua biblioteca possuir modelos no lineares que permitem determinar a contribuio

70

de rudo do misturador na simulao. Como o circuito para recepo, a sua contribuio de


rudo ser um fator importante na otimizao do circuito.
4.3 Projeto do Misturador empregando a Topologia Clula de Gilbert
O prximo passo do projeto do misturador foi a determinao dos valores das principais
Figuras de Mrito que serviriam de meta para a otimizao do circuito e a topologia da Clula de
Gilbert mais adequada.
importante ressaltar que o objetivo deste trabalho demonstrar a viabilidade do circuito
misturador que ser posteriormente apresentado, e no demonstrar um desempenho no estado-daarte. Isso por dois motivos: primeiro porque o nmero limitado de transistores restringe a
possibilidade de otimizao, e, segundo, porque estes modelos podem no descrever
adequadamente o comportamento do transistor na regio de tenso de limiar (Threshold), por
terem sido ajustados para a regio de saturao. Assim, ao se escolher o sistema de comunicao
mvel que serviria de base para o projeto, optou-se pelo sistema DECT (Digital European
Cordless Telephone) cujas especificaes so bem menos rgidas que as dos sistemas de telefonia
mvel de 3 gerao (SABOURI-S., 1997). O DECT um sistema que visa atender a
comunicao sem fio interna (indoor), e suas principais especificaes de desempenho, para o
misturador de recepo so apresentadas na Tabela 4.1.
TABELA 4.1 - DESEMPENHO DESEJADO PARA UM MISTURADOR NO SISTEMA DECT COM
GANHO DE 6 dB (SABOURI-S., 1997 apud MADSEN & FAUGE, 1993)

FRF (GHz)

FOL (GHz)

NF (dB)

IIP3 (dBm)

1,9

2,0

< 17

>-6,0

Quanto topologia escolhida para o misturador, foi necessrio adicionar mais dois blocos
cujas finalidades sero apresentadas posteriormente:

Bloco Balun, para entrada do OL

Bloco Amplificador Isolador, para sada de FI

71

Assim, o circuito completo do misturador foi dividido em trs blocos distintos, como
mostra a Fig. 4.6, cujos projetos e desenvolvimentos so apresentados na seqncia.
Sada/Entrada
Diferenciais

MISTURADOR

AMPLIFICADOR
ISOLADOR

FISADA

BALUN

OLENTRADA
RFENTRADA

FIGURA 4.6 - Esquema em blocos do circuito misturador.

4.3.1 Bloco Misturador


A princpio, quando este trabalho foi proposto, a idia inicial era implementar em pHEMT
a Clula de Gilbert tradicional. Posteriormente, no curso do desenvolvimento deste trabalho,
optou-se pela topologia Micromixer devido, sobretudo, s seguintes vantagens advindas do tipo
de circuito do estgio transcondutor:
a) elimina a necessidade do balun na entrada de RF - entrada desbalanceada.
b) melhora o ponto de compresso de 1dB - amplificador classe AB
c) menor tenso de operao que a tradicional - elimina a necessidade da fonte de
corrente.
Assim, a princpio, foi utilizada a topologia tradicional para dimensionar os transistores,
determinar a melhor relao de rea e averiguar os principais mecanismos de funcionamento
deste tipo de misturador.
O primeiro passo para anlise do circuito foi determinar qual seria o melhor ponto de
operao para que o circuito operasse com a melhor relao ganho/rudo. Para isto foi utilizado o
circuito e o arranjo dados na Fig. 4.7. Nesta figura, as fontes de tenso controladas por tenso
esto sendo utilizadas como amplificadores isoladores e baluns ideais. Os indutores L so de

72

valor muito alto, e tm o objetivo de simular uma carga com impedncia tendendo a infinito, para
obter o ganho mximo de sada do circuito.

V2 = VFI
VCC
L

L
VFI

R
T1

+
V1

VOL

T2

T3

T4

V2 = V1

R
VRF

T5

+
V1

T6

V2 = V1

R
I

FIGURA 4.7 - Esquemtico do circuito da Clula de Gilbert.

Como o nmero de tipos de transistores disponveis limitado a cinco, as relaes de


reas possveis entre os transistores superiores/inferiores esto restritas a: 2x60(n de dedos x W
em micrometros)/4x60, 4x40/4x60, 4x20/4x40, 4x20/2x60, 4x60/4x60, 2x60/2x60, 4x40/4x40 e
4x20/4x20. Obviamente, seriam possveis relaes com o transistor 4x150 m; contudo, sua rea
consideravelmente maior, o que limitaria a resposta em freqncia do circuito, tendo sido, por
isso, no utilizado. Embora o circuito esteja sendo projetado para uma determinada freqncia de
operao, h o interesse de, no futuro, otimiz-lo para operar em toda a faixa comercial de
comunicao sem fio, de 2 GHz a 10 GHz.
A primeira relao de rea utilizada foi a 2x60 m, para os transistores superiores, e 4x60
m, para os transistores inferiores. Com estes transistores, foi realizada uma seqncia de

73

simulaes onde o valor da fonte de corrente foi variado de 40 mA a 5 mA, enquanto eram
medidos seu ganho e figura de rudo. Esta varredura de corrente permitiu determinar as condies
de polarizao para a melhor relao ganho-rudo. Durante a varredura de corrente, as tenses de
dreno-fonte foram mantidas constantes e na regio de saturao.
Na Tabela 4.2 so apresentados os resultados, para uma potncia do OL de 5 dBm. Esta
potncia corresponde a um valor de tenso nos terminais de OL de 0,56Vp e foi utilizada para
garantir o completo chaveamento dos transistores do estgio misturador. As freqncias dos
sinais utilizadas foram: FOL= 2 GHz, FRF =1,9 GHz e FFI = 100 MHz.
TABELA 4.2 - VARIAO DO GANHO DE TENSO E FIGURA DE RUDO COM A CORRENTE "I" DE
POLARIZAO PARA A RELAO 2X60/4X60. (POL=5dBm)

I ( mA)

Ganho de converso

Figura de Rudo

VGS de T1-T4

GC(dB)

NF(dB)

(V)

40

10,9

15,42

-0,587

20

18,73

13,71

-0,742

10

21,53

13,68

-0,846

21,25

14,55

-0,925

Como se pode observar na tabela acima, a melhor relao ganho-rudo obtida com
tenses de porta-fonte (VGS) dos transistores T1-T4 em torno de -0,846 V, valor prximo tenso
de limiar do transistor, que em torno de -1 V.
O princpio de funcionamento deste tipo de misturador baseia-se no chaveamento da
corrente de RF, vinda do estgio transcondutor, entre os terminais de sada de FI. No entanto,
como os transistores no so chaves ideais, durante este processo ocorrero momentos em que
eles estaro conduzindo simultaneamente, produzindo "perdas" do sinal de corrente. Assim, o
processo de chaveamento dos transistores tem que ser bem abrupto, para minimizar o tempo desta
conduo simultnea, e isto ocorre quando os transistores esto polarizados prximo da tenso de
limiar. Quanto mais abrupto for este chaveamento, menor ser a tenso do OL necessria, ou seja,
menor ser a derivada necessria do sinal do OL em torno da origem.
Uma outra anlise interessante que se pode fazer realizar o procedimento anterior para
duas outras relaes 2x60/2x60 e 4x60/4x60 e compar-las com 2x60/4x60.
Na Tabela 4.3 so apresentados os resultados das simulaes para as mesmas condies
de polarizao da Tabela 4.2, exceto pela condio de polarizao de fonte-dreno dos transistores

74

superiores, que foi alterada de 1V para 2V. Este aumento na tenso de fonte-dreno garante a
permanncia do transistor na regio de saturao, evitando a degradao do desempenho do
misturador, para grandes excurses dos sinais nos terminais de FI.
TABELA 4.3 - VARIAO DO GANHO DE TENSO E FIGURA DE RUDO COM A CORRENTE "I" DE
POLARIZAO. (VDS = 2 V para os transistores superiores e POL = 5 dBm)

Relao

I (mA)

Ganho de

Figura de Rudo

VGS de T1-T4

converso GC(dB)

NF(dB)

(V)

10

22,00

15,37

-0,8884

21,6

15,69

-0,9733

30

20,31

12,88

-0,8262

20

21,60

12,84

-0,8888

10

21,36

13,13

-0,9735

10

23,99

13,42

-0,8884

23,46

13,95

-0,9733

(T1-T4)/(T5-T6)
2x60/2x60
4x60/4x60

2x60/4x60

Analisando a Tabela 4.3, pode-se observar que o circuito com maior ganho o 2x60/4x60,
enquanto o de melhor figura de rudo o 4x60/4x60. A diferena na figura de rudo entre estes
dois circuitos no to grande, chegando a ser muito prxima quando a corrente de 10 mA, ou
seja, para o mesmo consumo de potncia. No entanto, o circuito 2x60/4x60, alm de ter um
ganho maior, pode ter uma freqncia de operao maior, pelo fato dos transistores superiores
terem a metade da rea. Outra vantagem da relao 2x60/4x60 poder reduzir a corrente para
5mA, ou seja, reduzir novamente o consumo de potncia pela metade e ainda ter um desempenho
de rudo de apenas 1,11 dB inferior ao do melhor caso. O desempenho da relao 2x60/2x60
demonstra que, ao se reduzir a rea dos transistores, os resultados sero piores em relao ao
nvel de rudo e ao ganho, comparativamente ao 2x60/4x60. A relao 4x40/4x60 possivelmente
ter um desempenho intermedirio entre a relao 4x60/4x60 e 2x60/4x60, e muito prximo
desta ltima, mas sua freqncia de operao ser menor e seu consumo de potncia, maior.
Assim, a melhor relao de resultados visando consumo de potncia, ganho, rudo e freqncia de
operao obtida com a relao 2x60/4x60.
At este momento, foram utilizadas fontes de correntes ideais e carga indutiva.
Considerando agora um circuito mais realstico para a relao 2x60/4x60, as indutncias L foram
substitudas por resistncias de 400 (denominadas de RFI) e a fonte de corrente por um

75

transistor 2x60 m. O valor da resistncia de 400 foi escolhido procurando manter a melhor
relao ganho e tenso de alimentao do circuito. Na Tabela 4.4 so apresentados os resultados
das simulaes para correntes de 5,57 mA e 10,69 mA.
TABELA 4.4 - VARIAO DO GANHO DE TENSO, FIGURA DE RUDO E TENSO DE
ALIMENTAO COM A CORRENTE "I" DE POLARIZAO. (VDS = 1,5 V para os
transistores superiores, POL = 5 dBm e L
RFI=400
).

Relao

VCC

Ganho de

Figura de Rudo

VGS de

(T1-T4)/(T5-T6)

(V)

(mA)

converso GC(dB)

NF(dB)

T1-T4 (V)

10,69

13,71

13,93

-0,8562

5,57

11,67

14,61

-0,9262

2x60/4x60

Fazendo uma anlise, pode-se confirmar que o princpio responsvel pela multiplicao ,
realmente, o chaveamento dos transistores T1-T4. O ganho de tenso deste tipo de misturador,
para um chaveamento ideal dos transistores superiores, dado por (Anexo A):
Av = g m RFI

(4. 8)

onde
gm transcondutncia dos transistores T5-T6
RFI valor da resistncia de carga de um dos ramos de sada de FI.
Neste caso, tem-se RFI = 400 e gm= 0,028 S, para I = 10,69 mA, o que resulta em um
ganho de tenso ideal de 17,06 dB. O valor simulado foi de 13,71 dB. A diferena observada
demonstra que o circuito est operando com um comportamento prximo do ideal. A diferena
deve-se ao chaveamento no ideal e s capacitncias e indutncias parasitas.
Como se pode observar, a topologia tradicional necessita de uma tenso de alimentao
relativamente alta para um circuito integrado. Outro fator negativo a potncia do OL de 5 dBm,
considerada alta para os circuitos integrados: tipicamente esta potncia igual ou menor que 0
dBm (Valores elevados de potncia de OL causam problemas de baixa isolao, maior consumo
de potncia e so difceis de serem gerados quando se quer operar com circuitos integrados de
baixa potncia/tenso de operao). Portanto, uma outra topologia teve que ser escolhida.
Entre as topologias apresentadas no captulo anterior, a do Micromixer foi a que
representou a melhor opo. Alm das vantagens j citadas, esta topologia apresenta,

76

comparativamente s outras, um esquema mais simples (no h necessidade de indutores,


transformadores, baluns de RF, fontes de corrente, etc.), tornando-se mais compacta e eficiente.
O Micromixer foi uma topologia inicialmente proposta para circuitos com transistores
bipolares, sendo diferente em relao tradicional somente na topologia do estgio transcondutor
(Fig. 4.8(a)). Assim, o circuito teve que ser modificado para poder operar com transistores
pHEMT.
iM1

iM2

iM1
H1

V1

Q1

iM2

C2
Q3
VRF

H2
VRF

Q2

(a)

R1

C1

(b)

FIGURA 4.8 (a) Estgio transcondutor do Micromixer e (b) modificao proposta para ser utilizado com
pHEMT.

A conexo do tipo da Fig. 4.8(a) invivel porque os transistores pHEMT disponveis so


de depleo canal tipo N, ou seja, operam com tenso de porta-fonte negativa e sua corrente de
dreno tem uma dependncia com a tenso de dreno-fonte, que no pode ser desprezada.
A soluo encontrada foi basear-se no princpio de funcionamento do estgio
transcondutor do Micromixer e aplic-lo ao circuito com pHEMT. Basicamente, um sinal
aplicado na entrada de RF aparece simultaneamente nos terminais dos transistores Q1 e Q3 (Fig.
4.8(a)). Como o transistor Q1 est na configurao base-comum (no inverte fase do sinal de
corrente no coletor) e Q3 est na configurao emissor-comum (inverte fase do sinal de corrente
no coletor), o mesmo sinal de tenso produz sinais de correntes, nos terminais de Q1 e Q3,
defasadas de 180. Se os dois transistores so iguais e tm a mesma corrente contnua de
polarizao, os dois sinais tero a mesma amplitude. Com base nesse mesmo princpio, foi feito o
arranjo de dois amplificadores com transistores pHEMT idnticos, apresentado na Fig. 4.8(b). O
transistor H1 compe um amplificador na configurao porta-comum e o H2 compe um
amplificador na configurao fonte-comum, estando os dois acoplados pelo capacitor C2. O

77

acoplamento capacitivo isola as correntes e tenses contnuas, permitindo aos dois transistores
terem a mesma condio de polarizao, e acopla o sinal de RF ao amplificador fonte-comum. As
reatncias de C2 e C1 devem ser suficientemente baixas para garantir a simetria das correntes de
sada. Como os transistores operam com tenses negativas de porta-fonte, foi utilizada a
autopolarizao para fixar o ponto de polarizao e evitar o uso de tenses negativas no circuito.
Baseado no circuito acima foram feitas novas simulaes onde o estgio transcondutor do
misturador utilizado para obter os resultados da Tabela 4.4 foi substitudo pelo circuito da Fig.
4.8(b). As relaes entre os transistores do estgio misturador e transcondutor de 2x60/4x60
foram mantidas e o novo circuito transcondutor foi polarizado de forma que as condies de
polarizao do estgio misturador estivessem prximas s utilizadas na Tabela 4.4, para corrente
de 5,57 mA. Este procedimento foi adotado porque a nova topologia no modifica o modo de
injeo de corrente no estgio misturador e, portanto, as condies de melhor desempenho do
misturador so idnticas s da topologia tradicional. Na Tabela 4.5 so apresentados os resultados
das simulaes para uma potncia de OL de 0dBm comparadas tradicional, com potncia do
OL de 5 dBm
TABELA 4.5 - RESULTADOS DE SIMULAO PARA A RELAO 2X60/4X60 COM A TOPOLOGIA
PROPOSTA E A TRADICIONAL.

VCC

GC

NF

VGS de

POL

(V)

(mA)

(dB)

(dB)

T1-T4 (V)

(dBm)

Proposta (C1=C2)

4,72

15,51

10,89

-0,9988

Proposta (C1=C2 = 10 pF)

4,72

15,42

10,96

-0,9988

Tradicional

5,57

11,67

14,61

-0,9262

Topologia

Os resultados da Tabela 4.5 demonstram claramente as vantagens da modificao


proposta (melhor NF, menor consumo de potncia). Os dois resultados para a nova topologia
mostram que um valor de capacitncia de 10 pF, para C1 e C2, suficiente para um bom
desempenho do circuito.
Obviamente, o desempenho de chaveamento dos transistores em 0 dBm pior que para 5
dBm. Portanto, o pior desempenho do estgio misturador compensado pelo desempenho do
estgio transcondutor proposto! Isto fica claro ao se observar a Fig. 4.9. No caso do estgio
transcondutor da topologia tradicional, Fig. 4.9(a), o sinal de tenso de entrada dividido entre
porta-fonte de H1 e H2, resultando em correntes nos terminais de dreno proporcionais metade

78

do sinal de tenso de entrada. J na topologia proposta, Fig. 4.9(b), utilizando as mesmas


condies de polarizao, no ocorre esta diviso de sinal, resultando em correntes de drenos
duas vezes maiores que a da topologia tradicional. Portanto, o ganho de converso da equao
(4.7) precisa ser multiplicado por dois, no caso da topologia proposta. Isto significa um acrscimo
de 6 dB no ganho em relao topologia tradicional!
iM 1 = gm

VRF
2

i M 2 = gm

H1

VRF
2

iM 1 = gm VRF

iM 2 = gm VRF

H1

H2

C2
H2
VRF
VRF

R1

(a)

C1

(b)

FIGURA 4.9 - Sinais de correntes de sada do estgio transcondutor tradicional (a) e da topologia proposta (b)
para a mesma amplitude de sinal de entrada e as mesmas condies de polarizao.

O desempenho da topologia proposta, com a relao 2x60/4x60, foi o melhor que se pde
obter com os transistores de que se dispunha, no que se refere a consumo de potncia, figura de
rudo e ganho. Contudo, descobriu-se posteriormente que o pacote de dados de projeto fornecido
pela Marconi dispunha de um outro conjunto de parmetros para o modelo no linear do
transistor 4x40 m. Este novo conjunto se diferenciava do anterior pelo fato de ter sido obtido
pelo ajuste do modelo no linear regio prximo ao VT do transistor. Como o misturador opera
com seus transistores trabalhando prximo ao VT, espera-se que o modelo com estes parmetros
seja mais confivel para prever o comportamento do misturador. Como esta primeira vez que
este tipo de topologia est sendo proposta em HEMT e este trabalho tem por objetivo comprovar
sua viabilidade, optou-se por se reprojetar e otimizar o misturador utilizando os parmetros para o
modelo no linear dos transistores 4x40 m, otimizados para a regio prxima VT.
Para determinar o melhor ponto de operao, foram feitas novas simulaes considerando a regio de polarizao prxima VT, sendo os resultados apresentados na Tabela 4.6.

79

TABELA 4.6 - RESULTADOS DAS SIMULAES FEITAS COM OS NOVOS PARMETROS PARA O
TRANSISTOR 4X40 m. (POL=0 dBm e C1=C2=10 pF)

Relao

VCC

Ganho de

Figura de Rudo

VGS de

(T1-T4)/(T5-T6)

(V)

(mA)

converso GC(dB)

NF(dB)

T1-T4 (V)

2x60/4x601

4,72

15,42

10,96

-0,9988

4,44

13,06

11,38

-0,9047

5,3

5,80

13,81

11,54

-0,8906

4x40/4x40

5,3

5,49

13,18

11,85

-0,8994

4x40/4x40

5,3

7,85

13,60

12,32

-0,8353

4x40/(2*4x40)2
4x40/(2*4x40)

Circuito Referncia - Tabela 4.5

Dois transistores 4x40 em paralelo.

Analisando a Tabela 4.6, observa-se que os arranjos com os transistores 4x40


apresentaram desempenho pior, mas ainda prximos aos da relao 2x60/4x60. O ganho de
tenso foi o que apresentou o pior desempenho, com 2dB abaixo em mdia, e a figura de rudo,
em mdia, 0,8dB acima. Este comportamento se deve diferena de rea entre os transistores no
ser to grande, cerca de 25% em relao ao 2x60 m e de 33 % em relao ao 4x60 m.
Com estes resultados, justifica-se o uso do transistor 4x40 m no lugar do 2x60 m e do
4x60 m, pela maior confiabilidade dos novos parmetros de modelo do transistor 4x40 m.
Deve-se lembrar que estes novos parmetros do transistor 4x40 m foram ajustados para a regio
prxima de VT, condio de polarizao utilizada nos transistores do estgio misturador.
A relao escolhida para implementar o misturador foi a 4x40/4x40 com corrente de
5,59mA. Este circuito apresentou uma boa relao ganho, figura de rudo, consumo de potncia,
com menor rea dos transistores do estgio transcondutor.
Com um ajuste um pouco mais fino na corrente e com a substituio das resistncias RFI
de 400 por resistncias de 800 , foi possvel melhorar o ganho e figura de rudo (Tabela 4.7).
O valor da resistncia foi alterado mais por condies de polarizao do estgio amplificador
isolador de FI, seo 4.3.3, do que pela melhora de desempenho do circuito. Com o aumento de
resistncia, houve necessidade de aumentar a tenso de alimentao de 5,3 V para 5,5 V.

80

TABELA 4.7 - RESULTADOS DAS SIMULAES FEITAS COM RFI VALENDO 400 E 800 , PARA O
TRANSISTOR 4X40 m. ( POL=0 dBm e C1=C2=10 pF )

RFI

VCC

Ganho de

Figura de Rudo

VGS de

()

(V)

(mA)

converso GC(dB)

NF(dB)

T1-T4 (V)

400

5,3

5,49

13,18

11,85

-0,8994

800

5,5

5,27

16,10

11,38

-0,8670

Com os resultados da Tabela 4.7, definiram-se as condies de operao com melhor


desempenho do circuito e estabeleceu-se este circuito como referncia para as etapas posteriores
de concepo do circuito integrado.
Uma preocupao constante ao longo do projeto foi susceptibilidade do desempenho do
misturador s variaes de processo. Os transistores HEMT apresentam uma grande variao de
suas caractersticas eltricas com a variao de processo. Particularmente, no caso do misturador,
os transistores esto polarizados prximo ao VT, regio bastante susceptvel variao de
processo e, muitas vezes, com um modelamento pobre.
Para avaliar esta dependncia, foram feitas simulaes considerando uma variao de
20% em VT. Foram usados baluns ideais nas entradas do OL e amplificadores isoladores ideais,
na sada de FI, para estas simulaes. Os resultados so apresentados na Tabela 4.8 e pode-se
observar uma sensvel dependncia do desempenho com a variao de VT. Contudo, o
desempenho do circuito ficou dentro de uma faixa de valores aceitveis. Para o circuito com o
maior VT, foi necessrio reduzir a tenso de operao do circuito, para manter o correto
funcionamento do circuito.
TABELA 4.8 - PARMETROS DE DESEMPENHO DO CIRCUITO PARA DIFERENTES VALORES DE
TENSO DE LIMIAR (VT)

VT(V)

-1,023

OL (dBm)
RF (dBm)
FI (dBm)
SSB NF (dB)
VCC (V)

0
-25
-11,54
12,29
4,5

-1,116
(Tpico)
0
-25
-8,65
11,38
5,5

-1,223
0
-25
-8,31
11,18
5,5

Com a topologia e as condies de operao da clula central do misturador bem


determinadas, sero apresentados, a seguir, os circuitos que foram necessrios adicionar ao
misturador para que operasse corretamente.

81

4.3.2 Bloco Balun para entrada de OL

O Balun do OL basicamente um amplificador diferencial, Fig. 4.10, que tem por


finalidade transformar a entrada desbalanceada do sinal do OL em uma sada balanceada. um
tipo balun de banda larga com dispositivos ativos (MAAS, 1993). Este tipo de balun permite que
se acesse a sada do equipamento de medio sem necessidade de um circuito externo (Off-Chip)
adicional, composto de elementos passivos (indutores, capacitores, linhas de transmisso, etc.),
que geralmente possui banda estreita e nem sempre pode ser integrado, devido s dimenses de
seus elementos passivos. Essa necessidade do balun ocorre porque os equipamentos de
microondas no so projetados para sadas ou entradas do tipo diferencial. Neste estgio so
empregados 2 transistores de 4x20 m e 1 transistor de 4x40 m como fonte de corrente, para
reduzir o consumo de potncia.
No circuito da Fig. 4.10 a tenso V1 polariza as portas dos transistores H1 e H2. O
capacitor C1 opera como um curto para o sinal do OL de entrada e a resistncia R3 define
praticamente o valor da impedncia de entrada que prximo de 50 .
Este circuito foi projetado para ter um ganho de tenso de 4 dB. Isto permite reduzir a
potncia do sinal OL externo, que ser aplicado no circuito, para 4 dBm minimizando as
exigncias de projeto do oscilador local e os efeitos negativos da operao com sinais
relativamente grandes dentro de circuitos compactos.
O Balun do OL foi acoplado ao estgio misturador atravs de capacitores de 5 pF.

R2

R1
VO
V1
H1

VIN

H2

R3

H2

C1

R4

FIGURA 4.10 - Balun de entrada do OL

82

4.3.3 Bloco Amplificador Isolador para Sada de FI

A amplitude de sinal de tenso FI funo do valor da carga presente em seus terminais.


Tipicamente, as impedncias que devem ser colocadas na sada de FI so baixas e da ordem de 50
(impedncia dos equipamentos de medio) a 300 (impedncia de entrada dos filtros de FI),
valores que no so suficientemente altos para definir um ganho tenso na sada do misturador.
Assim, faz-se necessrio adicionar um circuito de sada capaz de fornecer a corrente necessria a
estes valores de carga, sem grande prejuzo do seu nvel de tenso.
O esquema eltrico deste circuito apresentado na Fig. 4.11. Este circuito basicamente
um seguidor de fonte e apresentou uma atenuao de 2dB. Os resistores R1 e R2 esto
funcionando como elevadores de nvel de tenso, e os transistores inferiores esto funcionando
como fontes de corrente controladas pela polarizao de porta determinada por uma fonte
externa.
Todos os transistores so de 2x60 m e esto polarizados para a maior transcondutncia
com o objetivo de minimizar o mximo possvel a atenuao do sinal em sua sada.
Como foi mencionado na seo 4.3.1 (pg. 79), houve necessidade de alterar o valor de RFI
de 400 para 800 . Esta modificao foi necessria para que a tenso de dreno-fonte dos
transistores H1 e H2 tivesse uma excurso maior em relao sua tenso de saturao:
VDG = VDS -VGS = RFI . IFI = 400 . IFI 1 V

VDS = 1+VGS = 1+(-0,44)

VDS = 0,56 V prximo ao cotovelo de IDS VDS


enquanto que, para RFI = 800 , tem-se VDS 1,56 V.
VCC

+VFI_IN

-VFI_IN
H1

H2
VFI_OUT

R1

R2

VG1
H3

H4

C1

FIGURA 4.11 - Circuito amplificador isolador de FI.

83

Na Tabela 4.9 so apresentados os resultados de simulaes considerando somente o


misturador + amplificador isolador de FI, ou seja, sem o balun do OL. Nesta tabela pode-se
observar o efeito do valor da carga colocada na sada do amplificador isolador de FI sobre o
desempenho do circuito.
TABELA 4.9 RESULTADOS DAS SIMULACES PARA O CIRCUITO MISTURADOR +
AMPLIFICADOR ISOLADOR DE FI CONSIDERANDO DIFERENTES VALORES DE
CARGAS ( POL = 0 dBm ).

Carga

Carga de

Carga de

800

200

50

Ganho de converso GC(dB)

15,35

13,92

10,68

Figura de Rudo NF(dB)

11,43

11,45

11,48

O ganho do amplificador isolador de FI dado por:


VIF _ OUT
VIF _ IN

g m RL
1 + g m RL

(4. 9)

onde gm a transcondutncia de H1/H2 e RL a carga colocada na sada do amplificador isolador.


Assim, se RL aumenta, a atenuao deste estgio diminui, aumentando o ganho de converso do
circuito, como indicado pela Tabela 4.9.
J a figura de rudo permanece praticamente inalterada. Isto ocorre porque a contribuio
total de rudo do circuito depende muito mais das condies de polarizao, ganho e da
impedncia de entrada dos estgios acoplados do que do valor da impedncia de sada.
4.3.4 Resultados de simulaes considerando todos os circuitos em conjunto
Posteriormente, todos os trs circuitos foram conectados (Fig. 4.12) e uma simulao
global foi feita considerando trs tipos distintos de cargas de FI: 800, 200 e 50. Os
resultados so apresentados na Tabela 4.10.

84

VGS UP

VCC

VCC OL
20pF

5pF
20pF
1,3pF

800

800

1,3pF

2x60
200

+VFI

5pF
4x40

2x60

4x40

4x40

4x40

VOL

5pF
4x20

- VFI

106

106

180

4x20
50

76

2x60

76

4x40

2x60

4x40

12pF

10pF

5pF
300

VGOL

4x40

240

300

10pF

27

VRF
VG
VGS
DOWN
DOWN
AMPLIFICADOR COMPENSADOR DE FI
MISTURADOR
BALUN DE OL

FIGURA 4.12 Esquema eltrico do circuito misturador

84

85

TABELA 4.10 - RESULTADOS DE SIMULACES PARA O CIRCUITO COMPLETO CONSIDERANDO


DIFERENTES VALORES DE CARGA DE FI. (POL = -4 dBm)

Carga de

Carga de

Carga de

800

200

50

Ganho de converso GC(dB)

15,58

14,59

11,46

Figura de Rudo NF(dB)

10,45

10,51

10,54

Os resultados acima descrevem o desempenho do circuito com elementos e interconexes


ideais, e foram utilizados como referncia para a concepo do circuito integrado equivalente.
Os resultados apresentados at o momento refletem o desempenho do misturador com
relao aorudo e ganho. Isto no significou que os demais parmetros foram desprezados, mas
que o projeto do circuito foi determinado notadamente pelo desempenho de ganho e rudo.
Posteriormente, os elementos ideais (capacitores, resistores, etc.) foram substitudos pelos
seus equivalentes reais e as interconexes foram levadas em considerao (Layout final do
circuito integrado mostrado na Fig. 4.13). Na Tabela 4.11 so apresentados os resultados
globais de simulao para o circuito ideal (elementos e interconexes ideais) e o do circuito real
(circuito equivalente extrado do layout final do circuito integrado do misturador).
VGSUP

Sada FI +

VCCOL

Sada
FI -

Entrada
de OL

VGSDOWN

VCC

Entrada de RF
FIGURA 4.13 - Layout final do circuito integrado do misturador

VGOL

86

TABELA 4.11 - RESULTADOS GLOBAIS DE SIMULACO PARA O CIRCUITO IDEAL E O CIRCUITO


REAL.

GC(dB)

Porta de RF(dB)

Porta de OL(dB)

Isolao| OL-RF (dB)

Circuito ideal

15,58

-11,59

-15,23

-63,95

Circuito real

15,29

-11,56

-15,23

-67,33

Para se obter uma comparao melhor, na Tabela 4.12 so apresentados os resultados de


desempenho de um circuito clula de Gilbert tradicional em CMOS, publicados por SULLIVAN
et al. (1997), junto com os resultados de simulao obtidos para o circuito em pHEMT.
TABELA 4.12 - COMPARAO DE DESEMPENHO ENTRE NOSSOS RESULTADOS E OS DE
SULLIVAN et al. (1997).

CMOS
VCC (V)
5
POL(dBm)
-3
SSB NF(dB)
7,8
Ganho de Converso de Tenso (dB)
9,7
P1dB na entrada (dBm)
-9
Corrente do misturador (mA)
5,9
Corrente do Balun de OL (mA)
------Corrente do amplificador isolador
de FI (mA)
20,7
CMOS RF=1,9 GHz, FLO=1,65 GHz and FI=250 MHz

pHEMT
5,5
-4
10,45
14,3
-4
5,24
19,5
43,2

pHEMT RF=1,9 GHz, FLO=2,0 GHz and FI=100 MHz

Na nova configurao proposta pode-se ver um desempenho superior no Ganho de


Converso e no Ponto de Compresso de 1dB. No entanto, observa-se um desempenho inferior
em relao NF, com uma diferena da ordem de 2,6 dB. Como este circuito ser acoplado
sada de um LNA, o rudo total depender mais do rudo e ganho desse primeiro estgio (Frmula
de Friis).
A Figura de Rudo do circuito misturador com pHEMT apresentada na Tabela 4.12, a do
circuito ideal. Na simulao do circuito real, cada trecho das linhas de interconexo foi modelado
como uma linha de transmisso; assim, o nmero de elementos finais do circuito para simulao
de rudo muito grande e excedeu a capacidade de memria e espao no disco rgido da
Workstation onde o simulador est instalado. Mas, como os resultados simulados entre o circuito
real e ideal so praticamente idnticos, Tabela 4.11, pode-se considerar que a Figura de Rudo
ser tambm idntica.

87

Outra vantagem que este misturador apresentou foi sua banda larga, como pode ver visto
no resultado de simulao apresentado no grfico abaixo. Este grfico foi obtido aumentando-se a
freqncia de RF e OL, mantendo a freqncia de FI em 100 MHz.

GC(dB)

16
14
12
10

FI = 100 MHz

8
6
4
2
0

10

RF (GHz)
FIGURA 4.14 - Resposta em freqncia do misturador

Neste grfico observa-se que antes que o ganho casse 3dB, apareceu um comportamento,
em torno de 8,5 GHz, contrrio ao de queda contnua esperada. Isto se deve ao fato de que, para
freqncias acima de 8 GHz, algumas das trilhas de conexes e alguns elementos concentrados
do CI comeam a possuir suas dimenses comparveis ao comprimento de onda do sinal de RF e
OL. Como o circuito foi projetado para operar em freqncias mais baixas, estes efeitos no
foram levados em considerao, afetando de forma indesejada o comportamento do circuito.
Logo, foram apresentados somente os resultados at a freqncia de 9 GHz.

88

89

Captulo 5
Metodologia, Resultados das Medies e Discusses
Neste captulo so apresentados a metodologia empregada e os resultados das medies
realizadas no circuito misturador projetado e descrito no captulo anterior e as discusses.
O layout apresentado no captulo anterior foi enviado para a Marconi para a fabricao do
circuito integrado. Depois de 6 meses (05 de outubro de 1998 a final de abril de 1999) os
circuitos chegaram para teste.

FIGURA 5.1 - Fotografia do circuito integrado no encapsulado.

90

5.1 Preparao das amostras


Os circuitos integrados (CIs) chegaram na forma de pastilhas (chips), ou seja, no estavam
encapsulados, como mostra a Fig. 5.1. Esta opo de envio foi utilizada porque permite, atravs
de uma medida direta sobre o CI, caracterizar o circuito sem os parasitas que seriam introduzidos
pelo encapsulamento. Contudo, estas pastilhas so pequenas e frgeis e no suportariam os
dispositivos (Fig. 5.2) para medida direta, sem o auxlio de uma estrutura que lhes conferisse
resistncia mecnica. Portanto, cada CI precisava ser fixado em uma base. O tipo de substrato
escolhido para servir de suporte ao CI foi a placa de alumina (Al2O3) com metalizao de ouro
nas duas faces. As amostras foram fixadas na alumina atravs de uma cola condutora denominada
Epoxi de Alumnio.
O circuito misturador possui cinco pontos de polarizao CC, duas entradas de RF (1,9
GHz e 2,0 GHz) e uma sada diferencial de FI (100 MHz). Esta quantidade de portas de acesso
torna invivel uma medida direta sobre a pastilha atravs da estao de pontas (Fig. 5.2).
Portanto, s colar a pastilha sobre o substrato de alumina no suficiente. Assim, houve
necessidade de projetar o layout da placa de alumina para que, alm de servir de suporte
mecnico, permitisse minimizar o nmero ponteiras, viabilizando a medida direta sobre o CI.

Analisador de
Parmetros
HP4145

Analisador de
Redes
HP85109C

Polarizao CC
do Misturador
Cabos Coaxiais de
50

Microposicionadores

Pontas
Especiais
de RF
Placa
com
CI

Estao de Pontas
para RF e CC

FIGURA 5.2 - Montagem para medidas de RF e CC diretamente sobre o CI.

91

A soluo encontrada foi eliminar todas as ponteiras de alimentao CC e de FI atravs do


acesso por trilhas metlicas sobre a alumina, como em um circuito impresso. Neste "circuito
impresso", existem trilhas chegando to prximas ao CI que permitiria a conexo destes com os
Pads CC/FI da pastilha atravs de fios de Alumnio com 25 m de dimetro (Bond-Wire). Como
estas trilhas so maiores (Ex. 500 m de largura), pode-se utilizar fios mais grossos para fazer a
conexo com os equipamentos. Na Fig. 5.3 mostrado um esquema da alumina com o CI fixado
e o Bond-Wire feito. As portas de acesso de RF e OL continuaram sendo acessadas diretamente
sobre o CI.

Pad

Bond-Wire
CI
Alumina

Camada de
ouro

FIGURA 5.3 Esboo da montagem do CI sobre a alumina.

Nesta placa de alumina tambm foram projetadas trilhas especiais para acessar as entradas
de RF e OL. Estas trilhas so importantes porque a medida de rudo no ser feita diretamente
sobre o CI, sendo necessria uma montagem especfica. Nesta montagem, as portas de OL e RF
do CI so interligadas, atravs desta trilhas, s terminaes especficas de microondas que faro
as conexes com os cabos dos equipamentos de medio. Devido alta freqncia de operao,
1,9 GHz e 2,0 GHz, estas trilhas funcionam como linhas de transmisso.
Existem vrios tipos de linhas de transmisso planares utilizadas em circuitos de
microondas. Dentre elas as mais importantes esto representadas na Fig. 5.4. A diferena bsica
entre os trs tipos de linhas de transmisso a localizao da referncia, ou terra. A microfita
(microstrip) possui a referncia no plano inferior. O terra da stripline (linha de fita) fica nas
superfcies inferior e superior, enquanto a referncia da linha coplanar so os condutores
paralelos ao condutor central.

92

Condutor
de fita
t
(b)
w
Substrato
Dieltrico

h
Plano de terra
(a)

(c)

FIGURA 5.4 - Tipos de linhas de transmisso planares: (a) microstrip; (b) stripline; (c) coplanar

Para construir a placa foram necessrias as seguintes etapas de fabricao:


-

Criar um layout sobre a placa de alumina, com ouro, utilizando resolues de


2,54 m.

Colar o CI sobre a placa e conect-lo com as trilhas de acesso.

Os lugares onde se pde encontrar disponveis estas tecnologias foram:


- CadService (Campinas) Confeco do Fotolito para o Layout da placa.
-

LME/USP (So Paulo) Prof. Dr. Megumi Saito Confeco da placa.

CenPRA (Centro de Pesquisa Renato Archer Campinas) Sr. Marcio Biazzoli


Fixao e solda de fio (Bond-Wire) do CI na placa de alumina.

Depois de contatados os centros e pessoas que se dispuseram a oferecer seus recursos,


iniciou-se o projeto do layout da placa.
A placa de alumina onde foi impresso o layout com ouro possui as dimenses de
25,4x25,4 mm2 e espessura de 0,635 mm. A camada de ouro sobre a placa possui uma espessura
de 5 m e foi depositada em ambas as faces da placa. Foi utilizada, nesta estrutura, a linha de
microfita, para acessar as entradas e as sadas de alta freqncia do CI.

93

O Layout final mostrado na Fig. 5.5.

FIGURA 5.5 Layout da placa onde ser fixado o chip do misturador.

No Layout as regies hachuradas representam as reas em que h ouro. Os blocos com cor
violeta representam os dispositivos:
-

Retngulo central chip Misturador

Retngulo maior Transformador (Balun de sada de FI)

Cinco retngulos menores capacitores

Na regio central onde ser fixado o CI pode-se observar que vrias trilhas esto
terminando. Estes pontos representam os locais onde sero soldados os fios de alumnio que vm
do CI. A distncia entre a borda destas trilhas e a rea metalizada onde est o CI de 150 m.
Esta distncia mais crtica para as conexes de microondas, OL e RF, indicadas na Fig. 5.5. O
fio que faz a conexo do CI com a trilha possui uma indutncia de 0,7 nH/mm, o que, para 2
GHz, representa uma reatncia de 1,4 /mm. Como o circuito trabalha com valores de resistncia
de entrada de 50 , esta reatncia pode comprometer o desempenho do circuito. Assim, buscouse otimizar ao mximo esta distncia para as trilhas que operam com microondas.

94

Tipicamente, os equipamentos de microondas trabalham com impedncia caracterstica de


50 . Portanto, as linhas de transmisso (trilhas de RF e OL indicadas na Fig. 5.5) tiveram que
ser projetadas para este valor de impedncia.
A linha de microfita tem sua impedncia caracterstica dependente dos seguintes
parmetros: espessura do metal (t), largura do metal (w), espessura da alumina (h) e
permissividade eltrica relativa do substrato (r). Para o processo utilizado, tem-se:
t = 5 m
h = 635m

r (alumina ) = 9,8
Assim, para se obter impedncia caracterstica de 50 , a largura do metal das trilhas de
RF e de OL dever ser de 610 m.
As grandes reas metalizadas que cobrem os cantos do layout so planos de terra e esto
conectados metalizao de costa atravs da metalizao das bordas.
Os furos metalizados (via-hole) tm a funo de melhorar o plano terra onde o CI ser
colado, acessando o plano de terra da face oposto da placa.
O layout foi projetado utilizando o AutoCAD R14 e o arquivo do layout foi fornecido
CadService que fabricou o fotolito utilizado na confeco da placa.
Depois de concludo, o fotolito foi enviado ao Prof. Megumi Saito, para confeco das
placas. Foram confeccionadas 10 placas.
Uma vez pronto, o conjunto de placas foi levado ao CenPRA para serem fixados os CIs e
feitas as soldas de fios (Fig. 5.6).

FIGURA 5.6 - Fixao e solda de fios feitos no CenPRA.

95

5.2 Medidas das figuras de mrito das amostras


As primeiras amostras preparadas apresentaram problemas j nas medidas CC. Algumas
no funcionaram, sendo necessrio o preparo de mais amostras at que se encontrasse uma srie
que estivesse funcionando. Alm disso, descobriu-se tambm que, sob certas condies e
mtodos de acesso para polarizao CC do circuito, alguns transistores oscilavam. Em alguns
casos, estas oscilaes danificavam de forma definitiva o dispositivo. Este problema foi
contornado com o uso de filtros externos nas entradas de polarizao CC (Fig. 5.7).

47

4,7 F

10 nF

FIGURA 5.7 - Filtros externos utilizados nas entradas de polarizao CC.

Uma vez estvel o circuito, puderam-se fazer as seguintes medidas de figuras de mrito do
misturador:

Ganho de Converso de tenso (GC)

Ponto de Compresso de 1 dB (P1dB)

Coeficiente de Reflexo na entrada de RF (RF )

Coeficiente de Reflexo na entrada de OL (OL)

Isolao entre Porta de RF-OL (IsolaoRF-OL)

96

Isolao entre Porta de OL-RF (IsolaoOL-RF)

Figura de Rudo (NF)

Largura de banda de operao de freqncia do misturador.

Na seqncia sero apresentados os resultados e a metodologia de medio empregada


para cada figura de mrito acima.
Para estas medidas foram preparadas quatro amostras, sendo uma delas colocada em uma
caixa metlica (montagem para medida de rudo).

Esta caixa permite uso de conectores,

especiais para microondas, que daro uma robustez maior montagem para as medidas de rudo
(Fig. 5.8). Est amostra com a montagem na caixa metlica foi denominada Amostra CM (Caixa
Metlica)

FIGURA 5.8 - Caixa metlica com circuito para medida (Amostra CM).

5.2.1 Ganho de Converso de Tenso (GC)


As medidas de ganho de converso (Anexo C) foram realizadas para dois valores de
cargas colocadas na sada de FI: 800 e 50 . Utilizou-se, para isto, um transformador de RF
na sada de FI com a relao de transformao de impedncia de 16:1. Uma carga de 50 (ex.

97

entrada de analisador de espectro), quando colocada na sada do transformador, aparecer


refletida em sua entrada, conectada na sada de FI, um valor de 800 . O transformador tambm
tem a funo de balun e desacoplamento da polarizao CC. Para a carga de 50 na entrada de
FI foram utilizados dois transformadores 16:1 conectados costa-costa, para obter a relao 1:1.
Contudo, estes valores de 800 e 50 no apareceram refletidos na sada de FI, devido
aos parasitas das conexes e imperfeies do transformador, sendo as impedncias medidas em
100 MHz dadas por:
Um transformador (16:1) 393 j228
Dois transformadores (1:1) 36,4 + j5,5

No primeiro caso este valor no afetar o desempenho de ganho do circuito porque os


resultados de simulao demonstraram que, para valores de cargas acima de 200 , o ganho varia
muito pouco (0,5 dB). J no segundo, a mudana representa uma reduo no mdulo da
impedncia de carga de 30%, sendo seus efeitos discutidos posteriormente.
Na Fig. 5.9 so mostrados os equipamentos e arranjos utilizados para a medio do Ganho
de Converso de tenso. Neste arranjo, o analisador de parmetros HP4145 foi utilizado para
polarizao CC do misturador atravs de sua opo de medida temporal.

Analisador de
Parmetros
HP4145

Polarizao CC
do Misturador

Gerador de
Varredura
HP 8620A
Cabos
Coaxiais

Analisador de
Redes
HP85109C
Fonte de sinal de
RF (1,9 GHz )

Fonte de sinal do
OL (2,0 GHz )

OL
FI

RF
Circuito
Misturador

Analisador de
Espectro
Tektronix 2754P
Cabo
Coaxial

FIGURA 5.9 - Equipamentos e arranjo utilizado para medida de GC.

98

Os resultados das medies so apresentados na Tabela 5.1.


TABELA 5.1 - RESULTADOS DAS MEDIES DO GANHO DE CONVERSO
( POL=-4,0 dBm, PRF=-20 dBm)

Amostra 1
Amostra 2
Amostra 3
Amostra CM
Simulao
Ganhos de
Converso
6,0
5,0
4,0
7,0
9,0
GC(dB)|RL=50
12,8
11,8
12,6
14,8
13,8
14,8
14,3
GC(dB)|RL=800
Condies de
polarizao
CC
VCC(V)
3,0
3,0
3,0
3,8
4,35
3,0
4,41
3,5
5,5
8,56 13,18 17,47
21,22 14,14
8,98
19,39 15,22
43,0
*ICC(mA)
**VGSDOWN(V) -0,5
-0,4
-0,4
-0,4
-0,35
-0,35
-0,5
-0,5
-0,4
*Corrente do bloco do misturador + amplificador isolador de FI.
**Tenso de porta-fonte do transistor fonte de corrente do amplificador isolador (Fig. 4.12).

Em uma primeira anlise da Tabela 5.1, observa-se uma grande variao nas condies de
polarizao CC entre o circuito simulado e os circuitos medidos. Isto ocorreu principalmente por
dois motivos:
-

devido variao de processo que foi consideravelmente grande, como se pode


comprovar ao comparar-se as caractersticas IDxVGS medidas e simuladas do transistor
4x40 m (Fig. 5.10).

reduo proposital de VCC para averiguar o comportamento do circuito sob condies


de baixa tenso de operao.

Assim, para cada amostra foram utilizadas as seguintes condies de polarizao:

Amostra 1 - Est polarizada para operar com menor tenso de operao e obter o maior
ganho possvel. Nesta condio os transistores do bloco misturador (transistores
superiores) esto operando com um VDS ao redor de 0,5 V.
Amostra 2 - So apresentados os resultados de medies para dois valores de VCC, at
antes do momento em que a amostra queimou. O VDS dos transistores
superiores nos dois casos est ao redor de 0,5 V, para VCC=3 V, e 1,0 V, para
VCC=3,8 V.

99

Amostra 3 e Amostra CM - So amostras em que so analisadas as situaes para duas


condies de operao:
-

VCC 4,4 V- condio na qual todos os transistores do bloco misturador


tm o valor de VDS muito prximo ao do simulado.

VCC em torno de 3 V e 3,5V - condio de menor tenso de operao. VDS


dos transistores superiores em torno de 0,5 V.

O primeiro caso a ser discutido a conseqncia do desvio de processo nos resultados da


Amostra 3 e da Amostra CM para VCC de 4,35V e 4,41V, respectivamente. Com esta polarizao
garante-se que as condies de polarizao dos transistores do circuito medido estejam prximas
s do simulado.
Curva ID x VGS para pHEMT 4x40um
50
45
40
35

ID (mA)

30

VDS=0,5V
1,0V
1,5V
0,5V
1,0V
1,5V
R=300 ohm

25
20
15
10
5
0
-1,0

-0,8

-0,6

-0,4

-0,2

0,0

VGS(V)
FIGURA 5.10 - Comparao de resultados simulados ( - - - - -) com resultados medidos ( ). A curva
marrom representa a reta de carga para R=300.

O estgio transcondutor do misturador utilizou autopolarizao; assim, o desvio na


corrente no foi to grande, como se pode observar pela intercepo da reta de 300 (valor de
resistncia utilizada na autopolarizao do transistor inferior do misturador) com as curvas de
corrente para VDS=1,0 V (Fig. 5.10). O valor simulado foi de 2,6 mA e o medido da ordem de 1,7
mA.

O maior efeito desta variao sobre o misturador foi a necessidade de reajuste das

100

polarizaes externas, para que os valores de VDS dos transistores estivessem prximos aos
simulados. Uma conseqncia disto foi a reduo da tenso de polarizao, VCC, de 5,5V para
valores em torno de 4,4 V, na amostra 3 e Amostra CM.
Outro efeito da variao de processo ocorreu no estgio de sada (Amplificador Isolador
de FI ). As condies de polarizao CC do estgio amplificador isolador de FI dependem das
condies de polarizao do estgio misturador, como indicado na Fig. 5.11.

VCC
800

VR

H1

VDS

+ IFOUT
IF +

VGS

H2 H1
Estgio
Misturado
r

VGSDOWN

FIGURA 5.11 - Representao de uma das portas da sada do amplificador isolador de FI.

Da Fig. 5.11, tem-se que:


VDS = VR - VGS e VGS - VGSDOWN.
O valor de VDS, para o correto funcionamento da etapa de sada, deveria ser de 1,6 V, que
corresponderia a uma corrente de 2,62 mA passando pela resistncia de 800 . No entanto, a
corrente medida foi da ordem de 1,7 mA. Para que o circuito de sada tenha o mesmo
desempenho que o simulado (VGSDOWN= -0,4 V), necessrio polariz-lo com um valor de
VGSDOWN em torno de -0,2 V, resultando VDS de 1,16 V! Este valor de VDS est prximo da
regio de triodo do transistor e, portanto, degrada o comportamento do estgio de sada que
funciona como um amplificador isolador de corrente. A soluo para este problema foi alterar a
tenso de VGSDOWN de -0,2 V para valores em torno de -0,4 V, para aumentar a distncia entre o
ponto quiescente do transistor H1 e o joelho da regio de triodo.

101

Retornando Tabela 5.1, pode-se observar que, para RL=800 , os ganhos da amostra 3 e
Amostra CM esto bem prximos do resultado de simulao, apesar do desvio de processo. No
entanto, para RL=50 o resultado apresentou um desvio grande com relao ao simulado. H
duas causas possveis para este desvio:
1a Causa
O estgio de sada do misturador um seguidor de fonte, e seu ganho, em uma primeira
aproximao, dado por:

GV =

VOUT
gm ZL
=
V IN
1+ g m Z L

onde
gm transcondutncia do transistor Q1 da Fig. 5.11.
ZL impedncia de entrada do transformador.
Portanto, se |ZL| diminui, o ganho tambm ir reduzir-se. Como o arranjo de
transformadores para obter a relao 1:1 reflete uma impedncia de 36,4 + j5,5 , menor que 50
em mdulo, o ganho ser reduzido.
2a Causa
Houve necessidade de reduo da corrente de polarizao do transistor de sada
(VGSDOWN que passou de 0,2 V para 0,4 V) para que o circuito funcionasse adequadamente.
Como uma reduo na corrente provoca a reduo da transcondutncia do transistor H1, o ganho
total do circuito diminuiu.
Nos dois casos acima, quando se considera o transformador com relao 16:1 (ZL=393
j228 ), isto no ocorre porque o |ZL| refletido ainda suficientemente alto para tornar a relao
de ganho prxima de um.
Quanto reduo intencional do VCC, esta foi possvel somente at valores para os quais o
VDS dos transistores de chaveamento no estivesse abaixo de 0,5 V, valor de tenso que garante o
transistor na regio de saturao. O menor valor de VCC foi de 3,0 V, para alguns circuitos
(Tabela 5.1).

102

5.2.2 Ponto de Compresso de 1 dB (P1dB)


O sistema de medio para o ponto de compresso o mesmo da Fig. 5.9, com a diferena
que, neste caso, a potncia da fonte de RF ser alterada.
Seguindo este procedimento, obteve-se o grfico da Fig. 5.12, para a Amostra 2, sob as
condies de polarizao indicada na Tabela 5.2. Neste grfico esto indicadas a curva de
compresso, POUT (dBm)PIN(dBm), e o ganho de converso de tenso (GC). Este ltimo est
corrigido, para dar o valor correto de ganho considerando-se o sinal presente na sada de FI, antes
do transformador utilizado como balun.

12

10

1 dB

-10

-15
-20

Gc (dB)

Pout (dBm)

-5

Pout
Gc

-25

Pin = -11 dBm


4

-30
-30

-25

-20

-15

-10

-5

Pin (dBm)
FIGURA 5.12 - Curva de Compresso de 1 dB para Amostra 2. POL = - 4 dBm e RL = 800 .

Seguindo este mesmo procedimento, foram obtidas as medidas nas demais amostras, com
os resultados apresentados na Tabela 5.2.

103

TABELA 5.2 - RESULTADOS DAS MEDIES DO PONTO DE COMPRESSO DE 1 dB REFERIDO


ENTRADA (Pin1dB) COM POL= - 4,0 dBm.

Amostra 1
Ponto de
Compresso de
1dB
Pin1dB(dBm)|RL=50
Pin1dB(dBm)|RL=800 -7,8
Condies
de
polarizao CC
VCC(V)
3,0
8,56
ICC(mA)
-0,5
VGSDOWN(V)

Amostra 2

Amostra 3

Amostra CM

Simulao

Fig.5.12

-8,0

-9,0
-11,0

3,0
13,18
-0,4

3,0
17,47
-0,4

3,8
21,22
-0,4

-10

-8,0

-8,0

-9,0

-4,0
-4,0

4,35
14,14
-0,35

3,0
8,98
-0,35

4,41
19,39
-0,5

3,5
15,22
-0,5

5,5
43,0
-0,4

Pelos resultados apresentados na tabela acima, os pontos de compresso ficaram, em


mdia, 5 dB abaixo do valor simulado.
Neste tipo de circuito, o comportamento no linear do estgio transcondutor o principal
fator determinante no fenmeno de compresso. Contudo, devido s variaes de processo, o VDS
do transistor H1 (Fig. 5.11) reduziu-se, diminuindo a excurso mxima possvel do sinal na sada
do amplificador isolador de FI. Esta reduo do VDS pode estar causando a compresso prematura
do sinal de sada. Portanto, existem duas causas possveis para explicar o comportamento dos
resultados da Tabela 5.2.
No caso da compresso devido a H1, esta pode ser avaliada atravs do aumento na
potncia do sinal do OL.
Aumentando-se a potncia do sinal do OL, o ganho de converso do misturador tende a
aumentar, devido melhora na qualidade de chaveamento dos transistores; ou seja, pode-se variar
o ganho do misturador sem alterar as condies de operao do estgio amplificador isolador de
FI.
A compresso de um estgio sempre ocorre para um determinado nvel do sinal de
entrada. Portanto, se o amplificador isolador de FI for o responsvel pela compresso, esta dever
ocorrer sempre que o nvel de sinal na sada do misturador, entrada do amplificador isolador de
FI, atingir este valor limite. Assim, se o misturador tiver seu ganho aumentado, o ponto de
compresso total do misturador + amplificador isolador dever diminuir, j que ser necessrio

104

um nvel de sinal menor presente na entrada do misturador para atingir o valor limite na entrada
do amplificador isolador.
Para averiguar a hiptese acima, foram feitas novas medidas para o ponto de compresso
da Amostra CM, como mostrado na Fig. 5.13.

18
17
16

Gc(dB)

15
14
13

OL(-4dBm)
OL(-1dBm)
OL(-7,8dBm)

12
11
10
-30

-25

-20

-15

-10

-5

PRF(dBm)

FIGURA 5.13 - Curva de Gc(dB)xPRF(dBm) para diferentes valores de POL. (RL=800


).

Da Fig. 5.13, tem-se Pin1dB = -9 dBm para POL=-4 dBm, Pin1dB = -8 dBm para POL=
-1 dBm e Pin1dB = -8 dBm para POL= 7,8 dBm. Com esta variao de potncia do OL, o ganho
variou de 14,8 dB para 17,7 dB, resultando em uma diferena de 2,9 dB. Segundo o
raciocnio apresentado anteriormente, o ponto de compresso de entrada deveria cair de 9
dBm para 12 dBm; no entanto, o que se observou foi uma pequena variao do ponto de
compresso e no sentido de aumentar. Isto mostra que o amplificador isolador de FI no o
responsvel e nem contribui de forma significativa para a compresso.
A outra hiptese baseada no comportamento do estgio transcondutor. Neste estgio, os
transistores foram polarizados muito prximos do VT, com o VGS do transistor do circuito
simulado colocado 200 mV acima do VT. Assim, o sinal ter um de seus semiciclos grampeados
em 200 mV (Anexo D), o que resultar em uma no-linearidade e, portanto, levando

105

compresso do sinal de entrada. J nos circuitos medidos, devido variao de processo, os


transistores estiveram polarizados com VGS com 100 mV acima de VT. Uma reduo de quase
100 mV, ou seja, 6 dB abaixo! Esta diferena muito prxima do desvio mdio obtido, de 5 dB.
Baseado no argumento do Anexo D, o circuito simulado deveria comprimir em -0,48 dBm (-4
dBm simulado), enquanto o circuito medido deveria comprimir em -6,5 dBm (-9 dBm medido),
ou seja, 6 dB de diferena. Obviamente, o grampeamento no ideal, resultando na diferena
entre os valores obtidos no Anexo D e os valores medidos/simulados. Com este raciocnio, pdese verificar a importncia da condio de polarizao no desempenho do circuito e o efeito
negativo que o desvio de processo teve sobre o comportamento desta figura de mrito do
misturador.
5.2.3 Coeficiente de Reflexo
As medidas do coeficiente de reflexo feitas tm por objetivo determinar a qualidade do
casamento nas entradas do OL e de RF com a impedncia interna das fontes de sinais. Como as
freqncias so de microondas, esta impedncia padronizada em 50 .
O sistema de medio utilizado o mesmo da Fig. 5.9, salvo para medida do coeficiente
de reflexo na entrada do OL, caso em que os equipamentos na entrada de RF so trocados com
os da entrada do OL. A idia bsica utilizar a opo de medida de parmetros S do HP85109C
para medir o coeficiente de reflexo.
Com este sistema foram obtidas as medidas do coeficiente de reflexo na entrada de RF e
do OL, e os resultados so apresentados na Tabela 5.3.
TABELA 5.3 - RESULTADOS DAS MEDIES DOS COEFICIENTES DE REFLEXO
(PRF=-20 dBm E POL=-4 dBm).

Amostra 1
Amostra 2
Amostra 3
Coeficiente de
Reflexo
-15,4
-14,7
*
*
-14,9 -14,6
RF(dB)
-22,4
-22,4
*
*
OL (dB)
Condies de
polarizao CC
VCC(V)
3,0
3,0
3,0
3,8
4,35
3,0
8,56
13,18
17,47
21,22 14,14
8,98
ICC(mA)
VGSDOWN(V)
-0,5
-0,4
-0,4
-0,4
-0,35 -0,35
* Amostra se danificou antes de se poder obter estas medidas.

Amostra CM

Simulao

-21,6
-23,7

-22,5
-23,6

-11,6
-15,2

4,41
19,39
-0,5

3,5
15,22
-0,5

5,5
43,0
-0,4

106

Os resultados medidos para o coeficiente de reflexo se mostraram melhores que os


simulados. Quanto mais negativo for o coeficiente de reflexo, melhor o indicativo do
casamento nas entradas com 50 .
O melhor desempenho para os coeficientes de reflexo deve-se ao fato das variaes de
processo terem contribudo nesta direo. Particularmente na entrada de RF, a impedncia de
entrada determinada principalmente pela transcondutncia do transistor na configurao portacomum do estgio transcondutor; ou seja, a menos dos elementos reativos, tem-se de forma
aproximada:
ZRF (1/gm)//R
Na Fig. 5.14 tem-se os valores (medidos e simulados) desta transcondutncia para os
transistores. Nesta figura pode-se tirar a tendncia das variaes da impedncia na entrada de RF.
Com o desvio de processo, a

tendncia da transcondutncia diminuir, aumentando a

impedncia de entrada, aproximando-a do valor de 50 . Portanto, tem-se:


Simulado - ZRF (1/gm)//R = 35,42//300=31,68 RF -15,31 dB
Medido - ZRF (1/gm)//R = 48,12//300=41,47 RF -20,61 dB
Da anlise anterior, conclui-se que a transcondutncia de entrada um dos principais
fatores responsveis pela variao do coeficiente de reflexo na entrada, e que o desvio de
processo atuou na direo de melhorar esta figura de mrito.
Da Tabela 5.3, pode-se observar tambm uma melhora no coeficiente de reflexo, quando
o circuito colocado em uma Amostra CM. Isto ocorre porque as entradas do OL e de RF tm
componentes reativos do tipo capacitivos, e com o uso da caixa introduziram-se indutncias
sries devido aos bond-wire entre as portas de RF/OL e as linhas de transmisses da alumina
utilizadas para acessar os conectores de microondas (tipo SMA). Assim, estas indutncias
compensaram as capacitncias, melhorando o casamento nas entradas. Cabe ressaltar que estas
entradas, nas demais amostras, so acessadas diretamente no CI.

107

pHEMT 4x40 um

ID(mA),
70
gm (mS)
60
50
40
30

ZRF 1/gm = 35,42

(-0.78,28.23)

ID(VDS=1.0V)
gm(1.0V)

20

R=300 ohm

10
0
-1.0

-0.8

-0.6

-0.4

-0.2

-0.0

VGS(V)
(a) Curva para transistor simulado
pHEMT 4x40 um

ID(mA),
gm(mS) 80
60

ID(1.0V)
gm (1.0V)
R=300 ohm

40

ZRF 1/gm = 48,12


(-0.461,20.78)

20

0
-1.0

-0.8

-0.6

-0.4

-0.2

-0.0

VGS(V)
(b) Curva para transistor medido
FIGURA 5.14 - Curva de IDVGS e gmVGS para transistor simulado e medido

108

5.2.4 Isolao
O sistema de medio utilizado para medir as isolaes dado na Fig. 5.15, sendo dado
no Anexo E uma descrio mais detalhada sobre a metodologia empregada.
Polarizao CC
do Misturador

Analisador de
Parmetros
HP4145

Gerador de
Varredura
HP 8620A
Cabos
Coaxiais

Fonte de sinal de
OL (2,0 GHz )

OL
FI

Analisador de
Redes
HP85109C

50

Fonte de sinal de
RF (1,9 GHz )

50
Divisor de
Potncia
Cabo
Coaxial

RF

RL
Circuito
Misturador

Analisador de
Espectro
Tektronix 2754P

FIGURA 5.15 - Sistema para medir IsolaoOL-RF.

Para ajustar o valor correto de PRF presente na entrada, a carga RL foi colocada no lugar
do analisador de espectro e vice-versa. Desta forma, possvel ajustar o valor correto de
potncia do HP85109C, para obter um sinal de potncia equivalente ao de um sinal de 20
dBm aplicado diretamente na entrada de RF. Aps este ajuste, a carga RL e o analisador de
espectro so novamente trocados e a isolao medida. Neste ltimo passo, descontada a
atenuao do divisor de potncia.
Para medir a IsolaoOL-RF, utilizou-se este mesmo sistema e procedimento, apenas
mudando a configurao que est na porta de RF para a porta do OL e vice-versa.
Os resultados das medies so apresentados na Tabela 5.4.

109

TABELA 5.4 - RESULTADOS DAS MEDIES DAS ISOLAES (PRF =-20 dBm e POL =-4 dBm).

Amostra 1

Amostra 2

Amostra 3

Amostra CM

Simulao

Isolao
IsolaoRF-OL(dB)
IsolaoOL-RF(dB)
Condies
de
polarizao CC
VCC(V)
ICC(mA)
VGSDOWN(V)

50,0
39,6

43,2
40,4

*
*

*
*

48,7
50,0

53,5
46,0

28,9
29,4

28,9
31,0

58,98
63,54

3,0
3,0
3,0
3,8
4,35
3,0
4,41
3,5
8,56
13,18 17,47
21,22 14,14
8,98
19,39 15,22
-0,5
-0.4
-0,4
-0,4
-0,35 -0,35
-0,5
-0,5
* Amostra se danificou antes da realizao destas medidas

5,5
43,0
-0,4

Os resultados da isolao mostraram um desempenho pior, com relao ao simulado, mas


ainda dentro de nveis aceitveis, excetuando os resultados para Amostra CM.
As razes para este desempenho pior esto nas variaes de processo j mencionadas, e a
mudana nas condies de polarizao CC do transistor.
A Amostra CM degradou a isolao porque introduz caminhos que acoplam os sinais de
forma externa ao circuito integrado. Para resolver este problema, tem-se que estudar os efeitos
parasitas introduzidos e determinar o melhor layout para a caixa, o que no o tema deste
trabalho. Esta caixa tem por finalidade fornecer rigidez mecnica para medida de rudo.
5.2.5

Medida de IIP3
Esta medida foi realizada em um segundo conjunto de amostras preparadas

posteriormente. Deste novo conjunto de amostra algumas estavam danificadas restando somente
uma na qual foi possvel realizar a medio.
O sistema de medies utilizado para medir o IIP3 dado na Fig. 5.16. Observa-se que foi
utilizado, como combinador, um divisor de potncia (Anexo E). O sinal do OL foi um sinal de
onda quadrada cuja componente fundamental tinha uma potncia equivalente a 4 dBm medida.
Este era o equipamento de que se dispunha como terceira fonte de sinal. Obviamente, as demais
componentes devem contribuir, mas como existe um "T" de polarizao na sada de OL, com fT
em 6 GHz, os componentes superiores ao 3o harmnico podem ser desconsiderados. E, tambm, a
no-linearidade predominante do estgio transcondutor; portanto, esta diferena na forma de
onda do sinal do OL no vai afetar o desempenho de IIP3.

110

Analisador de
Parmetros
HP4145

Polarizao CC
do Misturador

Gerador de
pulso HP
Cabos
Coaxiais

Fonte de sinal de
OL (2,0 GHz )

LO
FI

Analisador de
Redes
HP85109C

50

Fonte de sinal de
RF (1,9 GHz )

RF
Circuito
Misturador

50
Divisor de
Potncia
Cabo
Coaxial

Analisador de
Espectro
Tektronix

Gerador de
Varredura HP

Fonte de sinal de
RF2 (1,898 GHz )

FIGURA 5.16 - Sistema para medir IIP3.

O primeiro passo, antes de realizar a medio, foi traar a curva de ganho de converso e
obter o ponto de compresso de 1dB da amostra, conforme a seo 5.2.2. Isto foi feito para
poder calibrar o misturador e determinar se seu comportamento estava correto. O resultado da
medio apresentado na Fig. 5.17.
As condies de polarizao utilizadas para as medidas foram: VCC = 4,3 V, VGSDOWN =
-0,35 V e ICC = 22,6 mA.
-5
12
-10

11

-20
10
-25

Gc(dB)

POUT(dBm)

-15

Pout
Gc
9

-30

P1dB(input)

-35

8
-34 -32 -30 -28 -26 -24 -22 -20 -18 -16 -14 -12 -10 -8 -6 -4 -2

PIN(dBm)

FIGURA 5.17 - Curva de compresso de 1 dB para a nova amostra. POL = -4 dBm e RL= 800 .

111

Nesta curva, pode-se observar uma tendncia no crescimento do ganho, logo aps a
compresso. Isto tambm foi observado em algumas amostras anteriores e deve-se ao modo
como o circuito transcondutor est polarizado. Como seus transistores esto polarizados prximo
ao VT, o circuito pode operar quase como um classe AB; contudo, a compresso ocorre
geralmente bem antes. Em alguns circuitos, pode ocorrer que, mesmo com o sinal ceifado, haja
um aumento do ganho, resultando um aumento no componente fundamental e, portando, do
sinal de FI. No entanto, o ganho volta a cair novamente, limitado pela excurso de sada do
transistor.
Para medida de IIP3, foram injetados dois sinais de potncias idnticos na entrada de RF,
um de 1,9 GHz e outro de 1,898 GHz. Esta distncia de 2 MHz representa o espaamento entre
dois canais adjacentes em um sistema DECT. Na sada do misturador estavam presentes os
seguintes sinais:

100 MHz - FI devido ao sinal de RF de 1,9 GHz

102 MHz - FI devido ao sinal de RF de 1,898 GHz

98 MHz - FI devido ao sinal de RF de (21,9-1,898)GHz 1,902 GHz.

104 MHz - FI devido ao sinal de RF de (21,898-1,9)GHz 1,896 GHz.

O sinal de 98 MHz representa um dos sinais resultantes dos produtos de intermodulao


de terceira ordem. Assim, foi traado o grfico da relao de potncia deste sinal e do sinal de
100 MHz com a potncia dos sinais de entrada de 1,9 GHz e 1,898 GHz conforme a Fig. 5.18. A
intercepo da extrapolao das curvas de potncia o IIP3, que neste caso 1,5 dBm.
A distncia entre o ponto de compresso de 1 dB e IIP3 9,5 dB, igual ao valor (de 9,5
dB) encontrado na literatura.
O valor de IIP3 foi obtido apenas por medidas. O valor IIP3 do circuito simulado pode ser
estimado por RAZAVI (1997) como:
IIP3simulado = P1dBsimulado + 9,6 dB IIP3simulado = 5,6 dBm.

112

Comparando este resultado com o valor medido, pode-se observar uma reduo, seguindo
o mesmo problema do ponto de compresso de 1dB. Valem as mesmas discusses apresentadas
para o ponto de compresso de 1dB.

10
0
-10
-20

POUT(dBm)

-30
-40
-50
-60

f1(100MHz)
2f2-f1(98MHz)

-70
-80

1,5 dBm

-90
-32 -30 -28 -26 -24 -22 -20 -18 -16 -14 -12 -10 -8

-6

-4

-2

PIN(dBm)

FIGURA 5.18 - Grfico para obteno de IIP3. POL = -4 dBm e RL= 800 .

5.2.6

Figura de Rudo
A medida de figura de rudo foi realizada somente na amostra especialmente preparada: a

Amostra CM. Este tipo de arranjo teve que ser feito para dar robustez mecnica e disponibilizar
acessos padres (conectores SMA), para que o circuito pudesse ser medido no LME na USP.
A medida de rudo foi realizada com o medidor de rudo HP8950B

e o oscilador de

varredura HP8350B. O nico equipamento adicional foi um HP4145 utilizado como fonte para os
pontos de polarizao CC. O sistema completo utilizada para a medida de figura de rudo
apresentado na Fig. 5.19.

113

Gerador de
Varredura
HP 8350B

Fonte de sinal de
OL (2,0 GHz )

Analisador de
Parmetros
HP4145

Polarizao CC
do Misturador

Circuito
Misturador

OL
FI
Medidor de
Rudo
HP8950B

RF

Fonte de
Rudo

FIGURA 5.19 - Sistema utilizado para a medio de figura de rudo

As condies de polarizaes utilizadas so as mesmas das medidas anteriores. A potncia


do OL utilizada foi tambm a mesma, de -4dBm.
Devido presena de um sinal forte de uma estao FM no local, no foi possvel utilizar
o valor de FI de 100 MHz, tornando-se necessrio adoo de uma nova FI de 150 MHZ.
Assim, foi realizada uma nova simulao para este valor de FI e o resultado foi idntico
ao da FI de 100 MHz: NF (SSB) = 10,5 dB.
Utilizando este novo valor de FI, obteve-se, das medidas, uma figura de rudo (SSB) de
23,16dB2. Esperava-se um valor um pouco pior, j que o modelo utilizado para simulao no
considera o rudo 1/f, mas no um resultado to distante do simulado.
Foram realizadas novas medidas variando as condies de polarizao do circuito, mas os
resultados foram ainda piores. Porm, este nova varredura serviu para ratificar que a condio
de polarizao utilizada nas medidas anteriores realmente a melhor.
Para se ter uma compreenso melhor do comportamento do circuito, foi feita uma
varredura no valor da freqncia de OL (Fig. 5.20).
Analisando a Fig. 5.20, pode-se observar um comportamento inesperado na figura de
rudo, em FOL em torno de 2,4 GHz. Neste ponto, a figura de rudo cai drasticamente de valores
em torno de 23 dB para valores ao redor de 15 dB! A causa para este comportamento ainda no
clara, mas a explicao mais plausvel seria a presena de sinais esprios na faixa abaixo de 2,4
GHz, durante a medio. Pelo comportamento do circuito esperar-se-ia uma tendncia de queda
ou subida e no uma mudana to abrupta. Isto estaria ocorrendo, sobretudo, porque o circuito
2

Todos as medidas de figura de rudo obtidas foram DSB, sendo o valor corrigido com a adio de 3 dB para obter
o valor NF(SSB).

114

tem uma banda larga de operao (tanto na entrado de OL quanto na de RF), favorecendo a
interferncia de sinais esprios.

26
24
FI = 150 MHz

NF(dB)

22
20
18
16
14
1,8

2,0

2,2

2,4

2,6

2,8

3,0

3,2

3,4

3,6

3,8

4,0

FOL(GHz)

FIGURA 5.20 NF(SSB) x FOL para a Amostra CM com POL = -4 dBm.

Contudo, realizou-se esta medida

mais para estimar o comportamento de rudo do

circuito, do que para obter uma medida absolutamente precisa em 2 GHz. Assim, uma mudana
na faixa de medida, fazendo-a cobrir a regio onde o processo de interferncia menor e no
muito distante de 2 GHz, fornecer uma idia melhor do valor real desta figura de rudo.
Com base no que foi dito acima, a freqncia de RF foi alterada de 1,9 GHz para 2,45
GHz, correspondendo a uma freqncia do OL de 2,6 GHz.
Novamente, foi feita uma simulao com estes novos valores e o resultado para NF(SSB)
manteve-se praticamente inalterado em 10,5 dB.
Comparando o resultado simulado com o medido, obteve-se:
NFmedido(SSB) = 14,4 dB.
NFsimulado(SSB) = 10,5 dB

115

Existe uma diferena de 3,9 dB. Esta diferena poderia ser atribuda, a princpio, ao rudo
1/f que no considerado pelo modelo dos transistores utilizados. No entanto, ao serem feitas
novas medidas com FI de 50 MHZ e 250 MHz, mantendo-se RF em 2,45 GHz, observa-se que,
para FI acima de 150 MHz, o rudo variou pouco (Tabela 5.5). Portanto, o rudo 1/f no o fator
limitante na figura de rudo deste circuito.
TABELA 5.5 - FIGURA DE RUDO PARA DIFERENTES FREQUNCIAS DE FI MANTENDO O SINAL
DE RF EM 2,45GHZ, E POL=-4dBm.

NFSSB (dB)

50
17,9

FI ( MHz)
150
14,4

250
14,9

Assim, baseado na etapa de projeto e nas medidas anteriores, fica claro que os fatores
determinantes no comportamento do rudo so as condies de operao do estgio transcondutor
da entrada de RF e a qualidade do "chaveamento" do estgio misturador.
5.2.7 Largura de Banda de Freqncia de Operao do Misturador
A faixa de freqncia de operao do misturador foi determinada com medida direta
sobre o CI utilizando o arranjo da Fig. 5.9. Esta medida foi realizada na mesma amostra utilizada
para a medida de IIP3 e sob as mesmas condies de polarizao. O resultado da medio
apresentado na Fig. 5.21.
Comparado o resultado acima com o simulado, tem-se uma largura de banda inferior. Mas
isto se deve ao fato de que na simulao no se levou em conta os parasitas das proximidades
dos dispositivos e das linhas de interconexes. No entanto, pode-se observar que o ganho positivo
se estende por uma longa faixa de freqncia.
5.3 Anlise geral
Na Tabela 5.6 pode-se observar os resultados dos parmetros medidos e simulados, que,
em geral, esto prximos, apesar da variao de processo.

GC(dB)

116

12
11
10
9
8
7
6
5
4
3
2
1
0

FI= 100 MHz


F(3dB) = 4,6 GHz

FRF(GHz)

FIGURA 5.21 - Medida da largura da banda de freqncia de operao do misturador.


POL=-4 dBm e RL= 800 .

A conseqncia mais negativa da variao de processo foi a reduo do ponto de


compresso e IIP3 do misturador. Isto ocorreu, sobretudo, porque os transistores do estgio
transcondutor operam polarizados prximo o VT. Nesta condio de polarizao, o principal
mecanismo responsvel pela compresso o "ceifamento" do sinal de RF no valor da tenso de
VT, estabelecendo, assim, uma dependncia direta de P1dB e IIP3 com o VT do transistor.
Portanto, para as condies de polarizao utilizadas, h uma dependncia indesejada de P1dB e
IIP3 com processo. Esta dependncia pode ser minimizada atravs do deslocamento do ponto de
polarizao dos transistores do estgio transcondutor para um ponto mais distante de VT. Esta
mudana do ponto de polarizao pode ser feita atravs de uma nova otimizao do circuito com
maior liberdade na escolha dos tamanhos dos transistores (o nmero reduzido de tamanhos de
transistores disponveis durante o projeto limitou consideravelmente a otimizao do circuito),
ou por modificao na topologia, para operar com injeo de corrente.

117

TABELA 5.6 - PARMETROS MEDIDOS E SIMULADOS DO CIRCUITO MISTURADOR


(POL=-4 dBm, FRF =1,9 GHz e FOL=2 GHz).

P1dB
IOL-RF
GC
IIP3
*NF
RF
OL
(dB)
(dBm) (dBm)
(dB)
(dB)
(dB)
(dB)
Medido
14,8
-8
1,5
14,4
-22,4
-14,7
-50
Simulado
14,3
-4
10,5
-15,2
-11,6
-63,5
*FI=150 MHz e RF=2,45 GHz
**Amplificador isolador + misturador

VCC
(V)
4,4
5,5

ICC**
(mA)
19,4
43,0

A figura de rudo do circuito medido tambm foi pior que a do simulado, s que, nesse
caso, a causa o resultado da combinao dos efeitos da variao de processo no desempenho do
estgio transcondutor e do estgio misturador. Contudo, isto ainda pode ser melhorado atravs
do reprojeto do estgio balun de OL, para um chaveamento mais eficiente dos transistores do
estgio misturador, e/ou com uma liberdade maior para o dimensionamento dos transistores dos
estgios transcondutor e misturador.
A variao de processo tambm afetou de forma positiva o desempenho do misturador,
melhorando o consumo de potncia do estgio misturador+amplificador isolador de FI e o
casamento nas entradas de RF e OL. A reduo no consumo de potncia mostrou que o circuito
pode ser otimizado para operar com baixo consumo potncia.
Apesar das limitaes durante o projeto do misturador e dos problemas com a variao do
processo, o circuito apresentou um desempenho superior ao especificado para um sistema DECT,
Tabela 4.1.
Uma outra forma de avaliar o desempenho do circuito comparar os resultados da Tabela
5.6 com os resultados obtidos em outras tecnologias e topologias.
Comparar o desempenho entre os diferentes tipos de misturadores clula de Gilbert no
algo que se possa fazer sem prejuzo de algumas consideraes. Dada a diferena na forma como
os circuitos so preparados para as medidas, as finalidades para as quais so projetados,
tecnologia utilizada, etc., os resultados podem ser muito diferentes,

mesmo para uma

comparao entre circuitos de mesma tecnologia.


Primeiramente, ser estabelecida uma comparao com tecnologia MOSFET.
No incio do desenvolvimento deste trabalho, foram utilizados os resultados apresentados
por SULLIVAN et al. (1997), Tabela 4.12, para uma primeira comparao com a tecnologia
MOS. Estes foram os primeiros bons resultados obtidos com misturador clula de Gilbert
tradicional com MOSFETs. Comparado com o desempenho deste circuito, o misturador em

118

pHEMT apresentou um desempenho melhor em relao ao IIP3, ganho e menor consumo de


potncia. Unido a isto se tem a vantagem da topologia empregada com pHEMT que no necessita
de balun/hbrida na entrada de RF.
Cabe salientar, aqui, que os resultados apresentados no trabalho de SULLIVAN et al.
(1997) foram obtidos com o emprego de malhas de casamento para 50 com elementos reativos
nas entradas de OL e RF. Estas malhas geralmente apresentam ganhos de tenso, quando
utilizadas com FETs (ROUFOOGARAN, 2000). Assim, o comportamento deficitrio do circuito
acaba sendo compensado no projeto da malha de casamento. Isto fica claro quando SULLIVAN
et al. (1997) compara os resultados de desempenho do circuito para situao com e sem
casamento nas entradas de RF e OL (Tabela 5.7). Pode-se observar, nesta tabela, que o
desempenho de rudo, ganho e potncia de OL degradou. Outro efeito importante da malha de
casamento proporcionar uma figura de rudo melhor.
TABELA 5.7- CIRCUITO MISTURADOR COM ENTRADAS DE OL E RF CASADAS/DESCASADAS
(SULLIVAN et al. 1997). FRF =1,9 GHz, FFI=250 MHz.

Casado
No Casado

GC
(dB)
5,5
0,5

P1dB
(dBm)
-13
-8

IIP3
(dBm)
-3,5
1,5

NF
(dB)
8,8
13,6

POL
(dBm)
-8
-4

VCC
(V)
2,7
2,7

As malhas de casamento so circuitos sintonizados, o que torna o circuito seletivo. Esta


uma desvantagem quando se quer operar com banda larga ou com multisistemas. Outra
desvantagem a necessidade do uso de elementos externos nesta faixa de freqncia (1 -3
GHz).
Recentemente, muitos circuitos misturadores em clula de Gilbert tm sido projetados em
MOS; contudo, grande parte otimizada para operar com baixa tenso (SVELTO et al., 2001;
TANG et al., 2001; O et al., 2002; LI & YUAN, 2002). Para obter um bom desempenho do ponto
de compresso e de rudo, estes circuitos utilizaram degenerescncia de fonte e injeo de
corrente, tcnica que est se tornando bastante comum. Na Tabela 5.8 so apresentados os
desempenhos apresentados por estes circuitos.

119

TABELA 5.8 - COMPARAO DOS DIFERENTES RESULTADOS MAIS RECENTES PARA


MISTURADORES CLULA DE GILBERT EM CMOS.

NF (SSB) dB
Corrente
do
Misturador
(mA)
Corrente
do
Amplificador
Isolador (mA)
IIP3 ( dBm)
VCC (V)
RF (GHz)
FI (MHz)
Topologia

SVELTO et al.
(2001)
CMOS 0,35m

CMOS 0,35m

11,0
3,0

18,0
5,0

10,5
12,0

6,0*
-

8,0

5,5
2,8
1,3
140
Gilbert
tradicional +
injeo de
corrente

5,0
2,0
2,4
100
Gilbert
tradicional +
injeo de
corrente

3,0
2,45
350
Gilbert
tradicional sem
fonte de
corrente+ com
degenerescncia
de fonte

-3,5
1,8
2,45
100
Gilbert
tradicional sem
fonte de
corrente+ com
degenerescncia
de fonte

TANG et al.
(2001)

O et al. (2002)
CMOS 0,25m

LI & YUAN
(2002)
CMOS 0,18m

*resultado obtido de simulao


Comparado aos resultados apresentados acima, o circuito em pHEMT apresentou um bom
desempenho de IIP3 (1,5 dBm), figura de rudo (14,4 dB) e corrente de operao (3,4 mA @ 3V)
quando comparado aos processos CMOS de 0,35 e 0,25 m, sem empregar injeo de corrente ou
degenerescncia de fonte. Isto demonstra as potencialidades do circuito que ainda podem ser
exploradas: reduo no consumo de potncia, rudo e aumento de IIP3.
Na tecnologia CMOS tambm foi implementada a estrutura micromixer, mas no se
obtiveram resultados to bons quanto os anteriores. A princpio, a topologia micromixer em
CMOS foi projetada para operar em 915 MHz @ FI =71 MHz, com tecnologia 0,25 m, que
apresentou um excelente IIP3 (7,5 dBm) e uma boa NF(SSB) (12,6 dB) (ORSATTI et al., 1999).
No entanto, ao operar na faixa de freqncia ao redor de 2,4 GHz com tecnologia CMOS 0,35
m, foi necessrio acrescentar a esta topologia injeo de corrente e compensao na entrada de
RF, para melhorar o desempenho que, mesmo assim, foi apenas razovel: IIP3 de 0 dBm,
corrente do misturador de 7 mA e sem meno quanto ao desempenho de rudo (CHEN et al.,
2001). Portanto, a topologia micromixer no uma escolha to atraente para ser implementada
com transistores CMOS, em circuitos que necessitam operar com freqncias acima 900 MHz.

120

Comparando os resultados acima com aqueles obtidos com o misturador em pHEMT,


nota-se a superioridade deste ltimo sobre seu equivalente micromixer em CMOS.
Uma outra tecnologia que vem sendo uma opo para circuitos de RF o transistor
bipolar de heterojuno SiGe. O transistor bipolar , naturalmente, a melhor opo para um
misturador com topologia clula de Gilbert, devido sua transcondutncia maior, freqncia de
corte alta e menor tenso de operao do OL. A grande desvantagem deste tipo de dispositivo
seu IIP3 naturalmente baixo. Solues alternativas utilizam degenerescncia de emissor, para
aumentar o IIP3; contudo, com sacrifcio do desempenho de rudo, no caso do uso de resistores,
e limitando a resposta em freqncia do misturador a uma faixa especfica, no caso do uso de
indutores.
Os circuitos misturadores em SiGe apresentam um desempenho superior, em relao ao
rudo (NF(SSB) da ordem de 7 dB) e ganho, mas sempre esto limitados a uma pequena faixa
de freqncia de operao.
At o momento no foi encontrado, at onde este autor conhece, a topologia micromixer
em transistor bipolar de heterojuno de SiGe.
A topologia micromixer foi implementada primeiramente com transistores bipolares de Si
(fT de 25 GHz) e apresentou NF(SSB) de 15 dB e IIP de -4dBm, com RF de 1,9 GHz e FI de
130 MHz (DAWE et al., 1997). Estes resultados so inferiores aos apresentados pelo circuito
com pHEMT.
A topologia clula de Gilbert tambm foi implementada com dispositivos pHEMT em
dois trabalhos mais recentemente. Um trabalho investiga o desempenho do misturador com
topologia tradicional, sem fonte de corrente e com os transistores de chaveamento operando na
regio de sub-limiar (subthreshold) (TOSINA et al., 2001), e, o outro, investiga o uso de baluns
ativos de OL e RF, para injetar os sinais em um misturador clula de Gilbert com estgio de RF
resistivo (CAMPBELL, 1998).
O circuito apresentado por TOSINA et al. (2001) , na realidade, composto de duas
clulas de Gilbert combinadas. Comparado ao circuito pHEMT desta tese, o circuito de TOSINA
et al. (2001) apresenta um consumo de corrente do misturador bem maior (um clula somente) de
20 mA contra 3,4 mA, maior potncia de OL, 1,6dBm contra 4 dBm e F3dB de 3 GHz contra 4,6
GHz. Quanto figura de rudo e IIP3, no foi possvel apresentar nenhuma discusso, porque a

121

medida de rudo no foi apresentada e a de IIP3 foi realizada na freqncia de 5 GHz, no circuito
de TOSINA et al. (2001).
O circuito apresentado por CAMPBELL (1998) foi recentemente modificado com a
introduo de tcnicas HDI (High Density Interconnect) (CAMPBELL & BEALL, 2001). Esta
tcnica permitiu o empilhamento de capacitores, criando densidade de capacitncia da ordem de
2400 pF/mm2, o que possibilitou a reduo da dimenso do circuito integrado, com a reduo do
tamanho dos capacitores utilizadas no circuito.
O desempenho do circuito de CAMPBELL & BEALL (2001) foi superior, com relao
figura de rudo e largura de banda. No entanto, apresentou ponto de compresso e IIP3 bem
inferior, como pode ser visto na Tabela 5.9.
TABELA 5.9 - COMPARAO DE DESEMPENHO DO CIRCUITO DE CAMPBELL & BEALL (2001)
COM O CIRCUITO DESTE TRABALHO. FRF = 1,9 GHz.

F(3dB)
CAMPBELL &
BEALL (2001)

10 GHz

P1dB
(dBm)
-17

Resultados
4,6 GHz
-8
deste trabalho
*FRF = 2,45 GHz @ FI= 200 MHz

IIP3
(dBm)
-7

NF
(dB)
*10

POL
(dBm)
0

FI
(GHz)
0,5

VCC
(V)
5

1,5

**14,4

-4

0,1

4,4

**FRF = 2,45 GHz @ FI = 150 MHz

Apesar das limitaes durante a etapa de projeto e nos problemas ocasionados pela
variao de processo, o misturador em pHEMT desenvolvido neste trabalho, embora sendo uma
primeira verso, apresentou resultados muito bons, demonstrando sua viabilidade.
A seguir, so apresentadas as principais consideraes e modificaes, baseadas no
conhecimento adquirido durante as etapas de projeto e de medies, que devem ser adotadas
em uma nova etapa de projeto para melhorar o desempenho do misturador proposto.
Melhorar a condio de chaveamento dos transistores do estgio misturador
Quanto mais prximo do ideal for o chaveamento, melhor ser o desempenho do
misturador com relao ao ganho (Fig. 5.13) e ao rudo (seo 4.3).
A condio de chaveamento dos transistores do estgio misturador pode ser melhorada
com a otimizao do ganho do balun de OL. Este circuito pode ser reprojetado para apresentar
um ganho maior.

122

Uma outra forma de melhorar o chaveamento seria operar com os transistores do estgio
misturador em uma regio mais prxima e/ou abaixo de VT. Com isto o transistor opera com
menor corrente de dreno, tornando suas transies mais rpidas, para o mesmo sinal de OL. Neste
caso, preciso ter liberdade de projeto quanto s dimenses dos transistores, para se obter a
melhor relao de tamanho entre os transistores do estgio misturador

com os do estgio

transcondutor.
Melhorar o desempenho do estgio transcondutor
Grande parte do ganho, rudo e linearidade do misturador determinado neste estgio.
Assim, suas condies de polarizao influenciam enormemente o desempenho do circuito.
No caso do misturador proposto, para uma boa relao ganho x rudo, os transistores do
estgio transcondutor no puderam operar distantes da tenso VT, devido ao nmero limitado de
modelos de transistores (seo 4.2), afetando negativamente a linearidade do misturador (seo
5.2.2). Este problema pode ser corrigido atravs de uma escolha mais adequada do tamanho dos
transistores, para que estes possam operar com baixa corrente e ainda apresentar uma boa
transcondutncia.
Uma outra soluo o uso da injeo de corrente para auxiliar na polarizao do estgio
transcondutor. Com este recurso, possvel injetar mais corrente no estgio transcondutor sem
prejudicar o desempenho do estgio misturador.
Tendo maior liberdade na escolha do ponto de polarizao do estgio transcondutor, podese obter, tambm, uma melhor relao ganho x rudo.
Melhorar a resposta em freqncia
A largura de banda do misturador pode ser melhorada com a otimizao do layout do
circuito integrado: reduo nas distncias entre os transistores e no comprimento das
interconexes, para minimizar parasitas e acoplamentos de sinais.
Alm da otimizao do layout, o desempenho em freqncia pode ser melhorado com o
ajuste das dimenses dos transistores
transistores do balun de OL).

do circuito integrado (ex. reduo no tamanho dos

123

Minimizar a tenso de operao


Como ficou provado pelos resultados de medidas neste captulo, o circuito apresentou um
bom desempenho de ganho, linearidade e isolao, operando com tenses de 3 V. Assim, uma
escolha mais adequada do processo utilizado (apresentar baixo desvio e que oferea dispositivos
do tipo enriquecimento (transistores com VT positivo)) permite projetar o circuito para operar em
condies de baixa tenso de operao.

124

125

Captulo 6
Concluses
Esta dissertao examinou a viabilidade do uso de transistores pHEMT nos circuitos
misturadores com topologia clula de Gilbert, apresentando uma nova proposta para os circuitos
misturadores ativos: micromixer + pHEMT.
O circuito proposto foi projetado, implementado e testado, apresentando como principais
vantagens:
-

eliminao da malha de casamento na entrada de RF

bom desempenho de rudo.

IIP3 relativamente alto.

baixo consumo de potncia (bloco misturador)

potencialidade de operar com baixas tenses (VCC=3V)

A tecnologia pHEMT mostrou ser uma soluo alternativa para os circuitos misturadores
com topologia clula de Gilbert operando na faixa comercial de comunicao sem fio. As
principais vantagens apresentadas por esta tecnologia, para o projeto do misturador, foram:
transcondutncia elevada (menor corrente de operao), substrato semi-isolante (elementos
passivos com Q relativamente alto) e alta freqncia de operao (misturadores de banda larga
para operar com multi-sistemas). O principal fator negativo apresentado por esta tecnologia foi o
desvio de processo, particularmente para a tecnologia empregada, que apresentou um desvio
relativamente grande. Avanos no processo de fabricao deste tipo de transistor tendem a
minimizar cada vez mais este problema.

126

A topologia proposta para implementar o micromixer em pHEMT apresentou, como


principal inovao, o uso do acoplamento capacitivo entre os dois transistores que compem o
estgio transcondutor (um transistor opera na configurao fonte comum, enquanto, o outro, na
configurao porta comum). Este tipo de acoplamento isola as polarizaes CC e conecta,
simultaneamente, o sinal de RF nas entradas dos dois amplificadores constitudos pelos
transistores.
Baseado no conhecimento adquirido nas etapas de projeto e medies, pode-se otimizar
no circuito:
-

o chaveamento dos transistores do estgio misturador - melhora o ganho e


desempenho em rudo. Isto pode ser obtido com o aumento do ganho do bloco balun
de OL e com a reduo da tenso de polarizao dos transistores de chaveamento, para
valores prximos da tenso de limiar

o desempenho do estgio transcondutor melhora o ganho, desempenho em rudo e


linearidade. possvel de ser obtido com a otimizao da condio de polarizao dos
transistores do estgio transcondutor para uma regio de maior transcondutncia,
menor rudo e maior linearidade. Isto pode ser obtido atravs da relao de rea entre
os transistores do estgio misturador e do estgio transcondutor, e do uso de injeo de
corrente.

a resposta em freqncia obtida atravs da otimizao do layout do circuito


integrado: reduzir as distncias entre os transistores e do comprimento das trilhas de
interconexes, e reduo no tamanho dos transistores.

a tenso de operao - obtida com a escolha de um processo com baixo desvio e que
possua transistores do tipo enriquecimento.

Em relao aos circuitos em Si, o circuito proposto apresentou, como principal vantagem,
a potencialidade de associar ao conjunto de desempenhos acima, uma larga banda de freqncia
de operao, fundamental para os futuros circuitos de comunicaes que devero operar com
multi-sistemas.

127

A principal desvantagem do circuito foi a dependncia que seu IIP3 apresentou com a
variao de processo existente na tecnologia pHEMT. Contudo, isto pode ser corrigido ajustando
o ponto de polarizao dos transistores do estgio transcondutor, em uma nova etapa do projeto.
6.1 Recomendaes de trabalhos futuros
O misturador proposto oferece um grande campo de investigaes futuras. Em particular,
preciso obter uma descrio terica do comportamento do misturador, que relacione os
parmetros do transistor com o seu desempenho das figuras de mrito do misturador. Isto
permitir determinar as melhores condies de operao do misturador.
Introduzir, na topologia do misturador proposto, injeo de corrente.
Investigar a possibilidade de desenvolver um circuito de recepo de banda larga para
atender a arquitetura Software Defined Radio. Isto poderia ser feito adicionando, ao circuito
integrado do misturador, um circuito LNA.
Investigar a viabilidade de implementar, em CMOS, a topologia proposta.

128

129

Referncias Bibliogrficas
ABIDI, A. A. Direct-Conversion Radio Transceivers for Digital Communications. IEEE Journal
of Solid-State Circuits, vol. 30, no. 12, pp. 1399-1410, December 1995.
ANGELOV, I.; ZIRATH,H.; RORSMAN, N. Validation of a Nonlinear HEMT Model by
Power Spectrum Characteristic. IEEE MTT-S International Microwave Symposium Digest,
vol.3, pp. 1571 -1574, 1994
ARMSTRONG, E. D. The super-heterodyne - its origin, development, and some recent
improvements. Proceedings of the IRE, vol. 3, pp. 215-247, September 1924.
BAEYENS, Y. Monolithic Microwave Integrated Circuits Using GaAs and InP Based
Heterojunction Field-Effect Transistors. KATHOLIEKE UNIVERSITEIT LEUVEN, January
1997.
CAMPBELL, C. F. A Wideband pHEMT Downconverter MMIC for Satellite Communication
Systems. 1998 IEEE MTT-S International Microwave Symposium Digest, vol.1, pp. 55 -59,
1998.
CAMPBELL, C. F.; BEALL, J. M. Design and Performance of a Highly Integrated Wideband
Active Downconverter MMIC. 2001 IEEE Radio Frequency Integrated Circuits Symposium, pp.
245- 248, 2001.
CHAN, A. N. L.; Ng, K.W. H.; WONG, J. M. C.; LUONG, H. C. A 1-V 2.4 GHz RF Receiver
Front-End for Bluetooth Application. The 2001 IEEE International Symposium on Circuits and
Systems, vol.4 , pp. 454 -457, 2001.
CHEN, T. H.; CHANG, K. W.; BUI, S. B. T.; LIU, L. C. T.; DOW, G. S.; Pak, S. Broadband
Single- and Double-Balanced Resistive HEMT Monolithic Mixers. IEEE Transactions on
Microwave Theory Techniques, vol. 43, No. 3, pp. 477-484, March 1995.
COLOMINES, S.; ARNAUD, T.; PLANA, R.; PARRA, T.; GRAFFEUIL, J. Design of High
Performances Gilbert-Cell Mixers for GSM/DCS Front-Ends. IEEE Radio Frequency Integrated
Circuits Symposium, pp. 143-146, 1998
CROLS, J.; STEYAERT, M. S. J. A single-chip 900 MHz CMOS Receiver Front-End with a
High Performance Low-IF topology. IEEE Journal of Solid-State Circuits, vol. 30, No. 12, pp.
1483-1492, December 1995.

130

DAWE, G. C.; MOURANT, J.; BROKAW, A. P.; A 2.7 DECT RF Transceiver with Integrated
VCO. IEEE International Solid-State Circuits Conference, pp. 308-309, February, 1997.
DRR, W.; ERBEN, U.; SCHPPEN, A.; DIETRICH, H. and SCHUMACHER, H. Low-power
low-noise active mixers for 5.7 and 11.2 GHz using commercially available SiGe HBT MMIC
technology. Electronics Letters, Vol. 34, No. 21, pp. 1994-1996, October 1998.
FONG, K. L.; MEYER, R. G. Monolithic RF Active Mixer Design. IEEE Transactions on
Circuits and Systems - II : Analog and Digital Signal Processing, vol. 46, No.3, pp. 231-239,
March 1999.
GILBERT, B. A precise four-quadrant multiplier with subnanosecond response. IEEE Journal of
Solid State Circuits, SC-3, pp. 365-373, 1968.
GILBERT, B. The MICROMIXER: A highly linear variant of the Gilbert mixer using a
bisymmetric class-AB input stage. IEEE J. Solid-State Circuits, vol. 32, pp. 14121423
September 1997.
GUNHEE, H.; SNCHEZ-SINENCIO, E. CMOS Transconductance Multipliers: Tutorial. IEEE
Transactions on Circuits and Systems -II: Analog and Digital Signal Processing, vol. 45, No. 12,
pp. 1550-1563, December 1998.
HOGAN, J. L. The Heterodyne Receiving System, and Notes on the Recent Arlington-Salem
Tests. Proceedings of The IRE, vol. 1, pt. 3, pp. 75-102, July 1913.
IMAI, Y.; KIMURA, S.; UMEDA, Y.; ENOKI, T. A DC to 38 GHz Distributed Analog
Multiplier Using InP HEMTs. IEEE Microwave and Guided Wave Letters, Vol.4, No. 12, pp.
399-401, December 1994.
JUNG, T. J.; SAU, C. C. K.; LAU, J.; A 2.4 GHz Four Port for Direct Conversion Used in
Telemetering. The 2001 IEEE International Symposium on Circuits and Systems, vol.4, pp. 378381, 2001.
KARVONEN, S.; RILEY, T.; KOSTAMOVAARA, J. A Low Noise Quadrature Subsampling
Mixer. The 2001 IEEE International Symposium on Circuits and Systems, vol.4, pp. 790 -793,
2001.
KOMURASAKI, H.; SATO, H.; SASAKI, H.; MIKI, T. A 2-V 1.9 GHz Si Down-Conversion
Mixer with an LC Phase Shifter. IEEE Journal of Solid State Circuits, vol. SC-33, No. 5, pp. 812815, May 1998.
LATHI, B. P. Communication Systems. New York, John Wiley & Sons, Inc., 1968. Cap.1, p. 73
: Some Properties of Fourier Transform.
LEE, T. H. The Design of CMOS Radio-Frequency Integrated Circuits. Cambridge University
Press, 1998.

131

LI, Q.; YUAN, J. S. Linearity Analysis and Design Optimization for 0.18 m CMOS RF mixer.
IEE Proc.-Circuits Syst., vol. 149, no 2, pp. 112-118, April 2002.
LI, X.; BROGAN, T.; ESPOSITO, M.; MYERS, B.; O, K. K. A Comparison of CMOS and
SiGe LNA`s and Mixers for Wireless LAN Application. IEEE Conference on Custom Integrated
Circuits, pp. 531 -534, 2001.
MA, H.; FANG, S. J.; LIN, F.; TAN, K.; SHIBATA, J.; TAMURA, A.; NAKAMURA, H. A
GaAs Upconverter MMIC with an Automatic Gain Control Amplifier for 1.9 GHz PHS. IEEE
Journal of Solid State Circuits, vol. 33, No. 4, pp. 1297-1305, September 1998.
MAAS, S. A. A GaAs MESFET Mixer with Very Low Intermodulation. IEEE Transactions on
Microwave Theory and Techniques, vol. MTT-35, pp. 425-429, April 1987.
MAAS, S. A. Microwave Mixers. Boston, Artech House, 1993. Cap.1, p. 1-2: History and
Fundamentals.
MADSEN, G.; FAUGE, D. E.; Radios for Future: Designing for DECT. RF Design, pp. 48-53,
April 1993.
MARCEACHERN, L. A. ABOUR-ALLAM, E. WANG, L. and MANKU, T. Low Voltage
Mixer Biasing using Monolithic Integrated Transformer De-Coupling. Proceedings of the 1999
IEEE International Symposium on Circuits and Systems, vol. 2 , pp. 180 -183, 1999.
MEYER, G. R.; MACK, W. D.; A 1 GHz BiCMOS RF Front-End IC. IEEE Journal of Solid
State Circuits, vol. 29, No. 3, pp. 350-355, March 1994.
MIRABBASI, S.; MARTIN, K. Classical and Modern receiver architectures. IEEE
Communications Magazine, pp. 132-139, November 2000
NAIR, V.; TEHRANI, S.; VAITKUS, R. L.; SCHEITLIN, D. G. Low Power HFET Down
Converter MMICs
for Wireless Communication Applications. IEEE Transactions on
Microwave Theory and Techniques, Vol. 43, No. 12, pp. 3043-3047, December 1995.
NIMMAGADDA, K.; REBEIZ, G. M. A 1.9 GHz Double-Balanced Subharmonic Mixer for
Direct Conversion Receivers. Proceedings of The 2001 IEEE Radio Frequency Integrated
Circuits Symposium, pp. 253- 256, 2001.
OBREGON, J.; KHANNA, P. S. Exact Derivation of the Non-Linear Negative Resistance
Oscillator Pulling Figure. IEEE Transactions on Microwave Theory and Techniques, Vol. 30,
pp. 1109-1111, July 1982.
O, K. K.; LI, X.; HUANG, F.; FOLEY, W. CMOS Components for 802.11b Wireless LAN
Applications. The 2002 IEEE Radio Frequency Integrated Circuits Systems Symposium, pp.
103-106, 2002.

132

ORSATTI, P.; PIAZZA, F.; HUANG, Q. A 20-mA-Receive, 55-mA-Trasmit, Single-Chip GSM


Transceiver in 0.25 m CMOS. IEEE Journal of Solid State Circuits, vol. 34, No. 12, pp. 18691880, August 2001.
PRSSINEN, A.; MAGOON, R.; LONG, S. I.; PORRA, V. A 2 GHz Subharmonic Sampler
for Signal Downconversion. IEEE Transactions on Microwave Theory and Techniques, vol. 45
MTT-12, pp. 2344-2351, December 1997.
PUCEL, R. A.; MASSE, D.; BERA, R. Performance of a GaAs MESFET Mixer at X-band. IEEE
Transactions on Microwave Theory and Techniques, vol. MTT-24, pp. 351-360, June 1976.
RAZAVI, B. RF Microelectronics. 1st edition, 1997, Prentice Hall.
REINA-TOSINA, J. CRESPO, C. ALONSO, J. I. and PREZ, F. GaAs MMIC Mixer Based
on the Gilbert Cell with HEMTs Biased on The Subthreshold Region. Microwave and Optical
Technology Letters, Vol. 28, No. 4, February 2001.
ROSARIO, M. J.; FREIRE, J. C. Design Technique for MESFET for Maximum Conversion
Gain. IEEE Transactions on Microwave Theory and Techniques, vol. MTT-38, pp. 1972-1979,
Dec. 1990.
RUDELL, J. C.; OU, J.; CHO, T. B.; CHIEN, G.; BRIANT, F.; WELDON, J. A.; GRAY, P.
R. A 1.9 GHz wide-band IF double conversion CMOS receiver for Cordless Telephone
applications. IEEE Journal of Solid-State Circuits, vol. 32, No. 12, pp. 2071-2088, December
1997.
RYYNNEN, J.; KIVEKS, K.; JUSSILA, J.; PRSSINEN, A.; HALONEN, A. I. A DualBand RF Front-End for WCDMA and GSM Applications. IEEE Journal of Solid State Circuits,
vol. 36, No. 8, pp. 1198-1204, August 2001.
SABOURI-S. , F. A MMIC DECT Front-End - with special emphasis in Active Filters. Aalborg,
1997. Ph.D. Thesis. Institute of Electronic Systems, Aalbor University, Denmark.
SALKINTZIS, A. K. NIE, H. and MATHIOPOULOS, P. T. ADC and DSP Challenges in the
Development of Software Radio Base Stations. IEEE Personal Communications, vol. 6, No. 4,
pp.47 -55, August 1999.
SCHMATZ, M. L. BIBER, C. and BAUMBERGER, W. Conversion Gain Enhancement
Technique for Ultra Low Power Gilbert Cell Down Mixers. IEEE Proceedings of 17h IEEE GaAs
IC Symposium, San Diego, USA, pp. 245-248, 1995.
SENAPATI, B.; MAITI, C. K. Advantages of SiGe-HBTs for RF Wireless Communication.
2000 IEEE International Conference on Personal Wireless Communications, Hyderabad, India,
pp. 9 -13, 2000.

133

SCHPPEN, A.; DIETRICH, H.; GERLACH, S.; HHNEMANN, H.; ARNDT, J.;
SEILER,U.; GTSFRIED, R.; ERBEN,U.; SCHUMACHER, H. SiGe- Technology and
Components for Mobile Communications Systems. Proceedings of the 1996 Bipolar/BiCMOS
Circuits and Technology Meeting, Minneapolis, MN, USA, pp. 130 -133, 1996.
SHEN, D. H.; HWANG, C.; LUSIGNAN, B. B.; WOOLEY, B. A.; A 900 MHz RF front-end
with intergraded discrete-time filtering. IEEE Journal of Solid-State Circuits, vol. 31, pp. 19451954, December 1996
SULLIVAN, P. J.; XAVIER, B. A.; KU, W. H. Low Voltage Performance of a Microwave
CMOS Gilbert Cell Mixer. IEEE J. Solid-State Circuits, vol. 32, No. 7, pp. 11511155, July
1997.
SULLIVAN, P. J.; XAVIER, B. A.; KU, W. H. Doubly Balanced Dual Gate CMOS Mixer.
IEEE J. Solid-State Circuits, vol. 34, No. 6, pp. 878881 June 1999.
SVELTO, F.; DEANTONI, S.; MONTAGNA, G.; CASTELL, R. Implementation of a CMOS
LNA Plus Mixer for GPS Applications with No External Components. IEEE Transactions on
Very Large Scale Integration (VLSI) Systems, vol. 9, No. 1, pp. 100-104, Feb. 2001.
TSIRONIS, C.; MEIERER, R.; STAHLMAN, R.; Dual-Gate MESFET Mixers. IEEE
Transactions on Microwave Theory Techniques, vol. 32, p. 248, March 1984,
TANG, J. J.; CARY, C. K. S.; JACK, L. 2.4 GHz Four Port Mixer for Direct Conversion Used in
Telemetering. The 2001 IEEE International Symposium on Circuits and Systems (ISCAS
2001),Sydney, Australia, vol.4, pp. 378 -381, 2001
TOSINA, J. R.; CRESPO, C.; ALONSO, J. I.; PREZ, F. GaAs MMIC Mixer Based on The
Gilbert Cell with HEMTs Biased on The Subthreshold Region. Microwave and Optical
Technology Letters, Vol. 28, no 4, pp. 241-244, February 2001.
TUTTLEBE, W. H. W. Software-Defined Radio: Facets of a Developing Technology. IEEE
Personal Communications, vol.6, no. 2, p. 38-44, April 1999.
WEGNER, P.; SCHULTES, P.; TREITINGER, L.; BERTAGNOLLI, E.; EHINGER, K. Gilbert
Multiplier as an Active Mixer With Conversion Gain Bandwidth of up to 17 GHz. Electronics
Letters, Vol. 7, No. 7, pp. 570-571, March 1991.
ZHOU, X.; DARYOUSH, A. S. An Efficient Self-Oscillating Mixer for Communications. IEEE
Transactions on Microwave Theory Techniques, vol. 42, No. 10, pp. 1858-1862, October 1994.

134

135

Anexo A
Princpio de Operao Ideal de uma Clula de Gilbert
Uma Clula de Gilbert ideal tem seu funcionamento representado pela Fig. A.1

R
VFI

VFI

OL
VOL

VRF

VRF
(a)

(b)

R
VFI

+1

S(t)

OL

t
-1
VFI (t) = R.I RF1(t).S(t) R.I RF2 (t).S(t)

V
I RF1 I DC1 + gm 2 RF
2

V (t)
VFI (t) = R.[ICC1 - I CC2 ].S(t) + R.[g m1 + g m2 ]. RF .S(t)
2

V
I RF2 I DC2 gm 2 RF
2

(c)
FIGURA A.1 - Misturador Clula de Gilbert

Na Fig. A.1 os pares de transistores superiores (Fig. A.1.(a)) esto funcionando como
chaves (Fig. A.1.(b)).O chaveamento destes pares de transistores alterna o fluxo de corrente dos

136

transistores inferiores entre as resistncias de carga (R), resultando em um sinal nos terminais de
FI dado por (Fig. A.1.(c)):
VFI (t) = R.I RF1(t).S(t) R.I RF 2(t).S(t)

V (t)
V FI (t) = R.[I CC1 - I CC 2 ].S(t) + R.[g m1 + g m 2 ]. RF .S(t)
2

(A.1)

onde
ICCi corrente CC de polarizao de dreno do transistor "i".
gmi transcondutncia do transistor "i".
S(t) sinal representando o chaveamento alternado dos pares de transistores superiores devido ao
sinal do OL
Considerando, no circuito da Fig. A.1, um chaveamento perfeito com um duty-cycle de
50% e os transistores inferiores idnticos, (A.1) reduz-se a:

n
sin 2

V FI (t ) = g m R V RF (t ) S L (t ) = g m R V RF (t ) 4
n =1 n

cos(n OL t )

4
4
4

V FI (t ) = g m R V RF (t ) cos( OL t )
cos(3 OL t ) +
cos(5 OL t ) ...
5
3

(A.2)

Tomando a componente fundamental em (A.2) e considerando V RF (t ) = V RF cos( RF t ) ,


tem-se:
V FI (t ) fundamental = g m R V RF (t )
V FI (t ) fundamental =

4
4
cos( OL t ) = g m R V RF cos( RF t ) cos( OL t )

cos[( RF OL )]+ cos[( RF OL )]


4
g m R V RF

2
V FI (t ) = g m R V RF cos[( RF OL )]
OL
RF

(A.3)

Portanto, o ganho de converso de tenso ideal da Clula de Gilbert da Fig. A.1.(a) ser:
2
g m R V RF
GC =
V RF
GC =

2
gm R

(A.4)

137

Anexo B
Deduo da Funo Transferncia do Par Diferencial
Com e Sem Fonte de Corrente
A funo transferncia do par diferencial comumente definida como a relao da tenso
diferencial de entrada (v) com a corrente diferencial de sada (i = i1-i2), Fig. B.1.
i = i1 - i2
i2

i1

Q2

Q1
v1

v2

FIGURA B.1 Par diferencial com fonte de corrente

Na Fig. B.1, apresentado o par diferencial com fonte de corrente, onde obtem-se:
I = i1 + i 2
i

i = i1 i2
i = 2i1 I = I 2 1 1
I

(B.1)

Da relao exponencial tenso-corrente no transistor bipolar:


v1, 2

i1, 2 = I s exp

nVT

v2
v1

I = i1 + i2 I = I s e nVT + e nVT

onde,
Is corrente de saturao e VT Tenso trmica ( kT/q)

(B.2)

138

Substituindo (B.2) em (B.1) e considerando i1 = I s e

i = I

v1
nVT

v1
nVT

e
+e

v1
nVT

v2
nVT
(B.3)

v2
nVT

Considerando que v1 = v + v 2 e substituindo em (B.3):

i = I

v + v 2
nVT

v + v 2
nVT

i = I

e
+e

v2
nVT
v2
nVT

v
nVT

v
nVT

i = I

1 e
+1 e

v
2 nVT
v
2 nVT

v2
nVT

v2
nVT

v
nVT

v
nVT

i = I

v
i = I tanh
2nVT

=I

+1

v
2 nVT

v
2 nVT

e
+e

v
nVT

v
nVT

v
2nVT

v
2 nVT

+1

(B.4)

No caso do par diferencial sem fonte de corrente, a funo transferncia diferente


porque no h mais a fonte de corrente relacionando as correntes dos dois transistores, Fig. B.2.
i = i1 - i2
i1
Q1

v1
i2

vQ

Q2

v2

v2
i = I para v=0

v1
0V
Valor de VBE dos
transistores quando
v=0

FIGURA B.2 Par diferencial sem fonte de corrente

139

Da Fig. B.2 tem-se:


i = i1 i2 = I s e

v1
nVT

Is e

v2
nVT

vQ + x

v1 = v Q + x
v 2 = vQ y

vQ y


i = I s e nVT + I s e nVT

i = i1 i 2 = I s e

vQ x
nV T nVT

y
x
I nVT
nVT
i = i1 i2 = e
+e
2

+e

y
nV T

(B.5)

Considerando que o sinal diferencial resultado de um sinal aplicado na entrada do par


diferencial perfeitamente balanceado (v1 = vQ + v/2 e v2 = vQ -v/2):
x= y=

v
2

(B.6)

Aplicando (B.6) em (B.5):


v
v
I 2nVT
i = i1 i2 = e
+ e 2nVT
2

v
i = I senh
2nVT

(B.7)

140

141

Anexo C
Metodologia da Medio do Ganho de Converso de
Tenso.
O ganho de converso de tenso no pde ser medido de forma direta porque os
equipamentos utilizados (geradores, analisadores de espectros, etc.) trabalhavam com nveis de
potncia. Assim, foi necessrio estabelecer uma forma indireta para determinar este ganho.
Antes, porm, faz-se necessrio observar que os equipamentos de medio utilizados
podem ser representados, em sua maioria, por circuitos equivalentes conforme Fig. C.1.(a). Na
Fig. C.1.(a), Zg representa a impedncia interna do gerador de sinais (Ex. sada do gerador de
varredura) e ZL representa a impedncia de entrada de um equipamento de medio (Ex.
analisador de espectro). Tipicamente, nos equipamentos de medies utilizados, estas
impedncias caractersticas

so reais e valem 50. Assim, os circuitos

equivalentes dos

equipamentos de medies reduzem-se representao da Fig. C.1.(b).


Na Fig. C.1.(b) tambm esto representadas as tenses na entrada e sada do DUT, assim,
conhecendo-se os valores da potncia disponvel no gerador

e da potncia na entrada do

equipamento de medio, pode-se determinar o mdulo do ganho de tenso:

Av =

VL
=
Vin

VL

Vg
R g + Z in

Av =

Z in

VL

Vg / 2

VL

Vg / 2

1
2 Z in
Z in + R g

1
2 Z in
Z in + R g

(C.1)

142

Para Zin = Rg
Av =

VL
Vg / 2

(C.2)

Equipamento de Medio

Gerador de Sinal

Zg

Vg

DUT
( Device Under Test)

ZL

VL

(a)
Gerador de Sinal

Pdisponvel. =

Vg

Equipamento de Medio

VRg

4Rg
Rg

Vg

DUT
( Device Under Test)

Vin

Zin

RL

VL

(b)

Figura C.1 Esquema representativo dos equipamentos de medio com impedncia genrica (a) e
impedncia padro de 50 (b).

como,
V2
PL = L
RL

Pdisponvel =

V g2
4Rg

logo,
Av =

PL

RL
Pdisponvel R g

R g = RL

Av =

PL
Pdisponvel

(C.3)

143

Para uma impedncia genrica de entrada:


Z in = R g

1
2 Z in
Z in + R g

1+ s11
1 s11

1
1 + s11

logo,
Av =

VL

Vg / 2

1
2 Z in
Z in + R g
Av =

PL

1
Pdisponvel 1 + s11

PL

1
Pdisponvel 1 + s11

(C.4)

Assim, o ganho de tenso em mdulo pode ser determinado de forma indireta pela medida
de PL e Pdisponvel.
No caso do misturador, foi utilizado na sada de FI um transformador para tornar RL
suficientemente alta para obter o ganho de tenso mximo do misturador, ou seja, minimizar o
mximo possvel a atenuao do amplificador isolador de FI.
A situao considerando o transformador pode ser representada pela Fig. C.2.
Gerador de Sinal

Pdisponvel. =

Vg

Transformador

VRg

Equipamento de Medio

4Rg

Vg

Rg

Vin

DUT
(Device Under Test)

V1

V2

RL

VL

Zin
Figura C.2 Esquema representativo dos equipamentos de medio com um transformador na sada do DUT.

Na Fig. C.2 fica claro que o ganho de tenso do DUT ser:


V
AV = 1
Vin

144

s que,
V
V
1
Atransformador = 2 AV = 2
Vin Atransformador
V1

AV =

V2
1

Vin Atransformador

V =V

L
2

AV =

VL
1

Vin Atransformador

Portanto, no caso com o transformador pode-se utilizar o mesmo procedimento de medida


dado anteriormente, bastando multiplicar o resultado da medida por 1 Atransformador . Esta
ultima quantidade obtida atravs de uma medida feita diretamente sobre o transformador.
Na Fig. C.3 so apresentadas as fotos dos transformadores utilizados nas medidas. Na Fig.
C.3.(a) utilizado um transformador com relao de transformao de impedncia de 1:16 com o
objetivo de elevar a impedncia de 50 para 800, enquanto na Fig. C.3.(b) so utilizados dois
transformadores 1:16 conectados costa-costa para obter a relao 1:1.

(a)

(b)

Figura C.3 Transformador relao 1:16 (a) e arranjo com dois transformadores para obter relao
1:1 (b).

145

Anexo D
Grampeamento Abrupto
A relao entre a corrente de dreno (ID) e a tenso fonte-porta (VGS) de um transistor
FET, quando polarizado prximo tenso de limiar (VT), deforma o sinal de sada se este
excursionar abaixo de VT. De uma maneira aproximada, a corrente de dreno do transistor
apresentar o comportamento da Fig. D.1.
ID
Ponto Q
id
VT
VGS

V1

vg=A cos(t)

FIGURA D.1 - Variao na corrente de dreno (id) devido excurso da tenso vg.

Nota-se, na Fig. D.1, que o semiciclo negativo de vg produz uma corrente de dreno com
um semiciclo "grampeado". Obviamente, esta uma aproximao simples, mas auxiliar na
qualificao do mecanismo responsvel pela compresso em um transistor FET polarizado
prximo ao VT.
Assumindo que a corrente de sada diretamente proporcional tenso de entrada, podese imaginar que esta limitao est ocorrendo por um grampeamento do sinal de entrada. Assim,
se estabelece uma relao entre o ponto de compresso de 1dB e a diferena entre a tenso
quiescente de polarizao (V1) e VT (Fig. D.2).

146

Vin(t)

Vm=V1-V
t

Acos(t)
FIGURA D.2 -Grampeamento imaginrio da tenso de entrada, representado o grampeamento de id.

O ponto de compresso definido como sendo o valor da potncia na entrada/sada no


qual o ganho cai de 1dB do ganho na regio linear. Isto corresponde a multiplicar o ganho de
tenso na regio linear por 0,8913.
Portanto, para determinar o valor de tenso de entrada que resultar na compresso do
sinal de sada, basta estabelecer para qual valor de "A" a amplitude da componente fundamental
do sinal da Fig. D.2 cai para 89,13%.
A componente fundamental do sinal da Fig. D.2, calculado atravs da srie de Fourier,
dada por:
v1 (t ) = a1 cos( t )

(D.1)

onde
a1 =

A
A
2
V
Vm sen ( ) + A
sen (2 ) arcos m
2

Assim, a relao entre as amplitudes dos sinais ser:


a1 2 Vm
1
1
V
sen ( ) + 1
sen (2 ) arcos m
=
A A
2

A
reduzindo-se a:
a1
1
1
= 1 + x 1 x 2 arcos (x ),
A

V
para x = cos ( ) = m
A

Resolvendo a equao acima para a relao 0,8913, encontra-se:


Vm
0,6684 A Vm 1,496
A

(D.2)

147

Anexo E
Medida de Isolao
Na medida de isolao foi utilizado o arranjo da Fig. E.1. Neste arranjo empregado um
divisor de potncia na entrada de RF ou de OL, conforme

for a medida a ser executada

IsolaoRF-OL ou IsolaoOL-RF . A razo do divisor de potncia viabilizar a medida de potncia


do sinal de OL/RF presente na entrada de RF/OL respectivamente.

Analisador de
Parmetros
HP4145

Gerador de
Varredura
HP 8620A
Cabos
Coaxiais

Fonte de sinal de
OL (2,0 GHz )

OL
FI

Analisador de
Redes
HP85109C

50

Fonte de sinal de
RF (1,9 GHz )

50
Divisor de
Potncia
Cabo
Coaxial

RF

RL
Circuito
Misturador

Analisador de
Espectro
Tektronix 2754P

FIGURA E.1 - Sistema para medir IsolaoOL-RF.

Para compreender melhor a metodologia utilizada considere-se a Fig. E.2. Nesta figura, os
equipamentos so substitudos pelo seu circuito equivalente visto de sua porta de entrada/sada.
Do ponto de vista do sinal de OL presente na porta de RF, ponto P da Fig. E.2, o circuito
equivalente visto o apresentado pela Fig. E.3. Portanto, o sinal presente na porta de RF ser o
valor medido pelo analisador de espectro corrigido de mais 6,02 dB.

148

Gerador de
Varredura
HP 8620A
Divisor de
Potncia

Fonte de sinal de
RF (1,9 GHz )

OL
POL|porta de RF

50

FI

Vg

Analisador de
Redes
HP85109C

50

RF

RL
Circuito
Misturador

50

Analisador de
Espectro
Tektronix 2754P

Fonte de sin
OL (2,0 G

50

FIGURA E.2 Circuito equivalente da fonte de sinal e do analisador de espectro vistos dos terminais do
divisor de potncia
Divisor de
Potncia

Fonte de sinal de
RF (1,9 GHz )

R = 50

R
Analisador de
Redes
HP85109C

Vg
R

R
R

V= 2 V1
R

Analisador de
Espectro
Tektronix 2754P

V1

V1

FIGURA E.3 Circuito equivalente visto do ponto P.

Este arranjo tambm garante que, na entrada de RF (ponto P), haver um circuito
equivalente que corresponder a um gerador com uma impedncia interna de 50 , conforme
mostra a Fig. E.4.

149

Divisor de
Potncia

Fonte de sinal de
RF (1,9 GHz )

R = 50

R
Analisador de
Redes
HP85109C

Vg
RTH = R

R
R

Analisador de
Espectro
Tektronix 2754P

VTH = Vg/2

PTH _ disponvel =
V1

R
=

V g2
4 4R

2
VTH
=
4 RTH

1
PHP85109C _ disponvel
4

FIGURA E.4 Equivalente de Thevenin visto do ponto P (porta de RF).

Esta metodologia tambm foi utilizada para combinar dois sinais de freqncias diferentes
na entrada de RF para a medida de IIP3. Neste caso, o analisador de espectro substitudo por
um gerador de sinais.

150

151

Anexo F
Relao de Publicaes
MARTINS, E.; BASTIDA, E. M.; SWART, J. W. Design and performance of a Gilbert cell
mixer MMICs with a GaAs PHEMT technology. Proceedings of the 2001 SBMO/IEEE MTT-S
International Microwave and Optoelectronics Conference (IMOC 2001), vol. 1, pp. 245-248,
2001.
GOMES, M. V. G.; MARTINS, E.; BASTIDA, E. M.; SWART, J. W. Design and
measurements of a 1.9 GHz MMIC LNA with a GaAs 0.25 mm PHEMT Technology. In: XV
SBMICRO

INTERNATIONAL

PACKAGING,

Manaus.

CONFERENCE

Proceedings

of

XV

ON
SBMicro

MICROELECTRONICS
International

AND

Conference

on

Microelectronics and Packaging. 2000.


MARTINS, E.; GOMES, M. V. G.; BASTIDA, E. M.; SWART, J. W. Design of a LNA and a
Gilbert cell mixer MMICs with a GaAs PHEMT technology. Proceedings of the 1999
International Microwave and Optoelectronics Conference (SBMO/IEEE MTT-S, APS and LEOS
IMOC 99), vol. 1, pp. 267-270, 1999.
MARTINS, E.; AKPINAR, M. ; WOLF, I.; SWART, J. W. ; A New Thermal Model for HBT RF
Circuit Simulation. In: 1997 SBMO/IEEE MTT-S INTERNATIONAL MICROWAVE AND
OPTOELETRONICS CONFERENCE, 1997, Natal. Proceedings of 1997 SBMO/IEEE MTT-S
International Microwave and Optoeletronics Conference. 1997. p.526-530.

152

S-ar putea să vă placă și