INSTITUTO TECNOLGICO DE JIQUILPAN

CARRERA
Ing. Sistemas Computacionales

ASIGNATURA:
Principios Electrnicos y Aplicaciones Digitales

UNIDAD 2:
Apuntes

PROFESOR:
Francisco Armando Payan

ALUMNO:
Jess Eduardo Ochoa Ceja

Jiquilpan Michoacn Mayo 2015

Unidad II Electrnica Digital

Sistemas Numricos
La electrnica digital es una parte de la electrnica que se encarga de sistemas
electrnicos en los cuales la informacin est codificada en dos nicos estados. A
dichos estados se les puede llamar "verdadero" o "falso", o ms comnmente 1 y
0. Electrnicamente se les asigna a cada uno un voltaje o rango de voltaje
determinado, a los que se les denomina niveles lgicos, tpicos en toda seal
digital.
Se diferencia de la electrnica analgica en que, para la electrnica digital un valor
de voltaje codifica uno de estos dos estados, mientras que para la electrnica
analgica hay una infinidad de estados de informacin que codificar segn el valor
del voltaje.
Representacin y conversin entre diferentes bases
Sistema Decimal
El sistema decimal es un sistema de numeracin en el que las cantidades se
representan utilizando como base el nmero diez, por lo que se compone de las
cifras: cero (0); uno (1); dos (2); tres (3); cuatro (4); cinco (5); seis (6); siete (7);
ocho (8) y nueve (9).
El sistema decimal es un sistema de valor posicional, en el cual el valor de un
digito depende de su posicin:
Ejemplo: 2745.21410
Valor posicional
103102101100 0-110-210-3
2 7
MSD

4 5 .2

Punto decimal

Esto es lo
2)+(4x10-3)

mismo

que:

LSD
(2x103)+(7x102)+(4x101)+(5x100)+(2x10-1)+(1x10-

Conteo Decimal

0
1

8
Sistema Binario

9
0

El sistema binario solo hay dos smbolos posibles para los dgitos, el 0 y el 1 y se
les llama bits.
El sistema binario es un sistema de valor posicional, en el cual el valor de un bit
depende de su posicin expresado con potencia de 2:
Ejemplo: 1011.1012
Valor posicional
23 22 21 20

2-1 2-2 2-3

1 0 1 1 . 1 0 1
MSB

Punto binario

LSB

Esto es lo mismo que: (1x23)+(0x22)+(1x21)+(1x20)+(1x2-1)+(0x2-2)+(1x2-3)

Conteo Binario
La secuencia de conteo binario comienza con todos los bits en 0.

Por cada conteo la posicin 20 conmuta.

Cada vez que la posicin 20 conmuta de 1 a 0, la posicin 21 conmuta.
Cada vez que la posicin 21 conmuta de 1 a 0, la posicin 22 conmuta.
Cada vez que la posicin 22 conmuta de 1 a 0, la posicin 23 conmuta

23

22

21

20

Dec

10

11

12

13

14

15

Sistema Octal
Este sistema tiene una base de 8, lo cual significa que tiene 8 posibles dgitos: 0,
1, 2, 3, 4, 5, 6,7. De manera que un nmero octal puede tener cualquier valor de 0
al 7.
El sistema octal es un sistema de valor posicional, en el cual el valor de un digito
depende de su posicin expresado con potencia de 8:
Valor posicional
83 82 81 80
MSD

8-1 8-2 8-3

Punto octal

Conteo Octal
0
1
2
3
4
5
6
7
10
11
12
13
14
15
16
17
20
21

22
23
24
25
26
27
30
..
..
..
77
100
101
102
..
..
777
1000

LSD

Sistema Hexadecimal
Este sistema tiene una base de 16, lo cual significa que tiene 16 posibles dgitos:
0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F.
El sistema hexadecimal tambin es un sistema de valor posicional, en el cual el
valor de un digito depende de su posicin expresado con potencia de 16:
Valor posicional
163 162 161 160
MSD
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
10
11
12
13

16-1 16-2 16-3

Punto hexadecimal
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
.
.
.
FF
100
101
102

LSD

103
104
105
106
107
108
109
10A
10B
10C
10D
10E
10F
120
.
FFF
1000
.
FFFF
10000

Conversiones entre sistemas numricos

Binario a Decimal
110112 Dec
Solucin:
11110112 Dec
Solucin:

Decimal a Binario
4510 Bin
4510

2 (residuo x
2)

Solucin:
3710 Bin
3710

2 (residuo x
2)

Solucin:
Octal a Decimal
3728 Dec
Solucin:
24.68 Dec
Solucin:
4798 Dec
Solucin:

Decimal a Octal
46610 Oct
46610

8 (residuo x
8)

Solucin:
810 Oct
810

8 (residuo x
8)

Octal a Binario
4728 Bin
Solucin:
54718 Bin
Solucin:
Binario a Octal
10100111001012 Oct
Solucin:
10100110110012 Oct
Solucin:
Decimal a Hexadecimal

47210 Hexa
47210

16 (residuo x 16)

Solucin:
21410 Hexa
21410

16 (residuo x 16)

Solucin:
Hexadecimal a Binario
4F216 Bin
Solucin:

FAB616 Bin
Solucin:

Binario a Hexadecimal
1100111110110000012 Hexa

Solucin:

Nota: Conversiones en que no existe mtodo directo, se debe hacer la conversin

a un sistema numrico intermedio y de ah hacer la conversin al sistema
deseado.
Operaciones bsicas
Suma de nmeros positivos
Tabla bsica de la adicin binaria
0+0= 0
0+1= 1
1+0= 1
1+1= 10= 0

Acarreo 1 a la siguiente posicin (carry)

1+1+1= 11= 1

Acarreo 1 a la siguiente posicin (carry)

Ejemplos:
+

01
1

0
1
1

0
1
0

1
1

1
0

.
.

=
+
=

+
=

Resta de nmeros positivos

0
1

1
1

1
0

Tabla bsica de la sustraccin binaria

0-0= 0
0-1= 1

Prstamo de 1 a la siguiente posicin (borrow)

1-0= 1
1-1= 0

11

1
0

10
1

11
1

0
1

0
1

=
=

0
1

0
1

=
Multiplicacin de nmeros positivos
Ejemplos:
x

1
1

1
1

X
=

1
x
=

1
1

0
0

0
1

1
1

1
1

1
0

1
1

Divisin de nmeros positivos

Ejemplos:
11 1001

100 1010

Complemento a 1
El complemento a 1 de un nmero binario, se obtiene cambiando cada 0 por 1 y
viceversa, es decir, se cambia cada bit del nmero por su complemento.
Ejemplos:
1011012 nmero binario original
0100102 complemento a 1
Complemento a 2
El complemento a 2, se obtiene tomando el complemento a 1 del nmero binario
original y se le suma 1 al bit menos significativo.
Ejemplos:
1011012 nmero binario original
0100102 complemento a 1
+

0100112 complemento a 2
Representacin de nmeros negativos
Para representar nmeros con signo se utiliza el sistema de complemento a 2 de
la siguiente manera:
Si el nmero es positivo, entonces la magnitud se representa por su equivalente
binario verdadero y se agrega un 0 antes del MSB.

 Si el nmero es negativo, entonces la magnitud se representa por su equivalente

en complemento a 2 y se agrega un 1 antes del MSB.
Ejemplos: Representar cada uno de los siguientes nmeros decimales con signo,
como nmeros binarios con signo, utilizar 5 bits incluido el bit de signo.
a) +1310 = 0 1 1 0 12
b) -210 =
c) +310 =
d) -910 =
Caso especial de la representacin del complemento
Siempre que un nmero con signo tiene un 1 en el bit de signo y todos los bits de
magnitud son 0, su equivalente decimal es -2N. Donde N es el nmero de bits en
la magnitud.
Ejemplos:
1 0 0 02

= - 23 = -810

1 0 0 0 02

= - 24 = -1610

1 0 0 0 0 02 = - 25 = -3210
De este modo podemos decir que el intervalo completo de valores que se pueden
representar en el sistema complemento a 2 que tiene N bits de magnitud es:
-2N hasta (2N - 1)
En total existen 2N+1 valores diferentes incluido el 0.
Suma de nmeros con signo
Caso 1. Suma de dos nmeros positivos.
Signo

Magnitud

0
0

1
0

0
1

0
0

1
0

Caso 2. Suma de un nmero positivo y uno negativo y menor.

Signo
1
+
=

Magnitud

1
0
1

1
1

0
1

0
0

1
0

Se descarta
Caso 3. Suma de un nmero positivo y uno negativo y mayor.
Signo

Magnitud

0
1

1
0
0

1
1

0
1

0
1

Caso 4. Suma de dos nmeros negativos.

Signo
1
+
=

Magnitud

1
1
1

1
0
1

1
1

1
0

1
0

Se descarta
Caso 5. Suma de dos nmeros iguales y opuestos.
Signo
1
+
=

Magnitud

1
0
1

1
1
0

1
0
1

1
0
1

1
1

Se descarta
Resta de nmeros con signo
Cuando se resta un nmero binario (sustraendo) de otro nmero binario
(minuendo) el procedimiento es de la siguiente manera:

1. Se realiza el complemento a 2 del sustraendo incluyendo el bit de signo.

2. Despus de realizar el complemento a 2 del sustraendo, este se suma con el
minuendo. El minuendo se conserva en su forma original. El resultado de esta
adicin es el resultado que se pide.
3. Recordar que ambos nmeros siempre deben de tener el mismo nmero de
bits.
Ejemplos:
Signo

Magnitud

0
0

1
0

0
1

0
0

1
0

Minuendo
Sustraendo

0
1

1
1

0
1

0
0

1
0

Minuendo Original

1
0

Resultado

+
-

1
0
1
1

1
1
1
1

0
0
1
1

1
0
0
0

1
1
0
0

Minuendo
Sustraendo

Minuendo Original

Resultado

Complemento a 2 del sustraendo

1

0
1

1
0

0
0

1
1

1
0

1
0

Minuendo
Sustraendo

Minuendo Original

Resultado

Complemento a 2 del
sustraendo

Complemento a 2 del sustraendo

1

0
1

Sobreflujo aritmtico

En todos los ejercicios que se efectuaron anteriormente en la adicin y

sustraccin, los nmeros constan de un bit de signo y cuatro bits de magnitud.
Cualquier acarreo hacia la sexta posicin fue descartado. Observa la siguiente
suma:
Signo
+

0
0

Magnitud
1
1

0
0

0
0

1
0

=
El resultado se hizo negativo debido al sobreflujo aritmtico, ya que un nmero de
4 bits solo alcanza a representar hasta el 15. Si se le agrega un bit ms a la
izquierda el resultado es correcto.
Trabajo de Investigacin con valor de 10 % de la unidad 2. Contenido:
1. Algoritmo para multiplicacin de Booth.
El algoritmo de multiplicacin de Booth es un algoritmo de multiplicacin que
multiplica dos nmeros binarios con signo en la notacin de complemento a dos.
El algoritmo de Booth examina pares adyacentes de bits del multiplicador Y de Nbits en la representacin de complemento a dos con signo, incluyendo un bit
implcito debajo del bit menos significativo, y-1 = 0. Para cada bit yi, para i
corriendo desde 0 hasta N-1, los bits yi e yi-1 son considerados. Cuando estos dos
bits son iguales, el acumulador del producto P es dejado sin cambios. Cuando yi =
0 e yi-1 = 1, el multiplicando multiplicado por 2i es agregado a P; y cuando yi = 1 e
yi-1 = 0, el multiplicando multiplicado por 2i es restado de P. El valor final de P es
el producto con signo.
Supongamos dos nmeros, multiplicando y multiplicador, con longitudes en bits, x
para el primero, e Y para el segundo:

Construimos una matriz de tres filas y x+y+1 columnas. Identificaremos las filas
como, A la primera, S la segunda y P la tercera.
Se inician los x primeros bits de cada fila con:

A, el multiplicando.
S, el complemento a dos del multiplicando.
P, ceros.

Los siguientes y bits se completan con:

A, ceros.
S, ceros.
P, el multiplicador.

Para finalizar la matriz, se inician a 0 todos los valores de la ltima columna.

Una vez iniciada esta matriz, se realiza el algoritmo.
Se realizan y iteraciones del siguiente bucle.
1. Comparar los dos bits menos significativos de P, para realizar la siguiente
accin:

00 o 11: no se hace nada.

01: P = P + A. Se ignora el desbordamiento (overflow).
10: P = P + S. Se ignora el desbordamiento.

2. Desplazamiento aritmtico de P a la derecha (se conserva el bit de signo).

Finalmente, tras y iteraciones, se elimina (mediante un desplazamiento) el ltimo
bit de la derecha (menos significativo), obteniendo el resultado.
2. Algoritmo para divisin.
Igual que en el producto, la divisin es muy fcil de realizar, porque no son
posibles en el cociente otras cifras que UNOS y CEROS.
Consideremos el siguiente ejemplo, 42 : 6 = 7, en binario:
Se intenta dividir el dividendo por el divisor, empezando por tomar en ambos el
mismo nmero de cifras (100 entre 110, en el ejemplo). Si no puede dividirse, se
intenta la divisin tomando un dgito ms (1001 entre 100).
Si la divisin es posible, entonces, el divisor slo podr estar contenido una vez en
el dividendo, es decir, la primera cifra del cociente es un UNO. En ese caso, el

resultado de multiplicar el divisor por 1 es el propio divisor. Restamos las cifras del
dividendo del divisor y bajamos la cifra siguiente.
El procedimiento de divisin contina del mismo modo que en el sistema decimal.

3. Otras familias lgicas a parte de la TTL.

MOS
Estas familias, son aquellas que basan su funcionamiento en los transistores de
efecto de campo o MOSFET. Estos transistores se pueden clasificar en 2 tipos,
segn el canal utilizado:

NMOS: se basa nicamente en el empleo de transistores NMOS para

obtener una funcin lgica. Su funcionamiento de la puerta lgica es el
siguiente: cuando la entrada se encuentra en el caso de un nivel bajo, el
transistor NMOS estar en su zona de corte, por lo tanto, la intensidad que
circular por el circuito ser nula y la salida estar la tensin de polarizacin
(un nivel alto); y cuando la entrada se encuentra en el caso de que est en
un nivel alto, entonces el transistor estar conduciendo y se comportar
como interruptor, y en la salida ser un nivel bajo.
PMOS: El transistor MOS se puede identificar como un interruptor
controlado por la tensin de la puerta, V_G, que es la que determinar
cundo conduce y cuando no.

IIL
Tambin conocida en su forma abreviada como I^2L, es la lgica de Inyeccin
integrada, sus siglas vienen de su nombre en ingls: Integrated Interjection Logic.
Es una clase de circuitos digitales construido con colectores mltiples BJT.
Cuando fue introducido, tena una velocidad comparable con la del TTL, y su
potencia tan baja como la del CMOS.
Bipolar
Los CIs estn hechos a base de transistores de unin bipolar (BJT). Siendo las
ms notables las siguientes:

Lgica Resistencia-Transistor (RTL).

Diodo-Transistor (DTL).
Transistor-Transistor (LTT).

Emisor Acoplado (ECL).

Alto Umbral de Ruido (HTL).
Inyeccin Integrada (I2L).

4. Convertidores A/D y D/A (Conceptos y caractersticas, tipos).

Los interfaces de adquisicin de datos nos ayudan a medir la informacin
presentada por ambas seales digitales y analgicas. Las seales digitales
pueden venir por una variedad de fuentes, como interruptores, contactos o
interfaces compatibles TTL. Con el interface apropiado pueden leerse
directamente y procesarse por el ordenador. Las seales analgicas vienen de
instrumentos, sensores y transductores que convierten cosas como presin,
posicin o temperatura en voltajes estndar. Las seales analgicas no se pueden
leer y procesar directamente por los ordenadores, primero deben convertirse en un
nmero digital. Este proceso es denominado conversin digital o A/D.
El proceso complementario, de conversin de digital a analgica o D/A, cambia el
dato digital en un voltaje analgico o seales estndar. Muchos interfaces tienen
ambos convertidores, A/D y D/A. Esto permite computarizar medidas y controlar
tanto procesos industriales como experimentos de laboratorio
A/D
Circuito tiene una entrada digital y da a la salida una tensin proporcional a la
palabra digital. Tiene una serie de aplicaciones muy tiles.
En primer lugar hay que decir que en la arquitectura interna de algunos A/D es
necesario un D/A. Pero adems el convertidor D/A tiene por s slo una utilidad
importante en los sistemas de telefona digital o cuando se quieren procesar
seales mediante un procesado digital para manipularlas de alguna forma: por
ejemplo cambiar el tono de una seal de voz.
Parmetros caractersticos de los D/A
Estos parmetros nos van a permitir poder elegir el D/A ms adecuado a nuestras
necesidades, teniendo en cuenta que su comportamiento no es ideal en absoluto.
Los errores que nos vamos a encontrar sern debido a dos aspectos
principalmente:

por ser un componente real

por disponer el dato digital de entrada de un nmero limitado de bits.

El convertidor A/D es el nico elemento totalmente indispensable en un sistema de

adquisicin de datos. Adems l por si slo puede constituir un SAD.
Generalmente suele ser el ms caro de todos los elementos que constituyen el
SAD aunque, por supuesto, su precio depende de la calidad de las prestaciones
que se le pidan. Estas sern: la exactitud, que depende de los errores que se
produzcan y de la resolucin (nmero de bits), y la velocidad.
A nivel de elemento de circuito, el A/D se caracteriza por una entrada analgica,
una salida digital y varias seales de control y alimentacin.
Tipos de convertidores A/D.
Los convertidores A/D se pueden clasificar bsicamente en los siguientes tipos:

lgebra booleana
Teoremas y postulados
1) X * 0= 0

9) X + Y= Y + X

2) X * 1= X

10) XY = YX

3) X * X= X

11) X +(Y+Z)= (X+Y)+Z= X+Y+Z

4) X * X= 0

12) X(YZ)= (XY)Z= XYZ

5) X + 0= X

13) X(Y+Z)= XY+XZ

6) X + 1= 1

14) (W+X)(Y+Z)= WY+WZ+XY+XZ

7) X + X= X

15) X+XY= X+Y

8) X + X= 1

16) X+XY= X+Y

Teoremas de DMorgan
18) (X+Y)= XY

19) (XY)= X+Y

20) (X)= X
21) X+YZ= (X+Y)(X+Z)
22) X+YY= (X+Y)(X+Y)
Ejercicios: Reducir las siguientes expresiones booleanas
1. Y= ABD+ABD

2. Z= (A+B)(A+B)

3. X= ACD+ABCD

4. Y=AC+ABC

5. Y= ABCD+ABCD

6. X= (AB+C)

7. Y=AC+ABC

8. Q= [(A+C)(B+D)]

9. F= (X+Y+Z)

10. F= (XYZ)

Min trminos y Max trminos

XYZ

Trminos
Mnimos

Trminos
Mximos

000
001
010
011
100
101
110
111

XYZ m0
XYZ m1
XY Z m2
XY Z m3
X YZ m4
X YZ m5
X Y Z m6
X Y Z m7

X + Y + Z MO
X + Y + Z M1
X + Y+Z M2
X + Y+Z M3
X+Y + Z M4
X+Y + Z M5
X+Y+Z M6
X+Y+Z M7

A cada uno de los trminos AND de la tabla anterior se les llama Trminos
Mnimos o MINTERMINOS. Los trminos OR se les llama Trminos Mximos o
MAXTERMINOS.
Una funcin expresada como suma de trminos mnimos, se realiza sumando
todos los trminos AND que produzcan un 1 en la funcin. De manera similar, una
funcin expresada en productos de trminos mximos, se realiza multiplicando
todos los trminos OR que produzcan un 0 en la funcin.
Ejemplo: de acuerdo a la siguiente tabla de verdad, expresar F1 y F2 en suma de
trminos mnimos y producto de trminos mximos.

XYZ
000
001
010
011
100
101
110
111

F1
0
1
0
0
1
0
0
1

Solucin
Suma de trminos mnimos:

F2
0
0
0
1
0
1
1
1

Solucin
Producto de trminos mximos:

El complemento de una funcin expresada en suma de trminos mnimos es igual

al producto de trminos mximos faltantes de la funcin original. Esto ultimo es
debido a que la funcin original es expresada por aquellos trminos mnimos que
hace a la funcin igual a 1, mientras que un complemento de esta funcin dar
como resultado aquellos trminos en que la funcin es 0.
Ejemplos:
1. F (A, B, C)= (1, 4, 5, 7)= ABC+ABC+ABC+ABC
=II (0, 2, 3, 6)=(A+B+C)(A+B+C)(A+B+C) (A+B+C)
2. F (X, Y, Z)= II (0, 2, 4, 5)=

3. Expresar la siguiente funcin en suma de trminos mnimos:

F (A, B, C)= A+BC
Solucin:
A= A(B+B)=AB+AB=AB(C+C)+AB(C+C)=ABC+ABC+ABC+ABC BC= B
C(A+A)=ABC+ABC
F (A, B, C)= ABC+ABC+ABC+ABC+ABC= m1+m4+m5+m6+m7
m7

m6

m5

m4

m1

F (A, B, C)= (1, 4, 5, 6, 7)

4. Expresar la siguiente funcin en producto de trminos mximos: F (X, Y, Z)= (X
+Y)(X+Z)(Y+Z) Resultado: F(X,Y,Z)=II(0,2,4,5)

Mapas de Karnaugh Las funciones de Boole, pueden ser simplificadas por medios
algebraicos como se vio anteriormente, sin embargo el procedimiento de
reduccin es un tanto raro, ya que carece de reglas especficas para predecir los
pasos a seguir para reducir una funcin. El mtodo del mapa representa un
procedimiento simple y directo para minimizar funciones de Boole. El mapa de
Karnaugh fue inventado en 1950 por Maurice Karnaugh, un fsico y matemtico de
los Laboratorios Bell y se le conoce como Diagrama de Veitch o Mapa de
Karnaugh.

Mapas de 2 variables
m0
m2

m1
m3

Y
X

Distribucin de trminos
mnimos o mximos
0
Ejemplos: Reducir las siguientes funciones utilizando el
mtodo del mapa.

1.

Y
X

0
1

2.

Y
X
0
1

Mapa de 3 variables
YZ
00

01

10

11
0

Distribucin de trminos mnimos o mximos

Ejemplos: Reducir las siguientes funciones utilizando el mtodo del mapa.
1. F= XYZ+XYZ
YZ
00

01

10

11
0

2. F= XYZ+XYZ+XYZ+XYZ
YZ
00

X
1

01

11

10

3. F= XYZ+XYZ+XYZ+XYZ

YZ
00

01

11

10

4. F= AC+AB+ABC+BC

YZ
00

01

11

10

11

10

5. F(X, Y, Z)= (0, 2, 4, 5, 6)

YZ
00

X
0

01

Mapas de 4 variables

YZ
00

WX

01

11

00

01

11

10

Distribucin de trminos mnimos o mximos

Ejemplos: Reducir las siguientes funciones utilizando el mtodo del mapa.
YZ

1. F (W, X, Y, Z)= (0,1, 2, 4, 5, 6, 8, 9, 12, 13, 14)

00

WX

00

01

11

10

01

11

10

10

2. F(A, B, C, D)=ABC+BCD+ABCD+ABC
YZ
00

XW

01

11

10

00

01

11

10

Mapa de 5 variables
CDE
AB

000

001

m0

m1

m8

m24

011

010

m3

m2

m9

m11

m10

m14

m25

m27

m26

m30

m17

m19

m18

m22

00

110
m6

111
m7

m15

101
m5

100
m4

m13

m12

m29

m28

m21

m20

01
m31

11
m16

10

m23

Mapa de 6 variables
DEF
ABC
000

001

000

001

011

010

24

25

11

110
6

111
7

101
5

15

13

31

29

10

14

27

26

30

19

18

22

23

50

54

100
4
12

28

011
16

010

17

21

20

55

53

52

110

48

49

51

111

56

57

59

58

62

63

61

60

101

40

41

43

42

46

47

45

44

100

32

33

35

34

38

39

37

36

Ejemplo: Reducir las siguiente funcin utilizando el mtodo del mapa.

F(A,B,C,D,E)= (0, 2, 4, 6, 9, 11, 13, 15, 17, 21, 25, 27, 29, 31)

CDE
AB

000

001

011

010

110

111

101

100

00
01
11
10

Simplificacin de un producto de sumas (trminos mximos)

Simplificar la siguiente funcin de Boole y expresar el resultado en:
a) Suma de productos (trminos mnimos).
b) Producto de sumas (trminos mximos).

CD

CD

F(A, B, C, D)= (0, 1, 2, 5, 8, 9, 10)

00

AB
00

01

01

11

10

AB

00
00

01

11

11

10

10

01

11

10

Condiciones de NO IMPORTA
Simplificar la siguiente funcin de Boole y expresar el resultado en:
a) Suma de productos (trminos mnimos).
b) Producto de sumas (trminos mximos).
F(W,X,Y,Z)= (1, 3, 7, 11, 15)
en donde las condiciones de no importa son:
d(W,X,Y,Z)= (0, 2, 5)

CD

CD
00

AB

01

11

10

AB

00
00

00

01

11
10

01

11
10

01

11

10

Lgica Combinacional
Compuertas lgicas

Diseo de Circuitos
Un circuito combinacional consiste en compuertas lgicas cuyas salidas se
determinan directamente en cualquier momento de la combinacin presente en las
entradas.
Un circuito combinacional consiste en variables de entrada, compuertas lgicas y
variables de salida. Las compuertas lgicas aceptan seales en las entradas y
generan seales en las salidas.

Circuito
N variables
de entrada

Lgico
*
*

Combinacional

M variables
de salida

El diseo de circuitos combinacionales comienza desde el enunciado del problema

y termina con el diagrama del circuito lgico o con un conjunto de funciones de

Boole, de las cuales se puede obtener el diagrama lgico fcilmente. El

procedimiento de diseo es como sigue:
1. Se enuncia el problema.
2. Se determina el nmero requerido de variables de entrada y de salida.
3. Se le asignan letras a las variables de entrada y salida.
4. Se deduce la tabla de verdad que define las relaciones entre las entradas y las
salidas.
5. Se obtiene la funcin de Boole simplificada para cada salida.
6. Se dibuja el diagrama lgico,
7. Si es necesario se realiza un anlisis del diagrama lgico para comprobar su
funcionamiento.

Ejemplos de diseo:
1. Disee un circuito lgico de 3 entradas A, B, C, cuya salida sea alta solo cuando
todas las entradas sean altas.

ABC

Salida

000

2. Disee un circuito lgico que genere un 1 en la salida cuando

la entrada sea mayor que 610 y menor o igual
ABCD
S
a 1510
0000
A B C D

001
010
011
100
101
110
PQR
111

A B C

0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

3. Disee un circuito lgico con entradas P, Q

y R de forma que la salida S se encuentre en
estado ALTO cuando P sea 0 si Q=1 y R=1.

000
001
010
011
100
101
110
111

4. La siguiente figura muestra el diagrama de cierto tipo de alarma para automvil,

empleada para detectar ciertas condiciones no deseables. Los tres interruptores
se usan para indicar el estado en que se encuentra la puerta del lado del
conductor, el encendido del motor y las luces respectivamente. Disee un circuito
lgico con estos tres interruptores como entradas, de manera que la alarma sea
activada cuando se presenten cualquiera de las siguientes condiciones:
1. Las luces estn encendidas mientras el motor no est funcionando.
2. La puerta est abierta mientras el motor est funcionando.

PML

Alarma

000
001
010
011
100
101
110
111

m28

11111
m20

5. Se requiere disear un circuito lgico que compare la magnitud de 2 nmeros

binarios A y B de dos bits cada uno, y que genere 3 salidas cuando A=B, A>B y
A<B.

B1

Circuito

B0

Lgico
Combinacional

A1

A=B
A<B
A>B

A0

B1 B0 A1 A0

A=
B

A>
B

A<
B

B1 B0 A1 A0

6. Se requiere decodificar 4 lneas de entrada a un display ctodo comn. De tal

manera que la decodificacin se desea que los nmeros 1010, 1110, 1210, 1310,
1410, 1510 se displayen en su correspondiente cdigo hexadecimal. Disee un
g
Circuito
circuito lgico que realice esta funcin
de acuerdo a la siguiente figura.

Lgico
(MSB) D
C

Combinacional
f
e

B
(LSB) A

C ABC
B A

101

1111111111111

00

11111111

001
01
011
010
011
011
010

DEF

001

000