Circuitos Digitales Combinacionales

SERVICIO NACIONAL DE ADIESTRAMIENTO EN TRABAJO INDUSTRIAL
PROGRAMA:
TECNICOS INDUSTRIALES
Curso Electrnica Industrial
FASCCULO DE APRENDIZAJE
CIRCUITOS DIGITALES
CONBINACIONALES
Tcnico de Nivel Medio
AUTORIZACIN Y DIFUSIN
MATERIAL DIDCTICO ESCRITO

FAMILIA OCUPACIONAL
ELECTROTECNIA
ESPECIALIDAD
ELECTRNICA INDUSTRIAL
NIVEL
TCNICO MEDIO
Con la finalidad de facilitar el aprendizaje en el desarrollo de la formacin y capacitacin en la

especialidad de ELECTRNICA INDUSTRIAL a nivel nacional y dejando la posibilidad de un
mejoramiento y actualizacin permanente, se autoriza la APLICACIN Y DIFUSIN de material
didctico escrito referido a CIRCUITOS DIGITALES COMBINACIONALES.
Los Directores Zonales y Jefes de Unidades Operativas son los responsables de su difusin y
aplicacin oportuna.
DOCUMENTO APROBADO POR EL

GERENTE TCNICO DEL SENATI
N de Pgina134
Firma ..
Nombre: Jorge Saavedra Gamn
Fecha: 04.09.14.
Registro de derecho de autor:
VCC= 5V
SW DIP-2
4
3
A
1
D1
ORDEN DE EJECUCIN
Comprobar el funcionamiento de
puertas lgicas.
CANT
1
330R
330R x 2
2
2,2K
2,2K
PZA
74LS86
No
01
1
2
D2
D3
HERRAMIENTAS / INSTRUMENTOS
las Protoboard.
Alicate de punta redonda.
Fuente DC.
Multmetro digital.
Punta Lgica
DENOMINACIN NORMA / DIMENSIONES
RECONOCIMIENTO DE PUERTAS LGICAS
MATERIAL
OBSERVACIONES
HT
REF. HT - 01
Tiempo: 15 Horas
Escala:
HOJA 1/1
2003
LISTA DE MATERIALES
ITEM
01
02
03
04
05
06
07
08
09
10
11
12
13
UNID.DE
CANTIDAD
DESCRIPCIN
MEDIDA
Pieza
01
CI. Puertas lgicas AND
Pieza
01
CI. Puertas lgicas OR
Pieza
01
CI. Puertas lgicas NOT
Pieza
01
CI. Puertas lgicas NAND
Pieza
01
CI. Puertas lgicas NOR
Pieza
01
CI. Puertas lgicas XOR
Pieza
01
CI. Puertas lgicas XNOR
Pieza
01
Colector abierto
Pieza
01
Dip switch de 4 bits
Pieza
04
Resistores de 2,2K W
Pieza
04
Resistores de 330 - W
Pieza
04
Diodos LED
Metros
01
Cable telefnico.
CDIGO
74LS08
74LS32
74LS04
74LS00
74LS02
74LS86
74LS266
74LS01
-
CIRCUITOS DIGITALES COMBINACIONALES
PUERTAS LGICAS
INTRODUCCIN
Las puertas lgicas o compuertas lgicas, son elementos decisorios que reciben un
determinado nmero de seales de entrada y proporcionan una seal de salida que
depende de las condiciones de entrada y que puede asumir solamente dos estados
lgicos diferenciados; 1 lgico que significa presencia de un nivel de tensin
determinado y 0 lgico que implica un nivel de tensin cero ( lgica positiva ), o 1
lgico que significa nivel de tensin cero y 0 lgico que implica la presencia de un nivel
de tensin determinado (lgica negativa).
Las puertas lgicas constituyen los dispositivos lgicos elementales cuyo funcionamiento
nos permite comprender circuitos lgicos ms complejos, por tanto es necesario entender
a plenitud el funcionamiento de cada una de ellas.
Debido al uso de slo dos estados 1 y 0 se dice que la lgica digital es binaria por
naturaleza, es por ello necesario tambin comprender los sistemas de numeracin
utilizados en la electrnica digital como son el binario y el hexadecimal.
1. SISTEMAS DE NUMERACIN
1.1 Sistema binario: Est basado en la utilizacin exclusiva de dos nmeros el 0 y el 1
para expresar cualquier magnitud. El sistema binario es compatible con los dispositivos
utilizados en electrnica digital puesto que todos los dispositivos utilizados trabajan con
dos estados lgicos 1 y 0 asimilables al 1 y 0 binarios.
Por ejemplo el nmero 110012 = 2510, lo cual se puede obtener de la forma siguiente:
110012 = 1x24 + 1x23 + 0x22 + 0x21 + 1x20 = 16 + 8 + 0 + 0 + 1 = 25.
En la siguiente tabla se muestra los pesos de las sucesivas posiciones de un nmero
binario cualquiera as como la forma de obtener el nmero decimal que ste representa:
PESOS
No Binario
64
1
32
0
16
1
8
1
4
1
2
0
1
0
El nmero binario del cuadro representa el siguiente nmero decimal:

10111002 = 64 + 16 + 8 + 4 = 9210. Este nmero se obtiene de la suma de los pesos
asociados a los dgitos 1 del nmero binario en cuestin.
Ahora bien, para convertir un nmero decimal a binario se realiza divisiones sucesivas del
nmero decimal entre la base binaria 2. El residuo de cada divisin se convierte en parte
del nmero binario: Por ejemplo:
Para convertir el nmero 50 decimal a binario se procede de la siguiente forma:
REF HT 01
HCT 1 / 14 HOJAS

50
0
2
25
1
2
12
0
2
6
0
2
3
1
2
1
Sentido de formacin del nmero binario.
Esto implica que:

El nmero 5010 = 1100102
1.2 Sistema Hexadecimal: Se trata de un sistema de numeracin en base 16 que utiliza
los siguientes cdigos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F.
Este sistema es ampliamente utilizado simplifica notablemente la escritura de los
nmeros binarios. Todos los nmeros del sistema hexadecimal se pueden expresar con
cuatro dgitos o bits binarios, lo que facilita la transposicin entre estos dos sistemas.
Por ejemplo el nmero 4F716 = 0100 1111 01112.
DECIMAL
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
HEXADECIMAL BINARIO
0000
0
0001
1
0010
2
0011
3
0100
4
0101
5
0110
6
0111
7
1000
8
1001
9
1010
A
1011
B
1100
C
1101
D
1110
E
1111
F
Representacin de nmeros en el sistema hexadecimal.

Para convertir un nmero binario en hexadecimal se agrupan los dgitos de 4 en 4 de
izquierda a derecha, aadiendo los ceros que sean necesarios. Por ejemplo:
El nmero 01001011101112 = 0000 1001 0111 01112 = 097716.
Para convertir un nmero hexadecimal en decimal se emplea el sistema de sumar el
valor que representa cada dgito segn su posicin multiplicando por las diversas
potencias de la base que en este caso es 16. Por ejemplo:
6E416 = 6x162 + 14x161 + 4x160 = 1536 + 224 + 64 = 182410
REF HT 01
HCT 2 / 14 HOJAS

Para convertir un nmero decimal a hexadecimal, se efectuarn divisiones sucesivas
entre 16, cuando no sea posible continuar dividiendo, se formar el nmero hexadecimal
con el ltimo cociente seguido de los residuos obtenidos. Por ejemplo:
225 16
224
1 14
22510 = E116 .
1.3 Cdigo BCD: Cdigo decimal codificado en binario.
Este cdigo representa los nmeros decimales del 0 al 9 utilizando 4 dgitos binarios para
cada nmero decimal. Por ejemplo: El nmero 45910 = 0100 0101 1001 (BCD)
Este cdigo es ampliamente utilizado en las mquinas y computadoras.
DECIMAL
0
1
2
3
4
5
6
7
8
9
BCD
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
2. PUERTAS LGICAS
2.1 Puerta AND Y: Dispositivo lgico cuyo nivel de salida representa el producto
lgico de los niveles lgicos presentes en sus entradas. La salida de una puerta lgica
AND es un nivel lgico 1 solamente si todas sus entradas poseen nivel lgico 1 , de lo
contrario el nivel lgico de salida es 0 . El smbolo lgico, la tabla de verdad y el circuito
elctrico equivalente se muestran a continuacin:
A
B
CIA
3
7408
Smbolo
A
B
0
0
1
0
0
1
1
1
S = A.B
S = A.B
0
0
0
1
Circuito Equivalente
2.2 Puerta OR O: Dispositivo lgico cuyo nivel de salida representa la suma lgica de
los estados lgicos presentes en sus entradas.. La salida de una puerta lgica OR es un
nivel lgico 1 si por lo menos una de sus entradas o ambas presenta nivel lgico 1, por
el contrario la salida de una puerta OR es un nivel lgico 0 si todas sus entradas
presentan nivel lgico 0. El smbolo lgico, la tabla de verdad y el circuito elctrico
equivalente se muestran a continuacin:
REF HT 01
HCT 3 / 14 HOJAS
A
B
CIA
3
7432
Smbolo
B
0
0
1
0
0
1
1
1
S = A+ B
S = A+ B
0
1
1
1
A
S
B
2.3 Puerta NOT NO: Dispositivo lgico cuyo estado de salida representa la negacin
del estado lgico presente en la entrada. La salida de una puerta NOT es un nivel lgico
1 cuando su entrada presenta nivel lgico 0 y viceversa. El smbolo lgico, la tabla de
verdad y el circuito elctrico equivalente se muestran a continuacin:
CIA
0
1
S=A
7404
Smbolo
S=A
1
0
2.4 Puerta NAND NO Y: Dispositivo lgico cuyo estado de salida representa la

negacin de los estados lgicos de salida de una puerta AND. La salida de una puerta
NAND es un 1 lgico cuando por lo menos una de sus entradas o todas presentan nivel
lgico 0 , por el contrario la salida asume el estado lgico 0 cuando todas sus entradas
presentan estado lgico 1. El smbolo lgico, la tabla de verdad y el circuito elctrico
equivalente se muestran a continuacin:
A
B
B
0
0
1
0
0
1
1
1
S = A.B
A
CIA
7400
Smbolo
S = A.B
1
1
1
0
S
2.5 Puerta NOR NO O: Dispositivo lgico cuyo estado de salida representa la negacin
de los estados lgicos de salida de una puerta OR. La salida de una puerta NOR es un
0 lgico cuando por lo menos una de sus entradas o todas presentan nivel lgico 1 ,
por el contrario la salida asume el estado lgico 1 cuando todas sus entradas presentan
estado lgico 0. El smbolo lgico, la tabla de verdad y el circuito elctrico equivalente
se muestran a continuacin:
A
B
CIA
3
2
7400
Smbolo
A
B
0
0
1
0
0
1
1
1
S = A+ B
S = A+ B
1
0
0
0
A
B
S
2.6 Puerta XOR OR Exclusiva: Dispositivo lgico cuyo estado de salida es un nivel
lgico 1 cuando sus dos entradas presentan niveles lgicos diferentes, por el contrario
REF HT 01
HCT 4 / 14 HOJAS

su salida asume el estado lgico 0 cuando sus dos entradas presentan estado lgicos
iguales. El smbolo lgico, la tabla de verdad y el circuito lgico equivalente se muestran
a continuacin:
A
B
CIA
7486
Smbolo
B
A
CIC
5
CIC
5
S = AB
0
1
1
0
CIA
3
2
7404
A
B
0
0
1
0
0
1
1
1
S=AB
4
7408
CIA
5
3
CIB
7432
7408
7404
Circuito Lgico Equivalente

2.7 Puerta XNOR NOR Exclusiva: Dispositivo lgico cuyo estado de salida representa
la negacin del estado de salida de una puerta OR exclusiva. La salida de una puerta
NOR exclusiva asume el estado lgico 0 cuando sus dos entradas presentan niveles
lgicos diferentes, por el contrario su salida asume el estado lgico 1 cuando sus dos
entradas presentan estado lgicos iguales. El smbolo lgico, la tabla de verdad y el
circuito lgico equivalente se muestran a continuacin:
B
A
S = A B
CIA
1
1
0
0
A
3
S
0
1
0
2
B
0
0
1
74AHCT266
1
1
1
Smbolo
S = A B
A
1
CIA
3
2
CIC
5
7408
CIA
CIB
6
5
3
7404
7432
7408
CIC
5
6
7404
Circuito Lgico Equivalente

REF HT 01
HCT 5 / 14 HOJAS

3. ALGEBRA DE BOOLE
3.1 AXIOMAS PARA LA RESOLUCIN DE ECUACIONES LGICAS:
Primer Axioma: El producto lgico de 1 por una funcin lgica cualquiera, es igual a la
funcin.
A . 1 = A CIA
A
1
2
7408
Segundo Axioma: El producto lgico de una funcin lgica cualquiera, por 0, es igual
a cero.
A.0=0
A
0
CIA
3
7408
Tercer Axioma: El producto lgico de una funcin lgica cualquiera por la misma funcin,
es igual a la misma funcin.
A.A=A
A
A
CIA
3
7408
Cuarto Axioma: El producto lgico de una funcin lgica cualquiera por la negacin de la
misma es igual a cero.
A.=0
A
A
CIA
2
7408
Quinto Axioma: La suma lgica de 1 mas una funcin lgica cualquiera, es igual a 1.
A+1=1
A
1
CIA
3
7432
Sexto Axioma: La suma lgica de una funcin lgica cualquiera, mas 0, es igual a la
funcin.
A+0=A
REF HT 01
HCT 6 / 14 HOJAS
A
0
CIA
2
7432
Stimo Axioma: La suma lgica de una funcin lgica cualquiera, mas la misma funcin
es igual a la misma funcin.
A+A=A
A
A
CIA
3
7432
Octavo Axioma: La suma lgica de una funcin lgica cualquiera, mas la negacin de la
misma funcin es igual a 1.
A+=1
A
A
CIA
3
7432
Noveno Axioma:
A+B=B+A
A.B=B.A
Dcimo Axioma:
A + B + C = A + (B + C) = (A + B) + C = (A + C) + B
A . B . C = A (B . C) = (A . B) C = (A . C) B
Undcimo Axioma:
A (B + C) = A .B + A . C
Duodcimo Axioma:
A + B . C = (A + B) . (A + C)
Treceavo Axioma:
A + A.B = A
Catorceavo Axioma:
A+.B=A+B
3.2 TEOREMAS DE MORGAN:
1er Teorema: La inversa de la suma lgica de dos o ms variables es igual al producto
lgico de los inversos de dichas variables.
A + B = A . B
A
B
P1A
1
7402
A
B
P2A
1
7408
REF HT 01
HCT 7 / 14 HOJAS

2do Teorema: La inversa de un producto lgico de dos o ms variables equivale a la
suma lgica de las inversas de dichas variables.
A . B = A +
A
B
P1A
3
A
B
7400
P2A
3
7432
4. FAMILIAS LGICAS
Todos los dispositivos lgicos son encapsulados en circuitos integrados, los cuales
constituyen circuitos electrnicos funcionales fabricados en un mismo proceso sobre un
sustrato comn llamado CHIP y dentro de una misma cpsula.
En un principio el CI poda solamente contener una o dos puertas lgicas, en la
actualidad con el avance de la tecnologa en su fabricacin, se ha conseguido que un CI
pueda contener miles de puertas lgicas. Con el fin de expresar el grado de complejidad
y capacidad de los CI digitales se han utilizado diferentes terminologas y parmetros en
funcin de la cantidad de compuertas lgicas que puede contener un CI:
SSI: Pequea Escala de Integracin, CI que contienen no ms de 12 puertas lgicas.
MSI: Mediana Escala de Integracin, CI que contiene de 12 a 99 puertas lgicas.
LSI y VLSI: Alta Escala de Integracin y Muy alta escala de integracin, CI que contiene
decenas de miles de puertas lgicas.
ULSI: Ultra alta escala de integracin, CI que contiene ms de 100 000 puertas lgicas.
Todos los CI digitales a excepcin de algunos tipos LSI y VLSI como las memorias, se
dividen en familias lgicas. Ahora bien todos los elementos o dispositivos que pertenecen
a una familia son compatibles entre si, esto quiere decir que poseen las misma
caractersticas de funcionamiento.
Las familias lgicas ms importantes son:
TTL: Logica Transistor-Transistor.
CMOS: Lgica Metal-Oxido Semiconductor con Transistores Complementarios.
4.1 Trminos y Parmetros de los CI Digitales:
Parmetros de voltaje y corriente:
VIH(min): voltaje de entrada de nivel alto; mnimo nivel de voltaje requerido para un 1
lgico en una entrada.
VIL(max): voltaje de entrada de nivel bajo, mximo nivel de voltaje requerido para un
0 lgico en una entrada.
VOH(min): voltaje de salida de nivel alto, mnimo nivel de voltaje requerido para un 1
lgico en una salida.
VOL(max): voltaje de salida de nivel bajo, mximo voltaje de salida requerido para un
0 lgico en una salida.
IIH: corriente de entrada de nivel alto, corriente que fluye en una entrada al aplicrsele
un nivel alto.
REF HT 01
HCT 8 / 14 HOJAS
IIL: corriente de entrada de nivel bajo, corriente que fluye en una entrada al aplicrsele
un nivel bajo.
IOH: corriente de salida de nivel alto, corriente que fluye desde una salida en nivel alto
en determinadas condiciones de carga.
IIH: corriente de salida de nivel bajo, corriente que fluye desde una salida en nivel bajo
en determinadas condiciones de carga.
Factor de Carga de Salida y Entrada (Fan-out, Fan-in)

Fan-out: Mximo nmero de elementos lgicos que pueden conectarse a una salida.
Fan-in: Mximo nmero de elementos lgicos que puede aceptar una entrada:
Retardos en la propagacin:
TPLH: Tiempo de retardo de una puerta lgica al pasar de 0 a 1 lgico.
TPHL: Tiempo de retardo de una puerta lgica al pasar de 1 a 0 lgico.
Por lo general estos tiempos de retardo son distintos y dependen de las condiciones de
carga.
Requerimientos de Potencia:
La cantidad de potencia que necesita un CI se especifica por lo general en trminos de
corriente ICC consumida por la fuente de alimentacin y el voltaje que suministra VCC. La
potencia real es el producto de ambas cantidades. Sin embargo, en muchos CI el
consumo de corriente varia segn los estados lgicos de los circuitos en el encapsulado,
de ah que:
ICCH: Es el consumo de corriente de la fuente de alimentacin cuando los niveles lgicos
del CI son altos, y
ICCL: Es el consumo de corriente de la fuente de alimentacin cuando los niveles lgicos
del CI son bajos.
Por lo general estos dos valores son distintos siendo necesario calcular la corriente
promedio la cual es:
ICC(prom) =(ICCH + ICCL) / 2
Con lo cual el consumo de potencia promedio ser:
PD (prom) = ICC(prom) x VCC
Producto Velocidad-Potencia:
En general, es deseable que un CI tenga menores retardos en la propagacin (mayor
velocidad), as como bajos valores en la disipacin de potencia. Un medio para comparar
y medir el desempeo global de una familia de CI en este aspecto es el producto
velocidad-potencia, el cual se define multiplicando el retardo de propagacin de una
compuerta por la potencia que disipa. Por ejemplo una compuerta que tiene un retardo de
propagacin de 10 ns y disipa una potencia de 10 mW, tendr un producto velocidadpotencia igual a:
10 ns x 10 mW = 100 x 10-12 W-s.
lo que equivale a 100 pj (picojoules). Obviamente es deseable que un CI tenga un valor
bajo de producto velocidad-potencia.
REF HT 01
HCT 9 / 14 HOJAS

Inmunidad al Ruido:
Se refiere a la capacidad de un CI para tolerar voltajes de entrada ruidosos sin alterar su
funcionamiento. La inmunidad al ruido se especifica en mV (milivoltios) o en V (voltios).
Podemos distinguir:
VNL: Voltaje de ruido permisible en una entrada que se encuentra en nivel bajo.
VNH: Voltaje de ruido permisible en una entrada que se encuentra en nivel alto.
4.2 Familia Lgica TTL:
La familia de CI TTL (Lgica de Transistor a Transistor) en la actualidad es de amplia
utilizacin, para su fabricacin se utilizan transistores bipolares o BJT, y comprende las
siguientes series:
SERIE 74 (TTL ESTNDAR)
SERIE 74H (TTL DE BAJO CONSUMO DE POTENCIA): (Obsoleta)
SERIE 74H (TTL DE ALTA VELCIDAD): (Obsoleta)
SERIE 74S (TTL SCHOTTKY): (transistor barrera Schottky = 0,25v)
SERIE 74LS (TTL SCHOTTKY DE BAJO CONSUMO DE POTENCIA).
SERIE 74AS (TTL SCHOTTKY AVANZADA).
SERIE 74ALS (TTL AVANZADA SCHOTTKY DE BAJO CONSUMO DE POTENCIA).
A continuacin se muestra una tabla comparativa de los parmetros de cada serie TTL:
FAMILIA LGICA TTL
Rangos de Voltaje de Vnominal = 5v
Vmin = 4,45v
Alimentacin ( VCC)
Mmax = 5,25V
Parmetros
de
74
74L
74H
74S
74LS
74AS
74ALS
voltaje
2,5
2,5
2,7
2,4
2,7
2,4
2,4
VOH(min)
0,4
0,5
0,5
0,4
0,5
0,4
0,4
VOL(max)
2,0
2,0
2,0
2,0
2,0
2,0
2,0
VIH(min)
0,8
0,8
0,8
0,8
0,8
0,7
0,8
VIL(max)
Parmetros
de
74LS
74AS
74ALS
74
74L
74H
74S
funcionamiento
Retardo
de
9
33
6
3
9,5
1,7
4
propagacin (ns)
Disipacin de potencia
10
1
23
20
2
8
1
(mW)
Producto
velocidad90
33
138
60
19
13,6
4,8
potencia (pj)
Factor de carga de
salida para la misma
10
20
10
20
20
40
20
serie (Fan-out)
Inmunidad al ruido
400
(mV)
Otras caractersticas de la familia TTL:
Entradas Flotantes, Cualquier entrada de un circuito TTL no conectada acta como si
estuviera conectada a un nivel lgico alto, es necesario tener ello en consideracin a la
hora de realizar circuitos con compuertas TTL.
REF HT 01
HCT 10 / 14 HOJAS

Entradas Interconectadas, Si dos o mas entradas TTL se interconectan, estas tendrn
un Fan-out que ser la suma de los Fan-out de cada una de las entradas que intervienen
en la conexin a excepcin de las compuertas NAND y AND, en estos casos el Fan-out
ser el mismo en estado bajo.
Salidas TTL de Colector Abierto, En CI TTL convencionales es imposible interconectar
terminales de salida entre s , ello podra producir el deterioro de los circuitos que
intervienen en la conexin, debido a un exceso en la corriente de salida de uno de ellos al
encontrarse stos con diferentes niveles de salida. Con el fin de poder efectuar la
conexin AND alambrada utilizando CI TTL , stos se han diseado con salidas de
colector abierto que permite la conexin de un resistor exterior que limite la corriente de
salida cuando se efecta la conexin de terminales de salida entre s.
A
B
C
D
P1A
3
A
B
1
7400
P1B
P1A
3
2
6
7408
10
S
C
D
P1C
12
7400
P1D
S
11
13
7400
7400
S = A.B . C.D
S = A.B . C.D
Conexin con circuitos convencionales
Conexin AND alambrada
Ambos circuitos son equivalentes, pero para que la conexin AND alambrada se efecte
sin problemas, es necesario que las puertas del circuito de la derecha sean de colector
abierto.
Vcc
Puerta B
Puerta A
Representacin de las salidas de colector abierto interconectadas entre si.

Salidas TTLTriestado, Salida que permite tres estados de salida posibles: Alta, Baja y
Alta impedancia (Alta Z). El estado de alta impedancia es una condicin en la que el
terminal de salida de un CI presenta alta impedancia en relacin al terminal de tierra y a
VCC. Es decir, el terminal de salida est flotante y no presenta nivel alto ni nivel bajo.
Los CI triestado presentan adems de sus terminales normales, un terminal adicional
cuyo estado lgico determina el funcionamiento del circuito, el cual es denominado
terminal de habilitacin EN y puede ser activado en nivel alto o en nivel bajo. Por ejemplo,
REF HT 01
HCT 11 / 14 HOJAS

veamos el funcionamiento del siguiente circuito inversor triestado a travs de su tabla de
verdad
EN
1
EN
O
1
1
A
X
0
1
S
Alta Z
1
0
P1A
74125
4.3 Familia Lgica CMOS:

La familia de CI CMOS (MOS Complementario) en la actualidad es tambin ampliamente
utilizada, para su fabricacin se utilizan transistores MOSFET canal N y P, y comprende
las siguientes series:
SERIE 4000.
SERIE 74C: Compatible en terminales y en funciones con los dispositivos TTL que tienen
el mismo nmero.
SERIE 74HC(CMOS DE ALTA VELOCIDAD): Versin que mejora a la serie 74C,
compatible en terminales y en funciones con los dispositivos TTL de la serie 74LS.
SERIE 74HCT: De la serie CMOS de alta velocidad, compatible elctricamente con los
dispositivos TTL.
A continuacin se muestra una tabla comparativa de algunas de las caractersticas de la
series CMOS:
FAMILIA LGICA CMOS
Voltaje de Alimentacin
Niveles de Voltaje
VOH(min)
VOL(max)
VIH(min)
VIL(max)
40
3 a 15v
40
VDD
0
70% VDD
30% VDD
74C
3 a 15v
74C
VDD
0
70% VDD
30% VDD
74HC
2 a 6v
74HC
4,9
0,1
3.5
1,0
(VDD=5v)
74HC
74HCT
2 a 6v
74HCT
4,9
0,1
2,0
0,8
(VDD=5v)
74HCT
Parmetros de funcionamiento 40
74C
Disipasin de potencia (mW)
Depende de Depende de
0,0025
0,001
Esttica.
la frecuencia la frecuencia
0,17
0,1
A 100MHz
Velocidad-potencia a 100 KHz
5
1.4
(pj)
Retardo de propagacin (ns)
50
8
Ms veloz
Ms veloz
Factor de carga
Depende del retardo permisible en la propagacin
Margen de ruido en el peor de los
1,5
0,9
casos (V)
Otras caractersticas de la familia CMOS:
REF HT 01
HCT 12 / 14 HOJAS

Entradas flotantes, las entradas no utilizadas en CMOS nunca deben dejarse
desconectadas, todas debes estar conectadas a un nivel fijo de voltaje. Una entrada
CMOS flotante, es susceptible al ruido y a cargas estticas que fcilmente podran activar
los canales MOSFET al estado conductor, produciendo mayor disipacin de potencia y
posible sobrecalentamiento.
Salidas CMOS de Drenador Abierto, las salidas CMOS convencionales nunca deben
interconectarse, ello producira un funcionamiento errneo del circuito. Algunos
dispositivos CMOS estn disponibles con salidas de drenador abierto, que son la contra
parte de los circuitos de colector abierto de TTL. Para interconectar salidas CMOS entre
s es necesaria la conexin de un resistor externo.
1
Vcc
500R
P1A
1
P1B
P1C
Salidas CMOS Triestado, Varios CI CMOS tienen salidas triestado, su operacin es

similar a los dispositivos triestado TTL.
5. SIMBOLOGIA IEEE: En 1984 se introdujo un nuevo conjunto de smbolos estndar
que proporcionan informacin ms til respecto al la funcin de un dispositivo digital
determinado. La ventaja que representa este tipo de simbologa respecto a la
simbologa tradicional es la facilidad con la que se puede distinguir las caractersticas de
funcionamiento de un dispositivo digital complejo.
A continuacin mostramos el significado de algunos de los smbolos empleados por la
simbologa IEEE que ser necesario identificar a fin de familiarizarnos con esta
simbologa cuya aceptacin es cada vez mayor.
AmplificadorIzquierda
Izquierda
Amplificador
AmplificadorDerecha
derecha
Amplificador
SalidaTriestado
triestado
Salida
Terminalactivo
activoen
ennivel
nivelbajo
bajoIzq.
derecha
Terminal
Trminal
erminalactivo
activoen
ennivel
nivelbajo
bajoIzq.
izquierda
Te
alidade
decolector
colectorabierto
abierto nivel
nivelalto.
alto
SS
alida
decolector
colectorabierto
abierto nivel
nivelbajo.
bajo
SS
aalida
lida de
REF HT 01
HCT 13 / 14 HOJAS

6. CUESTIONARIO:
1.- Efectuar las siguientes conversiones:
a) 105 10 a Binario
b) 1011012 a Decimal
c) 165 10 a Hexadecimal
d) AF47 16 a Binario
e) 011110101012 a Hexadecimal
2.- Exprese los siguientes nmeros en cdigo BCD:
a) 467
b) 6599
c) 765
d) 30134
3.- Enumere los tipos de puertas lgicas estudiadas.
4.- Enumere los catorce axiomas del lgebra de Boole y establezca la relacin de cada
axioma con la compuerta lgica correspondiente.
5.- Mencione cules son las implicancias de los teoremas de Morgan respecto a las
compuertas lgicas.
6.- Defina los trminos y parmetros ms importantes de los CI digitales.
7.- Que consideraciones es necesario tener en cuenta cuando se trata de entradas
interconectadas y flotantes en las tecnologas TTL y CMOS.
8.- Como deben conectarse las salidas de colector abierto y que ventajas presentan
respecto a una salida normal tanto en la tecnologa TTL como CMOS.
9.- Explique el fundamento y aplicaciones de las compuertas triestado.
10.- Investigue el funcionamiento y aplicaciones de las compuertas Schmitt Trigger.
REF HT 01
HCT 14 / 14 HOJAS
VCC= 5V
1
2
3
4
SW DIP-4
8
7
6
5
D
C
S
1
No
01
PZA
1
2
330R
2,2K x 4
1
2
Circuito Lgico
D1
ORDEN DE EJECUCIN
Armar y probar circuito combinacional con Protoboard.
puertas lgicas.
Fuente DC.
Multmetro digital.
Punta lgica
CANT
MATERIAL
OBSERVACIONES
MONTAJE DE CIRCUITOS DIGITALES

COMBINACIONALES
HT
Tiempo: 12 Horas
Escala:
REF. HT - 02
HOJA 1/1
2003
LISTA DE MATERIALES
ITEM
01
02
03
04
05
06
UNID.DE
CANTIDAD
DESCRIPCIN
MEDIDA
Pieza
02
Pieza
04
Resistores de 2,2 K W
Pieza
01
Resistores de 330R W
Pieza
01
Pieza
01
LED
Metros
0.5
Cable telefnico
CDIGO
74LS00
-

OPERACIN:
Armar y probar circuito combinacional con puertas lgicas.
Consiste en aplicar los principales axiomas y teoremas del lgebra de Boole para el
diseo armado y prueba de un circuito combinacional sencillo que satisfaga una
aplicacin particular, a partir de ciertas condiciones establecidas y a travs de las
siguientes fases:
Planteamiento del problema
Obtencin de la tabla de verdad
Obtencin de la ecuacin lgica
Simplificacin de la ecuacin obtenida
Implantacin del circuito original e
Implantacin con puertas NAND
PROCESO DE EJECUCIN:
1er Paso
Planteamiento del problema, definicin de las condiciones de operacin del

circuito lgico:
Un nmero binario de cuatro bits D C B A , donde D, es el bit MSB (Bit ms
significativo) y A , es el LSB (Bit menos significativo). Disee un circuito
lgico que produzca una salida de nivel alto siempre que el cdigo binario de
entrada sea mayor que 0011 y menor que 1001.
2do Paso
Obtenga la tabla de verdad en funcin del enunciado anterior :

D
C
B
A
S
0
0
0
0
1
0
0
0
0
1
0
0
1
1
0
0
0
0
1
0
1
0
1
0
0
1
1
0
1
1
1
0
0
0
0
1
1
0
0
1
0
1
0
1
1
1
0
1
0
0
1
1
1
0
1
1
0
1
1
1
1
1
1
1
Tabla de verdad No 1
3er Paso
Obtenga la ecuacin lgica de la tabla de verdad No 1utilizando los 1

lgicos, de modo que la ecuacin obtenida quede expresada en la forma de
sumatoria de productos:
HO
REF HT - 02
1 / 3 HOJAS

4to Paso
Simplifique la ecuacin lgica utilizando los axiomas y teoremas del lgebra

de Boole o el mapa de Karnaung:
5to Paso
Implante el circuito lgico en funcin de la ecuacin anterior y complete la

figura No 1
VCC= 5V
SW DIP-4
1
2
3
4
8
7
6
5
D
C
S
1
B
1
1
2
330R
2,2K x 4
1
2
Circuito Lgico
D1
Figura No 1
6to Paso
Implante el circuito con puertas NAND y complete la figura No 2.
HO
REF HT - 02
2 / 3 HOJAS

VCC= 5V
SW DIP-4
1
2
3
4
8
7
6
5
D
C
S
1
B
1
1
2
330R
2,2K x 4
1
2
Circuito Lgico
D1
Figura No 2
7mo Paso
Conecte el circuito de la figura No 2, y verifique las conexiones realizadas.
8vo Paso
Ajuste la fuente de alimentacin a 5 voltios. Tenga la precaucin de no

sobrepasar la mxima especificacin de voltaje de alimentacin y cuide
de aplicar la polaridad correcta.
9no Paso
Utilizando el dip switch aplique a las entradas del circuito D C B A , los

cdigos consignados en la tabla de verdad No 1, y verifique los estados de
salida, stos deben coincidir con los de dicha tabla.
10mo Paso
Compare los resultados obtenidos con lo estudiado en la teora y obtenga

sus conclusiones.
HO
REF HT - 02
3 / 3 HOJAS
CIRCUITOS LOGICOS COMBINACIONALES

INTRODUCCIN
En el apartado anterior estudiamos las diferentes compuertas lgicas y las relaciones que
stas tienen con el lgebra de Boole . Ahora es necesario empezar a estudiar las
caractersticas de diseo y de funcionamiento de circuitos constituidos por combinaciones
de las compuertas lgicas ya estudiadas, a estos circuitos se les conoce como circuitos
lgicos combinatorios o combinacionales, puesto que el nivel lgico a la salida depende
en todo momento de los niveles lgicos de entrada. Un circuito combinacional no posee
caractersticas de memoria su salida slo depende del valor que se presenta en sus
entradas.
En este apartado estudiaremos la forma como realizar circuitos lgicos que cumplan una
funcin determinada a travs de las siguientes fases:
- Planteamiento del problema y/o elaboracin de la tabla de verdad.
- Obtencin de la ecuacin lgica.
- Simplificacin de la ecuacin lgica.
- Implantacin del circuito lgicos.
1. OBTENCIN DE UNA ECUACIN LOGICA A PARTIR DE UNA TABLA DE VERDAD
Una tabla de verdad representa las condiciones de entrada y salida de un circuito lgico,
cuando trabajamos con lgica positiva, son consideradas solamente aquellas condiciones
de entrada en las que la salida es un 1 lgico, en cuyo caso las funciones lgicas
quedan expresadas en la forma de sumatoria de productos, la expresin lgica as
obtenida representa el circuito lgico solucin para dicha tabla de verdad, el cual puede
adems ser sometido a un proceso de simplificacin. Por ejemplo dada la siguiente tabla
de verdad, obtener la ecuacin lgica:
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
0
1
1
1
0
0
0
0
Puesto que en la tabla de verdad se registran tres entradas A, B, C,

el nmero de posibles de estados de entrada se puede expresar en
funcin de: 2n , donde n representa el nmero de entradas. (23 = 8)
Para expresar la ecuacin lgica tomaremos aquellas estados en los
que S =1. Por tanto La ecuacin lgica ser:
S = A B C + A B C + A B C La cual representa la sumatoria de
los productos de los estados lgicos de las entradas para las cuales
el valor de S = 1. Es decir:
S=001+010+011
2. SIMPLICACIN DE FUNCIONES Y CIRCUITOS LGICOS

Una vez que se ha obtenido la expresin lgica para un determinado circuito lgico, se
procede a la reduccin algebraica de la expresin a travs de la utilizacin de los axiomas
y teoremas del lgebra de Boole. La nueva expresin lgica simplificada se podr utilizar
para implantar un circuito equivalente al original pero con menos puertas y conexiones.
Por ejemplo el circuito lgico de la expresin lgica anterior es el siguiente:
HCT
REF HT - 02
1 / 9 HOJAS
CIA
1
2
CIA
7404
CIA
1
1
2
13
12
7411
7404
CIA
CIA
1
1
2
13
C1A
12
1
2
13
12
7404
7411
7427
CIA
1
2
13
12
7411
Si simplificamos la expresin anterior utilizando los axiomas del lgebra de Boole

tendremos:
S = A B C + A B C + A B C
Utilizando el dcimo axioma: A(B + C) = A . B + A . C, tendremos:
S = A(B C + B C + B C )
Utilizando el mismo teorema anterior:
S = A(B C + B(C + C ))
Utilizando el octavo axioma A + A = 1 :
S = A(B C + B(1))
Utilizando el quinto axioma A 1 = A :
S = A(B C + B )
Utilizando el noveno axioma A + B = B + A:
S = A(B + B C )
Utilizando el catorceavo axioma A + A B = A + B :
S = A(B + C )
Por ltimo utilizando el dcimo axioma A(B + C) = A . B + A . C , tendremos:
S = A B + AC
Por lo que el circuito equivalente ser:
HCT
REF HT - 02
2 / 9 HOJAS
A B C
C1A
C2A
1
1
3
2
C3A
7404
1
7408
3
2
C2B
4
7432
6
5
7408
3. SIMPLIFICACIN DE FUNCIONES LGICAS UTILIZANDO EL MAPA DE

KARNAUGH
La simplificacin de funciones lgicas utilizando el mapa de Karnaugh se realiza a travs
de los siguientes pasos:
1.- Dibujando el mapa en funcin al nmero de variables.
a. Cuando se trata de dos variables (A, B)
B
b. Cuando se trata de tres variables (A, B, C)
C
C
B
c. Cuando se trata de cuatro variables (A, B, C, D)

C
C
B
A
B
A
B
D
HCT
REF HT - 02
3 / 9 HOJAS

2.- Cada cuadrado, de cada una de las figuras geomtricas, est definido por la
interseccin de las variables convergentes. Por ejemplo, en el caso de 4 variables, el
cuadrado sombreado est representado y definido por ABCD.
C
C
A
A
B
3.- Colocar el dgito 1, para cada valor de salida 1 de la funcin lgica a simplificar, en los
recuadros respectivos.
4.- Agrupar los dgitos 1 en la siguiente secuencia (siempre que sean trminos
adyacentes):
Grupos de 16
Octetos
Cuadros
Pares, o
Individualmente
5.- Unir los grupos, para eliminar aquellos que se superponen.

6.- Unir los resultados obtenidos mediante signos +.
Ejemplo 1: Dada la siguiente tabla de verdad, obtener la ecuacin lgica y simplificarla
utilizando el mapa de Karnaugh:
A
B
S
1
0
0
0
1
0
1
0
1
1
1
1
f = A B + A B + A B
Una vez obtenida la ecuacin lgica de la tabla de verdad procedemos a la simplificacin:
1 Paso: Desarrollar la funcin en binario y colocar las variables en orden
f = 00 + 10 + 11 = A B + A B + AB
2 Paso: Construir el Mapa de Karnaugh, con 2 variables.
HCT
REF HT - 02
4 / 9 HOJAS

B
A
A
3 Paso: Colocar dgitos 1 por cada sumando de la funcin lgica obtenida en los
recuadros correspondientes.
Como f = A B + A B + AB :
A
A
AAB
B =
AB =
AB =
Luego f = A B + A B + AB , graficada en el Mapa de Karnaugh.
4 Paso: Agrupar los dgitos 1. En este caso, se hace por pares.
5 Paso: Obtener el resultado de los grupos, as:

El grupo horizontal est definido por A, en este grupo B queda eliminado por pertenecer
B yB
a:
El grupo vertical est definido por B, en este grupo A queda eliminado por pertenecer a:
A y A
Luego el resultado ser
HCT
REF HT - 02
5 / 9 HOJAS

f = A+ B
Podemos comprobar el resultado anterior efectuando la minimizacin, mediante los
teoremas del lgebra de Boole. Luego:
f = (0, 2, 3)
f = 00 + 10 + 11
f = A B + AB + AB = A B + A ( B + B)
f = AB+ A= A+B
Ejemplo 2: Minimizar la siguiente funcin:
f = ( 4, 6, 9, 11, 12,14)
f = 0100 + 0110 + 1001 + 1011 + 1100 + 1110
f = A B C D + A B C D + AB C D + A B C D + A B C D + A B C D
Como hay 4 variables, se tendrn en cuenta para ubicar los dgitos. Ejemplo:
ABCD =
ABCD =
1
B
B
1
A
B
D
B
D
Luego, la funcin graficada y agrupada por pares y/o cuadros en el Mapa de Karnaugh,
es:
a sea :
A
1
B
1
A
1
D
1
D
B
D
1
D
B
D
La agrupacin tomada da como resultado:

Grupo de cuatro
Grupo horizontal de dos
B D, porque A + A = 1 y C + C = 1 (Se eliminan)

ABD porque C + C = 1 (Se elimina)
HCT
REF HT - 02
6 / 9 HOJAS

Luego, la funcin minimizada es: f = A BD + B D
4. IMPLANTACIN DE CIRCUITOS LGICOS:
Cuando una ecuacin lgica esta expresada en la forma de sumatoria de productos para
su implantacin se requieren una o mas compuertas AND y una sola compuerta OR. Una
de las razones por las que se utiliza la forma de sumatoria de productos es que se puede
implantar usando solo puertas NAND . lo que incrementa en casi nada o muy poco la
complejidad del circuito en relacin con las implantaciones AND / OR . Esta e s una
caracterstica importante puesto que las compuertas NAND son el tipo de compuerta ms
comercial de la familia TTL.
A fin de implantar un circuito lgico utilizando puertas NAND, la expresin lgica del
mismo debe necesariamente estar expresada en la forma sumatoria de productos, de esta
manera la implantacin con NAND consiste slo en reemplazar cada compuerta del
circuito original por una compuerta NAND . La nica excepcin se da cuando la expresin
de la forma sumatoria de productos contiene trminos con una sola variable como por
ejemplo S = A + AB , en este caso la implantacin requiere de una compuerta NAND que
actu como inversor para el trmino que posee una sola variable.
Por ejemplo sea la funcin lgica:
S = AB + AC
El circuito lgico correspondiente a la implantacin con puertas lgicas AND OR y NOT y
la implantacin con puertas NAND se muestran en la figura siguiente:
A
C1A
C2A
1
1
3
2
C3A
1
7404
7408
C2B
4
6
7432
5
7408
C
U?A
1
U?A
3
3
2
U?A
1
7400
7400
U?A
1
3
7400
2
7400
HCT
REF HT - 02
7 / 9 HOJAS

5. SIMBOLOGA IEEE
1
2
1
2
4
5
4
5
9
10
9
10
11
12
13
&
12
13
7408
1
2
11
7432
2
3
4
5
5
6
9
10
8
9
10
12
13
11
11
12
13
7400
11
10
13
12
7404
&
7402
HCT
REF HT - 02
8 / 9 HOJAS

6. CUESTIONARIO
1.- Dadas las siguientes ecuaciones lgicas, realizar el circuito lgico correspondiente,
utilizando puertas lgicas AND. OR y NOT:
S = A B C + A B C + A B C
S = AB(C + D )
S = ( A + B + C D E ) + BC D
S = MN (P + N )
2.- Dado el circuito de la figura siguiente, obtener la ecuacin lgica correspondiente:

1
A
3
7408
3
2
7486
7408
3.- Simplificar las siguientes funciones utilizando el lgebra de Boole:
S = ABC
S = (P + Q )(P + Q )
S = PQ R + PQR + PQ R + PQR + PQR
S = ABCD + ABC D + ABC D + ABC D + ABC D + ABC D + ABC D + ABCD
4.- Utilizando el mapa de Karnaugh disee un circuito lgico que convierta el cdigo BCD
al formato siete segmentos. Investigue respecto a las condiciones NO IMPORTA
utilizadas para la simplificacin de funciones con mapa de Karnaugh.
5.- Implemente el circuito anterior utilizando puestas lgicas NAND.
6.- Realice la interpretacin de la simbologa IEEE para puertas lgicas y explique las
ventajas en relacin a la simbologa tradicional.
HCT
REF HT - 02
9 / 9 HOJAS
SW DIP-6
No
01
02
PZA
D7
D6
D5
1
2
1
2
1
2
1
2
D8
1
2
2,2K x 6
1
2
74LS138
G1
G2A
G2B
15
14
13
12
11
10
9
7
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
6
4
5
A
B
C
Vcc= 5v
330R x 8
2
1
1
2
3
12
11
10
9
8
7
1
2
3
4
5
6
D4
D3
D2
D1
ORDEN DE EJECUCIN
Armar y probar circuitos decodificadores
Protoboard.
Armar y probar circuito decodificador BCD a Alicate de punta redonda.
Fuente DC.
7 segmentos.
Multmetro digital.
Punta lgica
CANT
MONTAJE DE CIRCUITOS
DECODIFICADORES
MATERIAL
HT
OBSERVACIONES
REF. HT - 03
Tiempo: 12 Horas
Escala:
HOJA 1/1
2003
LISTA DE MATERIALES
ITEM
01
02
03
04
05
06
07
08
09
UNID.DE
CANTIDAD DESCRIPCIN-ESPECIFICACIONES
MEDIDA
Pieza
01
CI. Decodificador de 2 a 4
Pieza
01
CI. Decodificador de 3 a 8
Pieza
01
CI. Decodifcador BCD a 7 segmentos
Pieza
01
Display nodo comn
Pieza
06
Resistores 2,2 K W
Pieza
08
Resistores 330 - W
Pieza
01
Dip switch 8 bits
Pieza
04
Diodos LED
Metros
01
Cable telefnico.
CDIGO
74LS139
74LS138
74LS47
-

OPERACIN:
Armar y probar circuitos decodificadores.
Consiste en conectar circuitos sencillos con la finalidad de comprobar experimentalmente
el funcionamiento de los circuitos decodificadores binarios, utilizando para ello las tablas
de verdad que resumen su funcionamiento y comprendiendo previamente la funcin de
cada uno de sus terminales.
Los decodificadores se emplean siempre que es necesario activar una salida o conjunto
de ellas cuando se presenta un determinado cdigo en la entrada, estos niveles
provienen con frecuencia de un contador binario o un registro.
Los decodificadores se emplean con frecuencia en los sistemas de memoria de una
computadora, respondiendo a las direcciones provenientes de la unidad de
procesamiento central para activar la localidad de memoria sealada por la direccin,
denominndose en este caso como decodificador de direcciones.
1.- ARMAR Y PROBAR CIRCUITO DECODIFICADOR DE 2 A 4:
1er Paso
Identificar el CI 74LS139 utilizando el manual ECG o el diagrama que

mostramos a continuacin, identifique tambin los dems dispositivos
empleados en el circuito y compruebe su estado de operacin.
2do Paso
Conecte el circuito de la figura No 1 y revise las conexiones efectuadas.
3er Paso
Ajuste la fuente de alimentacin a 5 voltios y alimente el circuito. Tenga la

precaucin de no superar la mxima especificacin de tensin de
alimentacin y cuide adems de aplicar la polaridad correcta.
4to Paso
Utilizando los dip switch, aplique a los terminales de entradas A, B y al

terminal de habilitacin G (activo en nivel bajo) los niveles lgicos
consignados en la tabla de verdad No 1 y verifique y anote los niveles
lgicos observados en los terminales de salida.
Tenga presente que el terminal de entrada B es el MSB (Bit ms
significativo) del cdigo binario de entrada y el terminal de entrada A es el
LSB (Bit menos significativo) del mismo cdigo.
HO
REF HT - 03
1 / 4 HOJAS

SW DIP-3
1
2
3
2
3
1
6
5
4
A
B
G
Y0
Y1
Y2
Y3
Vcc= 5v
4
5
6
7
D4
1
2
330R x 4
2
1
1
2
2,2K X 3
2
1
74LS139
D3
D2
D1
Figura No 1
T. Habilitacin T. de Entrada
G
B
A
X
X
1
0
0
0
1
0
0
0
1
0
1
1
0
5to Paso
Y3
T. de Salida
Y2
Y1
Y0

sus conclusiones.
2.- ARMAR Y PROBAR CIRCUITO DECODIFICADOR DE 3 A 8:
1er Paso
Identificar el CI 74LS138 utilizando el manual ECG o el diagrama anterior,

identifique tambin los dems dispositivos empleados en el circuito y
compruebe su estado de operacin.
2do Paso
HO
REF HT - 03
2 / 4 HOJAS

SW DIP-6
D7
D6
D5
1
2
1
2
1
2
1
2
D8
1
2
2,2K x 6
1
2
74LS138
G1
G2A
G2B
15
14
13
12
11
10
9
7
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
6
4
5
A
B
C
Vcc= 5v
330R x 8
2
1
1
2
3
12
11
10
9
8
7
1
2
3
4
5
6
D4
D3
D2
D1
Figura No 2
3er Paso

4to Paso
Utilizando los dip switch, aplique a los terminales de entradas A, B, C y a

los terminales de habilitacin G21, G2A, G2B los niveles lgicos
consignados en la tabla de verdad No 2 y verifique y anote los niveles
lgicos observados en los terminales de salida.
Tenga presente que el terminal de entrada C es el MSB (Bit ms
significativo) del cdigo binario de entrada y el terminal de entrada A es el
T. Habilitacin
G1
G2A G2B
X
X
0
X
1
X
1
X
X
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
T. de Entrada
C
B
A
X
X
X
X
X
X
X
X
X
0
0
0
1
0
0
0
1
0
1
1
0
0
0
1
1
0
1
0
1
1
1
1
1
T. de salida
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
HO
REF HT - 03
3 / 4 HOJAS

5to Paso

sus conclusiones.
HO
REF HT - 03
4 / 4 HOJAS

OPERACIN:
Armar y probar circuito decodificador BCD a 7 segmentos.
el funcionamiento de un circuito decodificador BCD a 7 segmentos, utilizando para ello
las tablas de verdad que resumen su funcionamiento y comprendiendo previamente la
funcin de cada uno de sus terminales.
Una gran parte de estos decodificadores utilizan una configuracin de 7 segmentos para
presentaciones numricas. Estos dispositivos acompaados de los visualizadores de 7
segmentos son utilizados para la visualizacin decimal de datos procesados en cdigo
BCD, los cuales proviene normalmente de un contador o un registro.
1er Paso

empleados en el circuito y compruebe su estado de funcionamiento.
NOTA: El visualizador utilizado debe ser del tipo nodo comn, utilizando un
multmetro o el manual ECG identifique sus terminales.
2do Paso
3er Paso

4to Paso
Utilizando los dip switch, aplique a los terminales de entradas D, C, B, A, LT

y RBI, los niveles lgicos consignados en la tabla de verdad No 1 y verifique
utilizando un multmetro los niveles lgicos que aparecen en los terminales
de salida A,B,C,D,E,F,G Y RBO as como el nmero visualizado. Anote
estos datos en dicha tabla.
HO
REF HT - 03
1 / 2 HOJAS

Tenga presente que el terminal de entrada D es el MSB (Bit ms
significativo) del cdigo BCD de entrada y el terminal de entrada A es el
SW DIP-6
1
2
3
4
5
6
1
2
4
8
BI/RBO
RBI
LT
5v
A
B
C
D
E
F
G
13
12
11
10
9
15
14
1
1
1
1
1
1
1
2
2
2
2
2
2
2
330R x 7
74LS47
330R
2,2K x 6
7
1
2
6
4
5
3
Vcc = 5v
12
11
10
9
8
7
D1
Figura No 1
ENTRADAS
LT RBI D
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
X
X
X
N
5to Paso
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
X
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
X
BI/RBO
SALIDAS
C D E

sus conclusiones.
HO
REF HT - 03
2 / 2 HOJAS
CIRCUITOS DECODIFICADORES
INTRODUCCIN:
Los sistemas digitales trabajan con datos e informaciones codificadas en binario que son
continuamente utilizados de alguna manera. Una operacin de las ms utilizadas para el
procesamiento de datos binarios es la decodificacin, operacin que se realiza a travs
de un CI MSI capaz de convertir un tipo de cdigo en otro.
Los circuitos decodificadores se disean en base a compuertas lgicas mediante los
procedimientos utilizados en el diseo de circuitos lgicos combinacionales, estudiados
en el tema anterior.
En esta parte estudiaremos la estructura bsica, el principio de funcionamiento, las
caractersticas de interconexin con otros circuitos y las aplicaciones ms importantes de
los circuitos decodificadores binarios y de aquellos circuitos decodificadores que
convierte el cdigo BCD al l formato 7 segmentos para la visualizacin decimal o
hexadecimal de datos.
1. DECODIFICADORES BINARIOS:
Terminales de Salida
DECODIFICADOR
Terminales de Entrada
Un decodificador es un circuito lgico que posee un nmero de terminales de entrada

por lo general menor al nmero de terminales de salida.
En un circuito decodificador el cdigo de entrada es convertido en la salida en otro tipo de
cdigo, adems para cada cdigo de entrada existe un cdigo nico de salida
correspondiente.
Los decodificadores presentan por lo general tres tipos de terminales:
Terminales de entrada, denotados por lo general con la letra I, o con letras maysculas
como A, B, C...
Terminales de salida, denotados por lo general con la letra On o Yn, donde n representa
el nmero de salida y,
Terminales de habilitacin o de control de CI, denotados por lo general con la letra G, o la
sigla EN (Habilitacin).
Terminales de Control o de
Habilitacin.
HCT
REF HT - 03
1 / 8 HOJAS

Los decodificadores binarios constituyen el tipo de decodificador ms comnmente
usado, este decodificador posee n entradas y 2n salidas por lo que se le conoce como
decodificador de n a 2n o como decodificador 1 de 2n .
Por ejemplo un decodificador binario que posee cuatro terminales de entrada, tendr 24 =
16 salidas y se le denominar, decodificador de 4 a 16. Al poseer cuatro entradas
binarias, estas cuatro entradas soportarn solamente 24 = 16 cdigos binarios diferentes,
cada uno de los cuales activar una nica salida, debido a ello a este decodificador
tambin se le conocer como decodificador 1 de 16.
A continuacin se muestra la tabla de verdad de un circuito decodificador binario de 2 a 4.
T. Habilitacin
EN
0
1
1
1
1
T. de Entrada
I1
I0
X
X
0
0
1
0
0
1
1
1
T. de Salida
O3
O2
0
0
0
0
0
0
1
0
0
1
O1
0
0
1
0
0
O0
0
1
0
0
0
Las ecuaciones lgicas:

O0 = I1 I 0
O1 = I1 I 0
O 2 = I1 I 0
O3 = I 1 I 0
Circuito lgico.
C3A
C1A
I0
1
2
13
12
O0
O1
O2
12
O3
7404
C1
C1B
3
4
5
C3B
I1
7411
C1C
7404
9
10
11
7411
C2A
EN
1
2
13
7411
El circuito decodificador anterior posee una entrada de habilitacin activa en nivel alto, de
modo que si el terminal EN se encuentra en nivel bajo todas las salidas estarn inactivas
HCT
REF HT - 03
2 / 8 HOJAS

es decir estarn en nivel bajo sin importar el cdigo que est presente en las entradas I0
e I1, por el contrario si EN asume un nivel lgico alto el decodificador responder a los
cdigos de entrada, es decir; activar con un nivel alto la salida O0 cuando el cdigo
presente en las entradas I1 e I0 sea 0 0; activar con un nivel alto la salida O1 cuando el
cdigo presente en las entradas I1 e I0 sea 0 1; activar con un nivel alto la salida O2
cuando el cdigo presente en las entradas I1 e I0 sea 1 0; y por ltimo activar con un
nivel alto la salida O3 cuando el cdigo presente en las entradas I1 e I0 sea 1 1.
1.1 Decodificador Dual 74LS139: Es un decodificador binario dual de 2 a 4 (o
decodificador 1 de 4), pertenece a la familia lgica TTL, Como la mayora de los
decodificadores comerciales el 74LS139 tiene sus terminales de salida activos en nivel
bajo debido a que las compuertas inversoras son ms rpidas que las no inversoras. As
mismo su terminal de habilitacin es activo en nivel bajo, lo que significa que para que el
74LS139 trabaje normalmente es necesario llevar el terminal de habilitacin a nivel bajo,
de lo contrario el CI no estar habilitado y sus terminales de salida estarn inactivos es
decir en este caso todos estarn en nivel alto.
A continuacin se muestra la tabla de verdad y el smbolo lgico del CI 74LS139.
T. Habilitacin
G
1
0
0
0
0
T. de Entrada
B
A
X
X
0
0
1
0
0
1
1
1
T. de Salida
Y2
Y1
1
1
1
1
0
1
1
0
1
1
Y3
1
1
1
1
0
Y0
1
0
1
1
1
Algunos fabricantes en las hojas de datos indican los niveles lgicos utilizando las letras
H = 1 y L = 0.
C1A
2
3
1
A
B
G
C1B
Y0
Y1
Y2
Y3
4
5
6
7
74S139
14
13
15
A
B
G
Y0
Y1
Y2
Y3
12
11
10
9
74S139
Es importante hacer notar que el circulo marcado en los terminales de salida y

habilitacin del CI indican que dichos terminales son activos en nivel bajo.
1.2 Decodificador 74LS138: : Es un decodificador binario de 3 a 8 (o decodificador 1 de
8), pertenece a la familia lgica TTL, Como la mayora de los decodificadores comerciales
el 74LS138 tiene sus terminales de salida activos en nivel bajo. As mismo posee tres
terminales de habilitacin de los cuales uno es activo en nivel alto y los otros dos son
activos en nivel bajo, lo que significa que para que el 74LS138 trabaje normalmente es
necesario llevar sus tres terminales de habilitacin a los niveles indicados, de lo contrario
el CI no estar habilitado y sus terminales de salida estarn inactivos es decir en este
caso todos estarn en nivel alto.
A continuacin se muestra la tabla de verdad y el smbolo lgico del CI 74LS138.
HCT
REF HT - 03
3 / 8 HOJAS
T. Habilitacin
G1
G2A G2B
X
X
0
X
1
X
1
X
X
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
T. de Entrada
C
B
A
X
X
X
X
X
X
X
X
X
0
0
0
1
0
0
0
1
0
1
1
0
0
0
1
1
0
1
0
1
1
1
1
1
T. de salida
Y7 Y6 Y5
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
0
1
1
1
0
Y4
1
1
1
1
1
1
1
0
1
1
1
Y3
1
1
1
1
1
1
0
1
1
1
1
Y2
1
1
1
1
1
0
1
1
1
1
1
Y1
1
1
1
1
0
1
1
1
1
1
1
Y0
1
1
1
0
1
1
1
1
1
1
1
C1A
1
2
3
6
4
5
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
A
B
C
G1
G2A
G2B
15
14
13
12
11
10
9
7
74LS138
1.3 Decodificadores Binarios en Cascada: Con la finalidad de decodificar palabras de

cdigo mayores, es posible utilizar decodificadores binarios mltiples conectados en
cascada. Por ejemplo es posible constituir un decodificador de 4 a 16 utilizando dos CI
74LS138 como se muestra a continuacin.
C1
1
2
3
+V
D
C
B
A
6
4
5
A
B
C
G1
G2A
G2B
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
15
14
13
12
11
10
9
7
74S138
C2
1
2
3
C3A
1
+V
2
7404
6
4
5
A
B
C
G1
G2A
G2B
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
15
14
13
12
11
10
9
7
74S138
En la figura anterior se ha conectado los terminales G1 G2A Y G2B de modo que para
los ocho primeros cdigos de entrada est habilitado solamente el CI superior y para los
ocho siguientes cdigos el CI inferior se encuentre habilitado. El terminal G2A constituye
la cuarta entrada del nuevo decodificador, al mismo tiempo esta cuarta entrada constituye
HCT
REF HT - 03
4 / 8 HOJAS

el dgito ms significativo del cdigo de entrada, el cual es 0 para los primeros ocho
cdigos de entrada, lo que habilita al CI C1 y a travs del negador deshabilita al CI C2.
Durante los ocho ltimos cdigos de entrada, la entrada D vale 1, lo que permite la
habilitacin del CI C2 a travs del negador y la inhabilitacin del CI C1. Los terminales
de entrada CBA trabajan normalmente segn el CI habilitado y segn el cdigo presente
en los mismos.
2. DECODIFICADORES DE 7 SEGMENTOS:
Un decodificador de siete segmentos presenta cuatro entradas para cdigo BCD y siete
salidas, las cuales nos permiten desplegar datos decimales utilizando adicionalmente un
exhibidor como un display en base a diodos led o uno de cristal lquido en el formato 7
segmentos.
Los decodificadores de siete segmentos trabajan asociados con displays del tipo nodo
comn cuando las salidas de los mismos son activas en nivel bajo como es el caso de CI
74LS47, as mismo trabajan asociados con displays del tipo ctodo comn cuando las
salidas de los decodificadores son activas en nivel alto como en el caso del CI 74LS48.
Display
Decodificador
De
Siete Segmentos
Decodificador de Siete Segmentos 74LS47: Es un CI decodificador de siete

segmentos, acepta seis entradas, cuatro de stas (DCBA) representan un nmero
binario de cuatro bits entre 0 y 15. Los nmeros binarios entre 0 y 9 generan un
despliegue que es el nmero decimal correspondiente al nmero, las seis combinaciones
de entrada restantes generan smbolos que se pueden utilizar para llevar varios tipos de
informacin por ejemplo sobreflujo.
Las salidas (abcdefg) son activas en nivel bajo como se indica en el smbolo lgico y
estn diseadas para excitar ya sea leds o lmparas incandescentes, puesto que son
salidas de colector abierto.
Adems este CI posee algunos terminales adicionales como:
-LT = Lamp Test (Si LT = 0, provoca que todos los segmentos se enciendan a modo de
prueba)
-RBI = Ripple Blanking Input (Si RBI = 0, provoca que todos los segmentos se apaguen,
puede ser utilizada para modular la brillantes del despliegue)
-BI/RBO = Blanking Input / Ripple Blanking Output (Terminal de salida indicador del
estado provocado por el terminal RBI al ser puesto ste en nivel bajo).
A continuacin se muestra la tabla de verdad y el smbolo lgico del CI 74LS47
HCT
REF HT - 03
5 / 8 HOJAS

N
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
BI
RBI
LT
ENTRADAS
LT RBI D C B
0 0 0
1
1
0 0 0
X
1
0 0 1
X
1
0 0 1
X
1
0 1 0
X
1
0 1 0
X
1
0 1 1
X
1
0 1 1
X
1
1 0 0
X
1
1 0 0
X
1
1 0 1
X
1
1 0 1
X
1
1 1 0
X
1
1 1 0
X
1
1 1 1
X
1
1 1 1
X
1
X
X X X X
1
0
0 0 0
0
X X X X
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
X
0
X
BI/RBO
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
a
0
1
0
0
1
0
1
0
0
0
1
1
1
0
1
1
1
1
0
SALIDAS
c
d
e
0
0
0
1
1
0
0
0
1
1
0
0
1
1
0
1
0
0
0
0
0
1
1
0
0
0
0
1
1
0
0
0
1
1
0
0
1
1
1
1
0
1
0
0
1
1
1
1
1
1
1
1
1
1
0
0
0
b
0
0
0
0
0
1
1
0
0
0
1
1
0
1
1
1
1
1
0
f
0
1
1
1
0
0
0
1
0
0
1
1
0
0
0
1
1
1
0
g
1
1
0
0
0
0
0
1
0
0
0
0
0
0
0
1
1
1
0
C1
7
1
2
6
4
5
3
A
B
C
D
BI/RBO
RBI
LT
13
12
11
10
9
15
14
a
b
c
d
e
f
g
7447
A continuacin se muestran los caracteres visualizados para cada cdigo de entrada:
10
11
12
3 ...................
13
14
15
HCT
REF HT - 03
6 / 8 HOJAS

3. APLICACIONES DE LOS CIRCUITOS DECODIFICADORES:
Los circuitos decodificadores se emplean siempre que es necesario activar una salida o
grupo de stas cuando se presenta una combinacin especfica de niveles de entrada.
Estos niveles son proporcionados con frecuencia por un contador o un registro. Cuando
las entradas del decodificador provienen de un contador al que llegan pulsos de manera
continua, las salidas del decodificador binario se activan en forma secuencial y pueden
ser empleadas para temporizacin o para la activacin secuencial de dispositivos.
Los decodificadores tambin son ampliamente empleados en sistemas de memoria,
respondiendo a la direccin proveniente de la unidad de procesamiento central para
activar o habilitar la direccin de memoria enviada, conocindosele en este caso como
decodificador de direcciones.
Otra rea de aplicacin para los decodificadores es la conversin de datos binarios a una
forma de presentacin ms adecuada en dispositivos de visualizacin ya sea en decimal
o en hexadecimal.
4. SIMBOLOGIA IEEE: A continuacin se muestra el smbolo lgico de los circuitos
decodificadores estudiados en esta parte del manual utilizando la simbologa IEEE:
1
2
3
6
4
5
BIN/OCT
1
2
4
&
EN
0
1
2
3
4
5
6
7
15
14
13
12
11
10
9
7
BIN/7-SEG
[T1]
74ALS138
5
G21
&
3
2
3
1
X/Y
1
2
EN
14
13
15
4
5
6
7
12
11
10
9
74ALS139
CT=0
V20
7
1
2
6
1
2
4
8
a20,21
b20,21
c20,21
d20,21
e20,21
f20,21
g20,21
13
12
11
10
9
15
14
7447
HCT
REF HT - 03
7 / 8 HOJAS

5. CUESTIONARIO:
1.- Utilizando puertas lgicas confeccione la tabla de verdad y grafique el circuito de un
decodificador de 3 a 8, cuyas salidas sean activas en nivel alto y que posea adems un
terminal de habilitacin EN activo en nivel bajo.
2.- Utilizando CI 74LS139, 74LS138 grafique el circuito de un decodificador 1 de 64.
3.- Realice la interpretacin de la simbologa IEEE en cuanto respecta a los CI empleados
en esta parte del manual.
4.- Investigue respecto a la implementacin de un circuito para manejar un display LCD.
HCT
REF HT - 03
8 / 8 HOJAS
Vcc = 5v
SW DIP-2
1
2
4
3
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SW DIP-8
EO
1
2
15
330R x 4
EI
14
GS
9
7
6
74LS148
D4
D3
D2
D1
A0
A1
A2
0
1
2
3
4
5
6
7
10
11
12
13
1
2
3
4
1
I1
I3
I5
1
2
2,2K x10
2
1
I7
I6
I4
I2
I0
No
01
PZA
ORDEN DE EJECUCIN
Armar y probar circuitos codificadores.
CANT
Protoboard.
Fuente DC.
Multmetro digital.
Punta lgica
MONTAJE DE CIRCUITOS CODIFICADORES
MATERIAL
OBSERVACIONES
HT
REF. HT - 04
Tiempo: 9 Horas
Escala:
HOJA 1/1
2003
LISTA DE MATERIALES
ITEM
01
02
03
04
05
06
07
UNID.DE
CANTIDAD
DESCRIPCIN
MEDIDA
Pieza
02
CI. Codificador de 8 a 3
Pieza
10
Pieza
04
Pieza
01
Pieza
01
Pieza
04
LED
Metros
0.5
Cable telefnico
CDIGO
74LS148
-

OPERACIN:
Armar y probar circuitos codificadores.
el funcionamiento de los circuitos codificadores binarios, utilizando para ello las tablas de
verdad que resumen su funcionamiento y comprendiendo previamente la funcin de cada
uno de sus terminales.
Los codificadores son normalmente utilizados en circuitos de entrada para teclados, as
mismo, se usan siempre que se requiere la conversin de un tipo de cdigo en otro.
1er Paso

empleados en el circuito y compruebe su estado de operacin.
2do Paso
3er Paso

4to Paso
Utilizando los dip switch, aplique a los terminales de entradas I7....I0 y a los
terminales de habilitacin EI (Enable Input) y EO (Enable Output) los niveles
lgicos consignados en la tabla de verdad No 1 y verifique y anote los
niveles lgicos observados en los terminales de salida A2, A1, A0 y GS.
NOTA :Tenga presente que el terminal de entrada I7 es el MSB (Bit ms
significativo) del cdigo binario de entrada y el terminal de entrada I1 es el
LSB (Bit menos significativo) del mismo cdigo. As mismo observe que los
terminales de salida GS, A2, A1 y A0 son activos en nivel bajo, al igual que
los terminales de entrada I7....I0.
REF HT - 04
HO 1 / 2 HOJAS

Vcc = 5v
SW DIP-2
1
2
4
3
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SW DIP-8
1
2
15
330R x 4
EO
14
GS
9
7
6
74LS148
D4
D3
D2
D1
EI
A0
A1
A2
0
1
2
3
4
5
6
7
10
11
12
13
1
2
3
4
1
I1
I3
I5
1
2
2,2K x10
2
1
I7
I6
I4
I2
I0
Figura No 1
T.Habilitacin
EI
EO
I0
I1
X
X
1
X
X
0
X
X
0
X
X
0
X
X
0
X
X
0
X
X
0
0
X
0
1
0
0
1
1
0
I2
X
X
X
X
X
X
0
1
1
1
T. Entrada
I3
I4
X
X
X
X
X
X
X
X
0
X
1
0
1
1
1
1
1
1
1
1
I5
X
X
X
0
1
1
1
1
1
1
I6
X
X
0
1
1
1
1
1
1
1
I7
X
0
1
1
1
1
1
1
1
1
A2
T. Salida
A1 A0 GS
5TO Paso
Verifique que el CI 74LS148 es un codificador de prioridad activando ms de

dos entradas a la vez, debiendo activarse a la salida el cdigo
correspondiente a la mayor de las entradas activadas.
660 Paso

sus conclusiones.
REF HT - 04
HO 2 / 2 HOJAS
CIRCUITOS CODIFICADORES
INTRODUCCIN
procesamiento de datos binarios es la codificacin, operacin contraria a la
decodificacin, la cual se realiza a travs de CIs MSI capaces de convertir un tipo de
cdigo en otro.
Los circuitos codificadores se disean en base a compuertas lgicas mediante los
anteriormente.
los circuitos codificadores.
1. CODIFICADORES
I0
I1
.
.
.
.
.
.
.
.
.
I9
CODIFICADOR
Los codificadores son sistemas combinacionales que transforman un conjunto de seales

sin codificar en un conjunto que responda a un determinado cdigo. Un circuito
codificador por lo general tiene mayor nmero de terminales de entradas que de salida.
Por ejemplo si se dispone de 10 seales que representan los nmeros del sistema
decimal, un codificador puede encargarse de convertir a cdigo BCD cada una de las 10
seales que en este caso constituiran entradas.
Por lo general un codificador tiene 2n entradas ( o talvez menos) y n salidas, los
terminales de salida generan un cdigo de salida para cada una de las 2n entradas.
D
C
B
A
Tabla de verdad de un codificador de decimal a BCD.

ENTRADAS
Nmero
I0
I1
I2
I3
D(2 )
0
0
0
0
SALIDAS
C(22)
B(21)
0
0
0
0
1
0
1
0
A(20)
0
1
0
1
HCT
REF HT - 04
1 / 5 HOJAS

I4
I5
I6
I7
I8
I9
0
0
0
0
1
1
0
0
1
1
0
0
1
1
1
1
0
0
0
1
0
1
0
1
Las ecuaciones lgicas obtenidas de la tabla de verdad anterior son:

D = I8 + I9
C = I4 + I5 + I6 + I7
B = I2 + I3 + I6 + I7
A = I1 + I3 + I5 + I7 + I9
Para la implementacin del circuito se han utilizado puertas NOR con las salidas negadas
equivalente a 3 puertas OR de 5 entradas cada una as como una puerta OR de dos
entradas.
I0 I1 I2 I3 I4 I5 I6 I7 I8 I9
1
2
3
12
13
7404
P1B
6
P1B
3
74S260
7404
P2A
P1C
5
4
8
9
10
11
P1A
5
1 P1A
2
3
12
13
74S260
74S260
7404
P1A
1
3
2
7432
Codificadores de Prioridad:
Un codificador tiene varias lneas de entrada, slo una de las cuales se activa en un
momento dado y produce un cdigo de salida de N bits que corresponde a la entrada
activada. Un codificador de prioridad incluye la lgica necesaria para asegurar que
cuando dos o ms entradas sean activadas al mismo tiempo, el cdigo de salida
corresponda a la mayor de las entradas. Por ejemplo si en un codificador de prioridad se
activan simultneamente las entradas 7 y 8, el cdigo de salida ser el correspondiente
al nmero 8 (1000)
Codificador de prioridad 74LS148:
El CI 74LS148 es un codificador de prioridad MSI de ocho entradas activas en nivel bajo
y tres salidas igualmente activas en nivel bajo. Adems de sus entradas y salidas este
HCT
REF HT - 04
2 / 5 HOJAS

CI posee un terminal de habilitacin EI (Habilitacin de Entrada), el cual debe estar
activado para que cualquiera de sus salidas est activada, GS (Habilitacin de grupo)
terminal de salida que se activa cuando el dispositivo est habilitado y una o ms de sus
entradas de peticin est activada, la seal de salida EO (Habilitacin de salida),
diseada para ser conectada a la entrada EI de otro 74LS148, EO se activa si EI est
activada, pero no lo est ninguna peticin de entrada, por lo tanto puede habilitarse el CI
de ms baja prioridad.
En la figura siguiente se muestra la tabla de verdad y el smbolo lgico del CI 74LS148
T.Habilitacin
EI
EO
1
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
10
11
12
13
1
2
3
4
0
1
2
3
4
5
6
7
EI
I0
X
X
X
X
X
X
X
X
0
1
A0
A1
A2
GS
EO
I1
X
X
X
X
X
X
X
0
1
1
I2
X
X
X
X
X
X
0
1
1
1
T. Entrada
I3
I4
X
X
X
X
X
X
X
X
0
X
1
0
1
1
1
1
1
1
1
1
I5
X
X
X
0
1
1
1
1
1
1
I6
X
X
0
1
1
1
1
1
1
1
I7
X
0
1
1
1
1
1
1
1
1
A2
1
0
0
0
0
1
1
1
1
1
T. Salida
A1 A0 GS
1
1
1
0
0
0
0
1
0
0
0
1
0
1
1
0
0
0
0
1
0
0
0
1
0
1
1
1
1
1
9
7
6
14
15
74LS148
2. AMPLIACIN DE CIRCUITOS CODIFICADORES

El circuito siguiente muestra la forma como debe conectarse dos CI 74LS148 para
conformar un codificador de 16 a 4. La lgica adicional se encarga de proporcionar cuatro
salidas binarias activas en nivel alto, el terminal GS de C2 se utiliza como la salida mas
significativa del cdigo binario de salida.
Los codificadores son normalmente utilizados en circuitos de entrada para teclados, as
mismo, se usan siempre que se requiere la conversin de un tipo de cdigo en otro.
HCT
REF HT - 04
3 / 5 HOJAS

C4A
1
A3
C1
I0
I1
I2
I3
I4
I5
I6
I7
10
11
12
13
1
2
3
4
5
0
1
2
3
4
5
6
7
A0
A1
A2
GS
9
7
6
14
74LS04
C3A
A2
A1
A0
11
GS
74LS00
C3B
EI
EO
15
4
5
74LS148
74LS00
C2
I8
I9
I10
I11
I12
I13
I14
I15
10
11
12
13
1
2
3
4
5
0
1
2
3
4
5
6
7
A0
A1
A2
GS
9
7
6
C3C
9
10
14
74LS00
C3D
EI
EO
15
12
13
74LS148
74LS00
3. SIMBOLOGA IEEE
HPRI/BIN
10
11
12
13
1
2
3
4
0/Z10
1/Z11
2/Z12
3/Z13
4/Z14
5/Z15
6/Z16
7/Z17
V18
ENa
1011121314151617-
18
a
1a
2a
4a
15
14
9
7
6
74LS148
HCT
REF HT - 04
4 / 5 HOJAS

4. CUESTIONARIO
codificador de 16 a 4 cuyas entradas y salidas sean activas en nivel alto, as mismo
escriba las ecuaciones que describen su funcionamiento.
2.- Utilizando 4 CIs 74LS148 grafique el circuito de un codificador de 32 a 5.
3.- Realice la interpretacin de la simbologa IEEE en cuanto respecta al CI 74LS148.
4.- Investigue respecto a las caractersticas de funcionamiento del CI codificador de
prioridad 74LS147.
HCT
REF HT - 04
5 / 5 HOJAS
Vcc = 5v
SW DIP-8
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SW DIP-4
No
01
PZA
ORDEN DE EJECUCIN
Armar y probar circuitos multiplexores.
CANT
2,2K x 12
A
B
C
G
D1
330R x 2
D0
D1
D2
D3
D4
D5
D6
D7
11
10
9
7
1
2
1
2
1
2
1
2
1
2
1
2
1
2
1
2
1
2
1
2
1
2
4
3
2
1
15
14
13
12
8
7
6
5
1
2
3
4
D2
74LS151
Protoboard.
Fuente DC.
Multmetro digital.
Punta lgica
MONTAJE DE CIRCUITO MULTIPLEXOR
MATERIAL
OBSERVACIONES
HT
REF. HT - 05
Tiempo: 12 Horas
Escala:
HOJA 1/1
2003
LISTA DE MATERIALES
ITEM
01
02
03
04
05
06
07
UNID.DE
CANTIDAD
DESCRIPCIN
MEDIDA
Pieza
02
CI. Multiplexor
Pieza
12
Pieza
02
Pieza
01
Pieza
01
Pieza
02
LED
Metros
0.5
Cable telefnico
CDIGO
74LS151
-

OPERACIN:
Armar y probar circuitos multiplexores.
el funcionamiento de los circuitos multiplexores, utilizando para ello las tablas de verdad
que resumen su funcionamiento y comprendiendo previamente la funcin de cada uno de
sus terminales.
Los multiplexores se emplean por lo general cuando es necesario transmitir datos desde
varias fuentes a un destino determinado.
Los multiplexores son utilizados tambin para la conversin de datos del formato paralelo
al serial, cuando se desea transmitir informacin a distancias considerables.
As mismo es posible tambin generar determinadas funciones lgicas utilizando circuito
multiplexores en lugar de utilizar puertas lgicas.
1er Paso
Identificar el CI 74LS151, utilizando el manual ECG o el diagrama que

utilizados en el circuito y comprobe su estado de operacin.
2do Paso
Conecte el circuito de la figura No 1 y verifique las conexiones efectuadas.
3er Paso

4to Paso
Utilizando los dip switch, aplique a los terminales de entradas D7....D0, al

terminal de habilitacin G, y a los terminales de seleccin C, B, A los niveles
lgicos consignados en la tabla de verdad No 1 y verifique y anote las
informacin presente en los terminales de salida.
NOTA : Este circuito multiplexor presenta dos salidas Y y W, siendo W el
complemento de la salida Y. As mismo observe que el terminal de
habilitacin G es activo en nivel bajo, y que el terminal de seleccin C es el
HO
REF HT - 05
1 / 2 HOJAS

MSB del cdigo de seleccin y el terminal de seleccin A es el LSB del
mismo cdigo.
Vcc = 5v
SW DIP-8
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SW DIP-4
2,2K x 12
A
B
C
G
D1
330R x 2
D0
D1
D2
D3
D4
D5
D6
D7
11
10
9
7
1
2
1
2
1
2
1
2
1
2
1
2
1
2
1
2
1
2
1
2
1
2
4
3
2
1
15
14
13
12
8
7
6
5
1
2
3
4
D2
74LS151
Figura No 1
T.Habilitacin T.Seleccin
T. Entrada de Datos
T. Sal.
G
C
B A D0 D1 D2 D3 D4 D5 D6 D7
Y
X X X X X X X X X X
X
1
0 I0 I1 I2 I3 I4 I5 I6 I7
0
0
0
1 I0 I1 I2 I3 I4 I5 I6 I7
0
0
0
0 I0 I1 I2 I3 I4 I5 I6 I7
1
0
0
1 I0 I1 I2 I3 I4 I5 I6 I7
1
0
0
0 I0 I1 I2 I3 I4 I5 I6 I7
0
1
0
1 I0 I1 I2 I3 I4 I5 I6 I7
0
1
0
0 I0 I1 I2 I3 I4 I5 I6 I7
1
1
0
1 I0 I1 I2 I3 I4 I5 I6 I7
1
1
0
o
Tabla de verdad N 1
NOTA: En la tabla de verdad No 1 la nomenclatura I0, I1, ......, I7,
corresponde a la informacin presente en los terminales de entrada de
datos la cual, puede ser un 1 o un 0 lgico. Anote en la columna Y cual
de todas las seales de entrada aparece en la salida. Para cada cdigo de
seleccin.
5to Paso

sus conclusiones.
REF HT - 05
HO
2/2
HOJAS
CIRCUITOS MULTIPLEXORES
INTRODUCCIN
procesamiento de datos binarios es la multiplexacin, la cual se realiza a travs de CIs
MSI capaces de seleccionar digitalmente de un conjunto de seales de entrada una que
aparezca en la salida en un momento dado.
Los circuitos multiplexores se disean en base a compuertas lgicas mediante los
anteriormente.
los circuitos multiplexores.
1. MULTIPLEXORES
Los multiplexores son sistemas combinacionales que aceptan varias entradas de datos y
permite la salida de slo una de ellas, llamndoseles por ello tambin selectores de
datos. Los multiplexores poseen por lo general cuatro tipos de terminales; terminales de
entrada, terminales de salida, terminales de seleccin y terminales de habilitacin. Los
terminales de seleccin controlan la direccin deseada de los datos presentes en lo
terminales de entrada, llamndoseles tambin terminales de direccin. La figura siguiente
muestra el diagrama funcional de un multiplexor general (MUX). Las flechas grandes
sealan las entradas y salidas que pueden estar conformadas por una o ms lneas de
seal o bits.
I0
I1
T. Salida Z
In-1
EN T. Seleccin
Los circuitos multiplexores actan como interruptores de posiciones mltiples controlado
digitalmente, donde el cdigo digital aplicado en los terminales de seleccin, controla que
entrada de datos ser trasladada hacia la salida.
REF HT - 05
HCT 1 / 6 HOJAS

Un multiplexor selecciona una de n fuentes de datos de entrada y transmite los datos
seleccionados a un solo canal de salida, lo que se denomina multiplexacin.
Multiplexor bsico de dos entradas: La figura siguiente muestra el circuito lgica de un
multiplexor de dos entradas, I0 e I1 y un terminal de seleccin S. El nivel lgico que se
aplica a la entrada S determina qu compuerta AND se habilita de forma que su entrada
de datos atraviese la compuerta OR hacia la salida Z.
3
I1
1
74LS08
I0
2
74LS32
5
74LS08
74LS04
Observando esto desde otro punto de vista, la expresin booleana de la salida ser:
Z = I0 S + I1S
Con S = 0, esta expresin se convierte en:
Z = I0 . 1 + I1 . 0 = I0
Lo cual indica que Z ser idntica a la seal de entrada I0, lo que puede ser un nivel
lgico fijo o bien, una seal lgica que vara con el tiempo.
Con S = 1, la expresin se convierte en :
Z = I0 . 0 + I1 . 1 = I1
Lo cual muestra que la salida Z ser idntica a la seal de entrada I1.
Multiplexor de cuatro entradas: La figura siguiente muestra un MUX de cuatro
entradas una salida, las cuatro entradas de este multiplexor se transmiten en forma
selectiva a la salida en funcin a los niveles lgicos aplicados en los terminales de
seleccin S1 S0.
Cada terminal de entrada de datos es accesible con una combinacin diferente de
niveles de entrada de seleccin, segn se muestra en la tabla adjunta.
SI
0
0
1
1
S0
0
1
0
1
Z
I0
I1
I2
I3
Las familias lgicas TTL y CMOS disponen regularmente de multiplexores de dos, cuatro,
ocho y diecisis entradas. La combinacin de estos CI bsicos multiplexa gran nmero
de terminales de entradas.
REF HT - 05
HCT 2 / 6 HOJAS

C1A
1
2
13
I0
12
74LS11
C1B
3
4
5
I1
6
2
3
74LS11
4
5
C1C
9
10
11
I2
74LS11
C2A
1
2
13
I3
12
74LS11
2
74LS04
74LS04
S1
S0
Multiplexor de ocho entradas: El CI 74LS151 es un multiplexor de 8 a 1, es decir

posee 8 terminales de entrada y uno de salida (normal e invertida), adems tiene una
entrada de habilitacin, G. Cuando G = 0, las entradas de seleccin C, B, A
seleccionarn una entrada de datos (desde D0 hasta D7) para pasar hacia la salida Z.
Cuando G = 1, el multiplexor es deshabilitado de manera que Z = 0 independientemente
del cdigo de entrada de seleccin.
A continuacin se muestra la tabla de verdad y el smbolo lgico del CI 74 LS 151.
T.Habilitacin
G
1
0
0
0
0
0
0
0
0
T.Seleccin
T. Entrada de Datos
T. Sal.
C
B A D0 D1 D2 D3 D4 D5 D6 D7
Y
0
X X X X X X X X X X
X
I0
0 I0 I1 I2 I3 I4 I5 I6 I7
0
0
I1
1 I0 I1 I2 I3 I4 I5 I6 I7
0
0
I2
0 I0 I1 I2 I3 I4 I5 I6 I7
1
0
I3
1 I0 I1 I2 I3 I4 I5 I6 I7
1
0
I4
0 I0 I1 I2 I3 I4 I5 I6 I7
0
1
I5
1 I0 I1 I2 I3 I4 I5 I6 I7
0
1
I6
0 I0 I1 I2 I3 I4 I5 I6 I7
1
1
I7
1 I0 I1 I2 I3 I4 I5 I6 I7
1
1
REF HT - 05
HCT 3 / 6 HOJAS

4
3
2
1
15
14
13
12
11
10
9
7
D0
D1
D2
D3
D4
D5
D6
D7
W
Y
6
5
A
B
C
G
74LS151
2. AMPLIACIN DE CIRCUITOS MULTIPLEXORES

Mediante la utilizacin de varios CIs 74LS151, es posible conseguir multiplexar un mayor
nmero de entradas. Por ejemplo el circuito siguiente tiene un total de 16 entradas de
datos , ocho aplicadas a cada multiplexor. Las dos salidas del multiplexor se combinan en
una compuerta OR para producir una sola salida Z. El circuito funciona como un
multiplexor de 16 entradas. Las cuatro entradas de seleccin D, C, B, A seleccionarn
una de las 16 entradas para dirigirse hacia Z.
La entrada D determina que multiplexor se habilita. Cuando D = 0, se habilita el de la
parte superior, y las entradas C, B, A determinan cules de sus entradas de datos
figurarn en su salida y atravesarn la compuerta OR para llegar a Z. Cuando D = 1, el
multiplexor de la parte inferior es habilitado y las entradas C, B, A seleccionan una de sus
entradas de datos para pasar hacia la salida Z.
4
3
2
1
15
14
13
12
11
10
9
7
D0
D1
D2
D3
D4
D5
D6
D7
W
Y
6
5
A
B
C
G
3
2
74LS32
74LS151
4
3
2
1
15
14
13
12
D
C
B
A
11
10
9
7
D0
D1
D2
D3
D4
D5
D6
D7
W
Y
6
5
A
B
C
G
74LS151
74LS04
REF HT - 05
HCT 4 / 6 HOJAS
3. APLICACIONES DE LOS CIRCUITOS MULTIPLEXORES

Los circuitos multiplexores encuentran numerosas y variadas aplicaciones en sistemas
digitales, entre las ms importantes podemos destacar :
Seleccin y direccin de datos, es decir los multiplexores pueden dirigir los datos desde
una de varias fuentes hasta un destino, una aplicacin comn consiste en utilizar un
multiplexor para visualizar los datos provenientes de dos contadores pero a travs de un
solo visualizador.
Conversin paralelo serial, cuando es necesario transmitir datos a
distancias
considerables
Generacin de funciones lgicas, mediante la utilizacin de circuitos multiplexores MSI en
lugar de utilizar puertas lgicas.
4. SIMBOLOGA IEEE:
7
11
10
9
4
3
2
1
15
14
13
12
MUX
EN
0}
G
2
0
1
2
3
4
5
6
7
0
7
5
6
74LS151
15
1
2
3
EN
G1
1
1
MUX
5
6
11
10
14
13
12
74LS157
REF HT - 05
HCT 5 / 6 HOJAS

5. CUESTIONARIO
multiplexor de 8 a 1, as mismo escriba las ecuaciones que describen su funcionamiento.
2.- Utilizando 4 CIs 74LS151 grafique el circuito de un multiplexor de 32 a 1.
3.- Utilizando un multiplexor 74 LS151, realice las conexiones necesarias para realizar la
siguiente funcin lgica: S = A.B.C + A. B. C
4.- Realice la interpretacin de la simbologa IEEE en cuanto respecta al CI 74LS151.
4.- Investigue respecto a las caractersticas de funcionamiento del CI multiplexor 74LS
157.
REF HT - 05
HCT 6 / 6 HOJAS
Vcc = 5v
SW DIP-3
G1
G2A
G2B
6
4
5
15
14
13
12
11
10
9
7
5v
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
A
B
C
2,2K x 3
6
5
4
1
2
3
1
2
1
2
1
2
3
74LS138
2
330R x 8
ENTRADA DE INF. (I)
D8
No
01
PZA
ORDEN DE EJECUCIN
Armar y probar circuitos demultiplexores.
CANT
D7
D6
D5
D4
D3
D2
D1
Protoboard.
Fuente DC.
Multmetro digital.
Punta lgica
MONTAJE DE CIRCUITO DEMULTIPLEXOR
MATERIAL
OBSERVACIONES
HT
REF. HT - 06
Tiempo: 12 Horas
Escala:
HOJA 1/1
2003
LISTA DE MATERIALES
ITEM
01
02
03
04
05
06
UNID.DE
CANTIDAD
DESCRIPCIN
MEDIDA
Pieza
02
CI. Demultiplexor
Pieza
03
Pieza
08
Pieza
01
Pieza
08
LED
Metros
0.5
Cable telefnico
CDIGO
74LS138
-

OPERACIN:
Armar y probar circuitos demultiplexores.
el funcionamiento de los circuitos demultiplexores, utilizando para ello las tablas de
verdad que resumen su funcionamiento y comprendiendo previamente la funcin de cada
uno de sus terminales.
Los demultiplexores se emplean por lo general cuando es necesario transmitir datos
desde una fuente determinada a varios destinos posibles.
Los demultiplexores son utilizados tambin para la conversin de datos del formato serial
al paralelo, cuando se desea procesar la informacin recibida en formato serial.
1er Paso
Identificar el CI 74LS138, utilizando el manual ECG o el diagrama que

utilizados en el circuito y compruebe su estado de operacin.
2do Paso
Conecte el circuito de la figura No 1 y verifique las conexiones efectuadas.
3er Paso

4to Paso
Aplique un tren de pulsos de 5 Vpp y de baja frecuencia conectando un

generador de seal entre el terminal de entrada de informacin (I) y tierra.
5to Paso
Utilizando los dip switch, aplique a los terminales de seleccin C, B, A los

cdigos consignados en la tabla de verdad No 1 y verifique y anote a travs
de que salida aparece la informacin aplicada en el terminal de entrada.
NOTA : Este circuito Decodificador/Demultiplexor utiliza como entrada de
seal uno de sus terminales de habilitacin activo en nivel bajo (G2A). As
REF HT - 06
HO 1 / 2 HOJAS

mismo observe que el terminal C de seleccin es el MSB del cdigo de
seleccin y el terminal A es el LSB del mismo cdigo.
Vcc = 5v
SW DIP-3
G1
G2A
G2B
6
4
5
15
14
13
12
11
10
9
7
5v
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
A
B
C
2,2K x 3
6
5
4
1
2
3
1
2
1
2
1
2
3
74LS138
2
330R x 8
ENTRADA DE INF. (I)
D8
D7
D6
D5
D4
D3
D2
D1
Figura No 1
T.Habil.
T.Seleccin
C B A
0
0
0
0
1
I
1
0
0
0
1
I
0
1
0
0
1
I
1
1
0
0
1
I
0
0
1
0
1
I
1
0
1
0
1
I
0
1
1
0
1
I
1
1
1
0
1
I
o
Tabla de verdad N 1
G1 G2A
G2B(I)
Y0
Y1
T. Salida de Datos
Y2 Y3 Y4 Y5 Y6
Y7
NOTA: En la tabla de verdad No 1 la nomenclatura I, corresponde a la

informacin presente en el terminal de entrada de datos, el cual es un tren
de pulsos de baja frecuencia. Anote en la columna Y, el terminal de salida a
travs del cual aparece la informacin de entrada.
5to Paso

sus conclusiones.
REF HT - 06
HO 2 / 2 HOJAS
CIRCUITOS DEMULTIPLEXORES
INTRODUCCIN
procesamiento de datos binarios es la demultiplexacin, operacin contraria a la
multiplexacin, la cual se realiza a travs de CIs MSI capaces de seleccionar
digitalmente de un conjunto de salidas, una a travs de la cual aparezca la informacin de
entrada en un momento dado.
Los circuitos demultiplexores se disean en base a compuertas lgicas mediante los
anteriormente.
los circuitos demultiplexores.
1. DEMULTIPLEXORES
Un multiplexor toma varias entradas y transmite una de ellas a la salida. Un demultiplexor
efecta la operacin contraria, toma una sola entrada y la distribuye en varias salidas. La
figura 8 muestra el diagrama general de un demultiplexor (DEMUX). Las flechas grandes
corresponden a las entradas y salidas y pueden representar una o ms lneas o bits. El
cdigo de entrada en los terminales de seleccin determina hacia qu salida se
transmitirn los datos presentes en los terminales de entrada. En otras palabras, el
demultiplexor toma una fuente de datos de entrada y la distribuye selectivamente a uno
de n canales de salida, igual que un interruptor de mltiples posiciones.
O0
Entrada
de
DATOS
O1
O2
On-1
T. de Seleccin
Demultiplexor de 1 a 8: Como se muestra en la figura siguiente, la nica lnea de

entrada de datos se conecta a las ocho compuertas AND, pero slo una de estas
HCT
REF HT - 06
1 / 4 HOJAS

compuertas ser habilitada por los niveles lgicos presentes en los terminales de
seleccin. Por ejemplo, con C, B, A = 000, solamente la compuerta AND 0 ser habilitada
y la entrada de datos I aparecer en la salida O0. Otros cdigos de SELECCIN
ocasionan que la entrada I llegue a las otras salidas. La tabla de verdad resume la
operacin.
2
1
3
O0
O1
O2
O3
O4
O5
O6
O7
13
12
10
9
7
6
2
1
1
13
12
10
9
74LS04
7
6
3
2
1
13
12
74LS04
10
9
6
7
6
74LS04
2
1
13
12
10
9
7
6
I
I= Dato de Entrada
T. de Seleccin
C
B
A
0
0
0
1
0
0
0
1
0
1
1
0
0
0
1
1
0
1
0
1
1
1
1
1
Salidas
O7
0
0
0
0
0
0
0
I
O6
0
0
0
0
0
0
I
0
O5
0
0
0
0
0
I
0
0
O4
0
0
0
0
I
0
0
0
O3
0
0
0
I
0
0
0
0
O2
0
0
I
0
0
0
0
0
O1
0
I
0
0
0
0
0
0
HCT
O0
I
0
0
0
0
0
0
0
REF HT - 06
2 / 4 HOJAS

Circuito Demultiplexor 74LS138: El circuito demultiplexor de la figura siguiente es muy
similar al circuito decodificador de 3 a 8 lneas, excepto que se ha agregado una cuarta
entrada (I) a cada compuerta. Muchos decodificadores en CI tienen una entrada de
habilitacin que es una entrada extra que se aade a las compuertas del decodificador.
Este tipo de CI decodificador puede usarse por tanto como demultiplexor, con las
entradas de cdigo binario, las cuales sirven como terminales de seleccin; y la entrada
de habilitacin que sirve como la entrada de datos I. Por esta razn, este tipo de
dispositivo tambin es denominado decodificador/demultiplexor, y se puede usar para
desempear una u otra funcin.
La entrada de habilitacin G2B se usa como la entrada de datos I, en tanto que las otras
dos entradas de habilitacin se mantienen en sus niveles activos. Las entradas C, B, A
sirven como cdigo de seleccin.
Para ilustrar la operacin supongamos que las entradas de seleccin son 000. Con este
cdigo de entrada, la nica salida que puede activarse es O0, tanto que todas las otras
salidas son ALTAS. O0 pasar a BAJA slo si E1 cambia a BAJA y ser ALTA si E1
cambia a ALTA. Dicho de otra manera, O0 seguir la seal en E1 (es decir, la entrada de
datos, I) mientras todas las otras salidas permanecern ALTAS.
1
2
3
A
B
C
5v
6
4
5
G1
G2A
G2B
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
15
14
13
12
11
10
9
7
74LS138
ENTRADA DE INF. (I)
2. APLICACIONES DE LOS DEMULTIPLEXORES

Muchas aplicaciones del principio de la demultiplexacin son posibles:
Por ejemplo los demultiplexores de reloj son utilizados para enviar la seal de reloj a
diversos puntos en un sistema digital.
Los demultiplexores se emplean tambin cuando es necesario transmitir datos desde una
fuente determinada a varios destinos posibles.
As mismo los demultiplexores son utilizados para la conversin de datos del formato
serial al paralelo, cuando se desea procesar la informacin recibida en formato serial.
3. SIMBOLOGA IEEE
1
2
3
6
4
5
BIN/OCT
1
2
4
&
EN
0
1
2
3
4
5
6
7
15
14
13
12
11
10
9
7
74LS138
HCT
REF HT - 06
3 / 4 HOJAS

3. CUESTIONARIO
demultiplexor codificador de 16 a 4 cuyas entradas y salidas sean activas en nivel alto,
as mismo escriba las ecuaciones que describen su funcionamiento.
2.- Utilizando CIs 74LS138 grafique el circuito de un demultiplexor de 1 a 16
3.- Realice la interpretacin de la simbologa IEEE en cuanto respecta al CI 74LS138 y 74
LS151.
4.- Investigue respecto a las caractersticas de funcionamiento del CI demultiplexor
74LS157.
HCT
REF HT - 06
4 / 4 HOJAS
SW DIP-4
1
2
3
4
Vcc = 5v
8
7
6
5
SW DIP-4
No
01
02
03
04
05
PZA
A<Bo
A=Bo
A>Bo
7
6
5
D1
D2
330R x 3
1
2
A0
A1
A2
A3
B0
B1
B2
B3
A<Bi
A=Bi
A>Bi
D3
74LS85
2
2,2K x 8
2
1
5v
10
12
13
15
9
11
14
1
2
3
4
8
7
6
5
1
2
3
4
ORDEN DE EJECUCIN
Armar y probar circuitos sumador completo.
Armar y probar circuito de complemento a
dos.
Armar y probar circuito sumador/restador.
Armar y probar circuito comparador.
Comprobar funcionamiento de circuito de
ALU.
CANT
Protoboard.
Fuente DC.
Multmetro digital.
Punta lgica
MATERIAL
MONTAJE DE CIRCUITOS DE APLICACIONES

HT
MATEMTICAS
OBSERVACIONES
REF. HT - 07
Tiempo: 21 Horas
Escala:
HOJA 1/1
2003
LISTA DE MATERIALES
ITEM
01
02
03
04
05
06
07
08
09
10
11
12
13
14
UNID.DE
CANTIDAD
DESCRIPCIN
MEDIDA
Pieza
01
CI. Puertas XOR
Pieza
02
CI. Puertas AND
Pieza
01
CI. Puertas OR
Pieza
01
CI. Puertas OR tres entradas
Pieza
01
CI. Puertas NOT
Pieza
01
CI. Sumador
Pieza
01
CI. Comparador
Pieza
01
CI. ALU
Pieza
14
Pieza
13
Pieza
03
Pieza
01
Pieza
13
LED
Metros
0.5
Cable telefnico
CDIGO
74LS86
74LS08
74LS32
74LS27
74LS04
74LS83
74LS85
74LS181
-

OPERACIN:
Armar y probar circuito sumador completo.
Consiste en conectar un circuito capaz de efectuar la suma binaria de tres bits (A, B y
Cent), con el fin de comprobar experimentalmente el funcionamiento de un circuito
sumador completo, esto nos permitir comprender el funcionamiento de circuito
integrados sumadores binarios que pueden sumar datos de diferentes longitudes de
palabra.
Los circuitos sumadores de un bit constituyen el fundamento de los circuitos sumadores
binarios los cuales son elementos importantes utilizados frecuentemente en equipos
capaces de realizar clculos aritmticos (suma, resta, multiplicacin y divisin), como las
calculadoras electrnicas y los ordenadores.
1er Paso
Identificar los dispositivos utilizados en el circuito y comprobar su estado de

operacin.
2do Paso
Conectar el circuito de la figura No 1 y verificar las conexiones efectuadas.

Vcc = 5v
SW DIP-3
1
2
3
6
5
4
A
B
4
1
6
3
Cent
2
74LS86
3
2
74LS08
6
5
74LS08
1
2
13
Csal
12
74LS27
2
9
8
330R x 2
D3
D2
4
D1
1
330R x 3
1
2
1
2
1
2
1
2
2,2K x 3
2
1
74LS86
10
D4
74LS08
D5
Figura No 1
3do Paso
Ajuste la fuente de alimentacin a 5v y alimente el circuito de la figura No 1.

Tenga precaucin de no superar la especificacin mxima de voltaje de
alimentacin y cuide de aplicar la polaridad correcta.
HO
REF HT - 07
1 / 2 HOJAS

4to Paso
Utilizando los dip switch aplique a los terminales de entrada A, B, Cent, los
niveles lgicos consignados en la tabla No 1 y verifique y anote los niveles
lgicos que aparecen en los terminales de entrada S y Csal.
NOTA: Los niveles lgicos obtenidos en la salida deben corresponder a la
suma binaria de los bits de entrada.
T.Entrada
T.Salida
A
B Cent
S
Csal
0
0
0
1
0
0
0
1
0
1
1
0
0
0
1
1
0
1
0
1
1
1
1
1
5to Paso

sus conclusiones.
HO
REF HT - 07
2 / 2 HOJAS

OPERACIN:
Armar y probar circuito de complemento a dos.
Consiste en conectar un circuito capaz de efectuar una resta binaria, lo que equivale a
una suma en complemento a dos, la finalidad es comprobar experimentalmente el
funcionamiento de un circuito que trabaja con datos complementados a dos, esto nos
permitir comprender el funcionamiento de circuito aritmticos digitales ms complejos.
Los circuitos aritmticos que trabajan con datos complementados a dos son ampliamente
utilizados en calculadoras electrnicas, ordenadores y sistemas electrnicos que utilizan
este sistema a fin de realizar adems de adiciones, sustracciones entre datos binarios,
esto facilita la realizacin de operaciones aritmticas como la multiplicacin y la divisin.
1er Paso
Identifique los CI utilizados en el circuito empleando el manual ECG.

Identifique tambin los dems dispositivos empleados en el circuito y
comprobe su estado de operacin.
2do Paso

Vcc = 5v
SW DIP-3
1
2
3
6
5
4
1
3
74LS86
1
3
1
Bsal
3
2
74LS08
74LS32
4
Bent
74LS86
2,2K x 3
D1
74LS08
330R x 2
74LS04
D2
74LS04
Figura N0 1
3do Paso

4to Paso
Utilizando los dip switch aplique a las entradas A, B y Bent (Prstamo de

entrada) los niveles consignados en la tabla de verdad No 1 y verifique y
HO
REF HT - 07
1 / 2 HOJAS

anote los niveles lgicos que aparecen en las salidas D (A B) y Bsal
(Prstamo de salida).
Entradas
A
B
Bent
0
0
0
1
0
0
0
1
0
1
1
0
0
0
1
1
0
1
0
1
1
1
1
1
5to Paso
Salidas
D Bsal

sus conclusiones.
HO
REF HT - 07
2 / 2 HOJAS

OPERACIN:
Armar y probar circuito sumador/restador.
Consiste en conectar un circuito capaz de efectuar operaciones de suma y resta
equivalente a una suma en complemento a dos, la finalidad es comprobar
experimentalmente el funcionamiento de un circuito sumador paralelo que trabaja con
datos complementados a dos, esto nos permitir comprender el funcionamiento de
circuito aritmticos digitales ms complejos.
Los circuitos aritmticos son ampliamente utilizados en calculadoras electrnicas,
ordenadores y sistemas electrnicos, las cuales utilizan el sistema de complemento a dos
a fin de realizar sustracciones y representar nmeros negativos, esto facilita la realizacin
de operaciones aritmticas ms complejas.
1er Paso

mostramos a continuacin. Identificar tambin los dems dispositivos
empleados en el circuito y comprobar su estado de operacin.
2do Paso
3do Paso

4to Paso
Utilizando los dip switch aplique a la entrada de dato A(A4 A3 A2 A1), a la

entrada de dato B(B4 B3 B2 B1) y a la entrada C0(Acarreo de entrada) los
datos consignados en la tabla de verdad No 1 y verifique y anote el dato que
aparece en las salida C4(Acarreo de salida) y en la salida S(S4 S3 S2 S1).
NOTA: El dato de salida debe coincidir con la suma binaria de los datos A y
B si ADD tiene nivel alto y SUB tiene nivel bajo; o debe coincidir con la
HO
REF HT 07
1 / 3 HOJAS

diferencia menos B si el terminal ADD tiene nivel bajo y el terminal SUB
tiene nivel alto.
Vcc = 5v
SW DIP-4
1
2
3
4
8
7
6
5
1
3
2
B1
1
1
74LS08
B1
B1
B2
B3
11
B4
2
74LS32
4
74LS08
6
74LS04
5
B2
4
4
74LS08
B2
5
74LS32
9
74LS08
8
74LS04
10
B3
9
9
74LS08
B3
10
10
74LS32
12
74LS08
11
74LS04
13
12
2,2K x 4
1
2
12
B4
8
74LS08
B4
11
13
13
74LS32
74LS08
74LS04
ADD
SUB(C0)
Vcc = 5v
SW DIP-4
C0
C4
330R x 5
B1
B2
B3
B4
9
6
2
15
1
S1
S2
S3
S4
2,2K x 4
13
A1
A2
A3
A4
11
7
4
16
1
2
1
2
1
2
10
8
3
1
8
7
6
5
1
2
3
4
14
D5 D4 D3 D2 D1
74LS83
SUB(C0)
Figura No 1
HO
REF HT 07
2 / 3 HOJAS

Cent Suma/Resta Dato de entrada A
C0 SUB ADD A4 A3 A2 A1
1
0
1
0
1
0
0
1
1
0
0
1
0
0
0
0
0
1
1
0
0
1
0
1
1
1
0
0
0
0
0
1
1
0
0
1
1
1
0
1
0
0
1
0
1
0
0
1
1
1
1
0
0
0
1
1
0
0
0
1
0
1
1
1
0
1
1
0
1
1
0
0
0
1
0
1
1
1
1
1
0
0
1
1
o
Tabla de verdad N 1
5to Paso
Dato de entrada B
B4 B3 B2 B1
1
1
0
0
0
0
1
0
0
1
1
0
0
1
1
0
1
1
0
1
1
0
1
1
1
1
0
0
0
0
1
0
0
1
1
0
0
1
1
0
1
1
0
1
1
0
1
1
Csal
Dato de Salida S
C4
S3 S3 S2 S1

sus conclusiones.
HO
REF HT 07
3 / 3 HOJAS

OPERACIN:
Armar y probar circuito comparador.
Consiste en conectar un circuito capaz de efectuar la comparacin entre dos datos
binarios y proporcionar informacin respecto a cuando el dato A es mayor que el dato B,
cuando ambos datos son iguales y cuando el dato A es menor que el dato B, la finalidad
es comprobar experimentalmente el funcionamiento de un circuito comparador de cuatro
bits.
La comparacin de dos palabras binarias es una operacin comn en los sistemas de
computadoras e interfaces de dispositivos. Los circuitos comparadores permiten la toma
de decisiones en circuitos electrnicos cuyo funcionamiento esta supeditado al ingreso de
un cdigo que ser comparado con un dato interno.
1er Paso

mostramos a continuacin. Identificar tambin los dems dispositivos
empleados en el circuito y comprobar su estado de operacin.
2do Paso
3do Paso

4to Paso
Utilizando los dip switch aplique a las entradas A (A3 A2 A1 A0) Y B (B3 B2
B1 B0) los datos binarios de cuatro bits consignados en la tabla de verdad
No 1 y verifique y anote los niveles lgicos que aparecen en las salidas A>B,
A=B y A<B.
HO
REF HT - 07
1 / 2 HOJAS

SW DIP-4
1
2
3
4
Vcc = 5v
8
7
6
5
SW DIP-4
A<Bo
A=Bo
A>Bo
7
6
5
D1
D2
330R x 3
1
2
1
2
A0
A1
A2
A3
B0
B1
B2
B3
A<Bi
A=Bi
A>Bi
D3
74LS85
2
2,2K x 8
2
1
5v
10
12
13
15
9
11
14
1
2
3
4
8
7
6
5
1
2
3
4
Figura No 1
Entrada dato A
A3 A2 A1 A0
0
0
1
1
1
0
0
1
1
1
1
0
1
0
1
0
0
1
0
0
1
0
1
0
1
1
0
0
1
0
1
0
o
Tabla de verdad N 1
5to Paso
Entrada dato B
B3 B2 B1 B0
0
0
0
1
0
1
1
0
1
1
0
0
1
0
0
0
1
0
0
1
0
0
1
1
0
0
0
1
1
1
1
0
Salidas
A>B A=B A<B

sus conclusiones.
HO
REF HT - 07
2 / 2 HOJAS

OPERACIN:
Comprobar funcionamiento de circuito de ALU.
Consiste en conectar un circuito de Unidad Aritmtico Lgica, capaz de realizar cualquier
nmero de operaciones aritmticas y lgicas diferentes entre dos operandos de n bits. La
finalidad es comprobar experimentalmente el funcionamiento del circuito integrado y
comprender su funcin como parte importante de la CPU de un ordenador.
Las ALUs son circuitos utilizados como parte importante de los procesadores utilizados
en los ordenadores encargada de realizar la funcin de procesador aritmtico.
1er Paso
Identificar el CI 74LS181 utilizando el manual ECG. Identificar tambin los

dems dispositivos empleados en el circuito y comprobar su estado de
operacin.
2do Paso
8
7
6
5
8
7
6
5
4
3
1
2
3
4
1
2
3
4
1
2
SW DIP-2
8
7
6
5
1
2
14
16
17
15
S0
S1
S2
S3
M
A=B
CN+4
G
P
CN
1
1
2
2
2,2K X 2
1
1
1
1
2
2
2
2
6
5
4
3
8
B0
B1
B2
B3
9
10
11
13
74LS181
1
1
1
1
2
2
2
2
330R x 8
2
1
2,2K x 12
1
1
1
1
2
2
2
2
F0
F1
F2
F3
1
22
20
18
A0
A1
A2
A3
2
23
21
19
330R x 5
2
1
SW DIP-4
1
2
3
4
Vcc = 5v
Figura No 1
3do Paso

4to Paso
Utilizando los dip switch aplique a los terminales de seleccin S (S3 S2 S1

S0) y a los terminales de entradas A (A3 A2 A1 A0), B (B3 B2 B1 B0), M y
Cn los datos binarios consignados en la tabla de verdad No 1 y verifique y
anote los niveles lgicos que aparecen en las salidas F (F3 F2 F1 F0) y Cn4. Interprete el significado de las operaciones realizadas.
REF HT - 07
HO 1 / 2 HOJAS
Operacin
Seleccin S
S3 S2 S1 S0
1 1
0 1
1 0
1 1
Tabla de verdad No
F=A ms B
F=AmenosB
F= A . B
F= A + B
5to Paso
0
1
1
1
1
1
0
1
0
Cn
1
0
X
X
0
0
1
1
Dato A
Dato B
A3 A2 A1 A0 B3 B2 B1 B0
0
1
0
1
0
0
1
1
1
0
1
0
1
1
0
0
0
0
0
0
1
1
0
0
0
1
1
0
Cn-4
Salida F
F3 F2 F1 F0
1
1
1
1

sus conclusiones.
REF HT - 07
HO 2 / 2 HOJAS
ARITMTICA DIGITAL
INTRODUCCIN
Los sistemas digitales que son capaces de efectuar operaciones aritmticas como suma,
resta, multiplicacin, divisin y operaciones matemticas ms complejas, basan su
funcionamiento en lo que es la aritmtica binaria, es decir estos sistemas efectan
operaciones aritmticas en sistema binario.
Para entender la forma en que las mquinas digitales (computadoras, calculadoras
digitales, etc.) realizan las operaciones aritmticas bsicas es necesario entender los
principios bsicos de aritmtica binaria.
En esta parte del curso estudiaremos primero las principales operaciones aritmticas en
sistema binario, luego estudiaremos los circuitos lgicos reales que efectan estas
operaciones en un sistema digital.
1. ARITMTICA BINARIA
1.1 ADICIN BINARIA
Esta es la operacin aritmtica de mayor importancia en los sistemas digitales. Se siguen
los mismos pasos que la adicin de nmeros naturales, pero solo pueden ocurrir cuatro
casos al sumar dos cifras binarias en cualquier posicin. Y son:
0+0=0
1+0=1
1 + 1 = 10 = 0 + acarreo de 1 a la siguiente posicin
1 + 1 + 1 =11 = 1 + acarreo de 1 a la siguiente posicin
Ejemplos de adicin de dos nmeros binarios:
011 (3)
+110 (6)
1001 (9)
1001 (9)
+ 1111 (15)
11000 (24)
11.011 (3.375)
+ 10.110 (2.750)
110.001 (6.125)
Cuando van a sumarse ms de dos nmeros, se suman los dos primeros y el resultado
se agrega al tercer numero, y as sucesivamente. Las mquinas digitales modernas
pueden realizar esta operacin en microsegundos.
Representacin de nmeros con signo: En las computadoras digitales, los nmeros
binarios se representan por medio de un conjunto de dispositivos de almacenamiento
binario. Cada dispositivo representa un bit (dos cifras binarias). Como la mayora de
computadoras y calculadoras manejan nmeros negativos y positivos, se requiere de
algn medio para representar el signo del nmero (+ o -). Esto se lleva a cabo
normalmente agregando otro bit al nmero denominado bit de signo. Un cero en el bit de
signo representa un nmero positivo y un uno representa un nmero negativo.
Los nmeros mostrados a continuacin estn formados por un bit de signo y seis bits de
magnitud, y constituye el sistema signo magnitud.
0 101110 = Nmero binario positivo
REF HT - 07
HCT 1 / 17 HOJAS

1 011101 = Nmero binario negativo
Pero el sistema ms empleado por computadoras para representar nmeros binarios con
signo es el sistema de complemento a dos.
Complemento a 1: Se obtiene cambiando cada cero por uno y viceversa. As:
1 0 1 1 0 1 nmero binario original
0 1 0 0 1 0 complemento a 1
Complemento a 2: Se obtiene tomando el complemento a 1 y sumndole 1 al bit menos
significativo del nmero
1 0 1 1 0 1 equivalente binario de 45
0 1 0 0 1 0 se complementa cada bit para formar el complemento a 1
+
1 se suma 1 para obtener el complemento a 2
0 1 0 0 1 1 representacin en complemento a 2 del nmero binario original

Representacin de nmeros con signo mediante el complemento a 2: El sistema
complementario a 2 trabaja como sigue:
Si el nmero es positivo, la magnitud est representada por su equivalente binario
verdadero y se agrega un cero antes del bit ms significativo.
0
1 0 1 1 0 1 = +4510
Bit del signo
nmero binario verdadero
Si el nmero es negativo, la magnitud est representada por su equivalente en

complemento a 2 y se agrega un 1 antes de abrir el bit ms significativo.
1
Bit del signo
0 1 0 0 1 1 = -4510
complemento a 2
En trminos generales podemos decir que la operacin complemento a 2 de un

nmero con signo cambiar un nmero positivo por uno negativo y viceversa.
Para pasar de complemento a 1 a binario verdadero simplemente se vuelve a
complementar cada bit. Y para pasar de complemento a 2 a binario verdadero se
requiere complementar cada bit y luego sumar 1 al LSB. La reconversin al binario es el
mismo proceso que se emple para producir el complemento con que se empez.
Ejemplo:
01100 El bit de signo es cero, entonces el nmero es positivo, los que representan la
magnitud verdadera del nmero son 11002 = 1210 . El nmero decimal es +12.
11010 El bit de signo es 1, por lo que el nmero es negativo, primero se complementa a
2, con lo que obtendremos un nmero positivo, ya que al complemento a 2 cambia la
polaridad del nmero.
REF HT - 07
HCT 2 / 17 HOJAS

11010
00101
+
1
00110
(nmero negativo original)

(complemento a 1)
(se suma 1)
(+6)
Como el resultado de la operacin complemento es +6 el nmero original debi ser 6

110102 = -610
Caso especial de la representacin en complemento a 2: Siempre que un nmero con
signo tiene un 1 en el bit de signo y todos los bits de magnitud son 0, su decimal
equivalente es 2N, donde N es el nmero de bits que hay en la magnitud. Por ejemplo
1000 = -23 = -8
10000 = -24 = -16
100000 = -25 = -32
1.2 ADICIN EN EL SISTEMA COMPLEMENTO A 2
El sistema complemento a 2 es ms usado debido a sus ventajas en la implantacin de
circuitos. En los diversos casos considerados, es importante observar que el bit del signo
de cada nmero se opera en la misma forma que la parte de la magnitud.
Caso 1 : Dos nmeros positivos. Consideremos la suma de +9 y +4:
+9 0 1001 (consumando)
+4 0 0100 (sumando)
0 1101 (suma = +13)
Bits de signo
Si los bits de signo de consumado y sumando son 0 y el bit de signo de la suma es 0, la
suma es positiva. El consumado y el sumando se forman con el mismo nmero de bits.
Caso 2 : Nmero positivo y nmero negativo menor Consideremos la adicin +9 y 4.
El nmero 4 estar en su forma complemento a 2, luego +4 (00100) debe convertirse en
4 (11100).
+9 0 1001 (consumado)
-4 1 1100 (sumando)
1 0 0101
Este acarreo se descarta; el resultado es 00101 (suma = +5)
En este caso el bit de signo del sumando es 1. El bit de signo tambin participa en el
proceso de adicin. Se acarrea en la ltima posicin de la suma. Este acarreo siempre se
descarta, de modo que la suma final es 00101, que es equivalente a +5.
Caso 3: Nmero positivo y nmero negativo mayor. Considrese la adicin de 9 y
+4:
-9 1 0111
+4 0 0100
1 1011 (suma = -5)
Bit de signo negativo
REF HT - 07
HCT 3 / 17 HOJAS
La suma tiene un bit de signo 1, lo que indica un nmero negativo. Como la suma es
negativa, sta se encuentra en su forma complemento a 2, de manera que los ltimos 4
bits, 1011, representan en realidad el complemento a 2 de la suma. Para determinar la
magnitud verdadera de la suma, tomamos el complemento a 2 de 11011; el resultado es
00101 = +5. De este modo, 11011 representa el nmero 5.
Caso 4: Dos nmeros negativos.
-9 10111
-4 11100
1 10011
bit del signo
Este acarreo se descarta; el resultado es 10011 (suma = -13)
Este resultado final vuelve a ser negativo y est en forma complemento a 2 con un bit de
signo 1. Ntese que el complemento a 2 de 10011 es 01101 = +13.
Caso 5: nmeros iguales y opuestos.
-9 10111
+9 01001
0 1 00000
Este acarreo se descarta; el resultado es 00000 (suma = +0)
El resultado es obviamente +0, como se esperaba.
1.3 SUSTRACCIN EN EL SISTEMA COMPLEMENTO A 2

Cuando se resta un nmero binario (sustraendo) de otro nmero binario (minuendo), el
procedimiento es como sigue:
1. Se toma el complemento a 2 del sustraendo, incluyendo el bit de signo. Si el
sustraendo es un nmero positivo, ste se transformar en uno negativo en forma
complemento a 2. Si el sustraendo es un nmero negativo, ste se convertir en uno
positivo en forma binaria verdadera. Es decir, se altera el signo del sustraendo.
2. Despus de tomar el complemento a 2 del sustraendo, ste se suma al minuendo. El
minuendo se conserva en su forma original. El resultado de sta adicin representa la
diferencia que se pide. El bit de signo de sta diferencia determina si es positivo o
negativo, y si est en forma binaria verdadera o en forma complemento a 2.
3. Ambos nmeros deben tener el mismo nmero de bits.
4. En el caso que +4 se restara de +9:
Minuendo
Sustraendo
(+9) 01001
(+4) 00100
Se cambia el sustraendo a su forma complemento a 2 (11100), lo que

representa 4.
REF HT - 07
HCT 4 / 17 HOJAS

Luego se suma esto al minuendo
01001
+11100
1
00101
(+9)
(-4)
(+5)
Se descarta; as que el resultado es 00101 = +5

Cualquier operacin de sustraccin se convierte en realidad en una de adicin cuando se
emplea el sistema complemento a 2.
Sobreflujo aritmtico: En todos los casos considerados en las operaciones de adicin y
sustraccin, la magnitud del resultado fue lo suficientemente pequea como para caber
en 4 bits. Obsrvese la suma de +9 y +8.
+9
+8
0 1001
0 1000
1 0001
bits de signo
El resultado tiene un bit de signo negativo, lo cual es incorrecto. La respuesta debe ser
+17, pero la magnitud 17 necesita ms de 4 bits y por lo tanto sobrepasa la posicin del
bit de signo. Esta condicin de sobreflujo siempre produce un resultado incorrecto. En
una computadora se emplea un circuito especial para detectar cualquier condicin de
sobreflujo y sealar que la respuesta es errnea.
1.4 ADICIN EN BCD
Suma igual a nueve o menos Considrese la suma de 5 y 4 utilizando BCD para
representar cada dgito:
5
+4
9
0101
+0100
1001
BCD para 5
BCD para 4
BCD para 9
La adicin se realiza como en la adicin binaria normal y la suma es 1001, que es el

cdigo BCD para 9. La suma de los pares de dgitos decimales no excedi de nueve, por
lo que no se produjeron acarreos.
Suma mayor que nueve Considrese la suma de 6 y 7 en BCD:

6
+7
+13
0110
0111
1101
BCD para 6
BCD para 7
grupo de cdigo no vlido para BCD
La suma 1101 no existe en el cdigo BCD; es uno de los seis grupos de cdigo de 4 bits
no vlidos. La suma tiene que ser corregida aadindole un seis (0110) para tomar en
cuenta la omisin de los seis grupos de cdigo no vlidos:
REF HT - 07
HCT 5 / 17 HOJAS

1101
suma no vlida
0110
se suma 6 para corregir
0001 0011
BCD para 13
1
3
Ntese que se produce un acarreo en la segunda posicin decimal. Esta adicin de 0110
tiene que realizarse siempre que la suma de dos cifras decimales sea mayor que 9.
2. ARITMTICA HEXADECIMAL
Adicin hexadecimal Se realiza de forma similar a la adicin decimal, siempre y cuando
se recuerde que el mayor dgito hexadecimal es F y no 9. Para realizar esta operacin se
procede as:
1. Sume los dos dgitos hexadecimales en decimal, insertando mentalmente el
equivalente decimal para nmeros mayores de 9.
2. 2. Si la suma es igual o menor que 15, sta puede expresarse directamente como
un dgito hexadecimal.
3. Si la suma es mayor o igual que 16, se le restan 16 y se acarrea un 1 hacia el
dgito de la siguiente posicin.
Por ejemplo para sumar los nmeros hexadecimales 58 y 4B
58
+ 4B
A3
La operacin comienza al sumar 8 y B, sustituyendo mentalmente el dgito B por 11. El
resultado es 19, entonces se resta 16 y se obtiene 3; se escribe 3 y se genera un acarreo
de 1 a la siguiente posicin. Este acarreo se suma a 5 y 4, lo que da 1010 valor que se
convierte en el dgito hexadecimal A.
Sustraccin hexadecimal Podemos restar nmeros hexadecimales utilizando el mismo
mtodo que se us para nmeros binarios. El sustraendo hexadecimal se complementar
a 2 y luego se sumar al minuendo y cualquier acarreo de la posicin MSD ser
descartado.
Cmo se complementa a 2 un nmero hexadecimal? Sencillamente se resta cada dgito
hexadecimal de F, luego se suma 1.
73A
F F F
-7 -3 -A
8 C 5
+1
C 6
nmero hex
se resta cada dgito de F
se suma 1
equivalente hex del complemento a 2.
3. CIRCUITOS ARITMTICOS
3.1 SUMADOR BINARIO PARALELO
REF HT - 07
HCT 6 / 17 HOJAS

El proceso de adicin se inicia sumando los bits menos significativos (LSB) del
cosumando y del sumando. As, 1 + 1 = 10, lo cual significa que la suma para esa
posicin es 0 con un acarreo de 1. Este acarreo tiene que sumarse a la siguiente posicin
junto con el cosumando y el sumando en esa posicin. As, en la segunda posicin, 1 + 0
+ 1 = 10, que es una vez ms una suma de 0 y un acarreo de 1. Este acarreo se suma a
la siguiente posicin junto con los bits del cosumando y del sumando en esa posicin y
as para las restantes posiciones.
En cada paso de este proceso se efecta la suma de 3 bits, el bit del cosumando, el del
sumando y el del acarreo de la posicin anterior. El resultado de la adicin de estos 3 bits
produce 2 bits: un bit de suma y uno de acarreo, que se sumar a la siguiente posicin. El
circuito que realiza dicha adicin se conoce como sumador total. La figura siguiente
ilustra la idea anterior.
1
Cosumando
Sumando
Suma
Acarreo
Un circuito capaz de efectuar la suma de dos datos binarios de n bits, en la forma

indicada anteriormente, recibe el nombre de circuito sumador binario paralelo y est
constituido por n sumadores totales, tal como se muestra en la figura siguiente:
B3
C4
B2
C3
ST3
C2
ST2
A3
S3
B1
C1
ST1
A2
S2
B0
ST0
A1
S1
C0
A0
S0
3.2 DISEO DE UN SUMADOR TOTAL: Para disear un circuito lgico que realice la
funcin del sumador total debemos elaborar una tabla de verdad que muestre los
diversos valores de entrada y salida en todos los casos posibles. A continuacin se
muestra la tabla de verdad que ser utilizada para el diseo de un sumador total.
REF HT - 07
HCT 7 / 17 HOJAS

T.Entrada
A
B Cent
0
0
0
1
0
0
0
1
0
1
1
0
0
0
1
1
0
1
0
1
1
1
1
1
T.Salida
S
Csal
0
0
0
1
0
1
1
0
0
1
1
0
1
0
1
1
Utilizando el mtodo de la suma de productos, podemos escribir la expresin para S:

S = A B Cent + A B Cent + A B Cent + A B Cent
Simplificando la expresin anterior utilizando los axiomas y teoremas del lgebra de
Boole, tenemos:
S = A(B Cent + B Cent ) + A(B Cent + B Cent )
S = A(B Cent ) + A(B + Cent )
S = A B Cent
As mismo la expresin para Csal ser:

Csal = A B Cent + A B Cent + A B Cent + A B Cent
Simplificando la expresin anterior tenemos:
Csal = B Cent ( A + A) + A Cent (B + B ) + A B(Cent + Cent )
Csal = B Cent + A Cent + A B
El Circuito de la figura siguiente muestra la lgica de un sumador completo:

A
B
Cent
2
74LS86
74LS86
1
3
74LS08
4
6
74LS08
1
2
13
Csal
12
74LS27
9
8
10
74LS08
REF HT - 07
HCT 8 / 17 HOJAS
3.3 SUMADOR PARALELO 74LS 183

Es un circuito sumador paralelo de 4 bits que contiene cuatro sumadores totales
interconectados y el circuito de prediccin de acarreo necesaria para operar a una alta
velocidad. La figura siguiente muestra el smbolo lgico del circuito sumador paralelo 74
LS83.
10
8
3
1
11
7
4
16
13
A1
A2
A3
A4
S1
S2
S3
S4
9
6
2
15
B1
B2
B3
B4
C0
C4
14
74LS83
Las entradas de este circuito integrado son dos nmeros de cuatro bits A4 A3 A2 A1, B4
B3 B2 B1 y el acarreo de entrada C0. Las salidas son los bits de suma S4 S3 S2 S1 y el
acarreo de salida C4. Con frecuencia los bits de suma son sealados con la letra griega
sigma .
Conexin en cascada de circuitos sumadores paralelos: Es posible conectar
sumadores paralelos a fin de lograr la adicin de nmeros binarios mas grandes. La
figura siguiente muestra la forma como deben conectarse dos sumadores paralelos
74LS83 para sumar nmeros binarios de 8 bits.
C4
16
4
7
11
1
3
8
10
A4
A3
A2
A1
S4
S3
S2
S1
15
2
6
9
C4
14
S4
S3
S2
S1
74LS83
15
2
6
9
14
C4
74LS83
B4
B3
B2
B1
13
B7B6B5B4B3B2B1B0
C0
1
3
8
10
A4
A3
A2
A1
16
4
7
11
B4
B3
B2
B1
C0
13
A7A6A5A4A3A2A1A0
S7S6S5S4S3S2S1S0
REF HT - 07
HCT 9 / 17 HOJAS
3.4 SISTEMA EN COMPLEMENTO A 2

Los nmeros positivos y negativos, incluyendo los bit de signo, pueden sumarse
utilizando un circuito sumador paralelo bsico cuando los nmeros negativos estn en
complemento a 2.
A fin de efectuar sustracciones entre dos nmeros binarios, el sustraendo debe
complementarse a dos y luego sumarse con el minuendo.
El circuito sumador paralelo 74LS83 puede adaptarse tanto para efectuar operaciones de
suma y sustraccin, utilizando adicionalmente un circuito encargado de convertir a
complemento a 2 el dato B en caso de efectuarse una sustraccin.
En la figura siguiente se muestra el circuito sumador restador.
A fin de efectuar operaciones de adicin entre los datos A y B, es necesario poner el
terminal ADD en nivel alto y el terminal SUB en nivel bajo, con lo cual el dato B original es
aplicado a los terminales B4 B3 B2 B1 del CI 74 LS83, el dato A es tambin aplicado a
los terminales A4 A3 A2 A1 de dicho CI; obtenindose en la salidas C4 S4 S3 S2 S1, la
suma binaria de ambos datos.
Para efectuar operaciones de sustraccin entre los datos A y B, el terminal ADD debe
ponerse en nivel bajo y el terminal SUB debe ponerse el nivel alto, esto pone en nivel alto
el terminal C0 del CI, sumndosele 1 al bit menos significativo de los datos A y B, de
modo que el dato B es aplicado a los terminales del CI pero complementado a 2;
obtenindose en las salidas C4 S4 S3 S2 S1, la diferencia entre los datos A y B, ya sea
en la forma binaria o en complemento a 2.
1
3
B1
74LS08
B1
2
B1
B2
B3
11
B4
2
74LS32
B2
74LS08
74LS04
74LS08
B2
5
74LS32
B3
74LS08
74LS04
10
74LS08
B3
6
10
10
74LS32
12
B4
74LS08
11
74LS04
13
12
12
B4
8
74LS08
11
13
13
74LS32
74LS08
74LS04
ADD
SUB(C0)
REF HT - 07
HCT 10 / 17 HOJAS
10
8
3
1
DATO A
DATO B
11
7
4
16
C0
13
A1
A2
A3
A4
S1
S2
S3
S4
9
6
2
15
SALIDAS
B1
B2
B3
B4
C0
C4
14
C4
74LS83
3.5 SUMADORES EN BCD: Un circuito sumador en BCD debe ser capaz de realizar lo
siguiente:
a) Sumar dos grupos de cdigos BCD de cuatro bits, utilizando la adicin binaria
directa.
b) Determinar si la suma de esta adicin es mayor que 1001 (9 decimal), si lo es
aadir 0110 (6 decimal) a esta suma y generar un acarreo a la siguiente posicin
decimal.
El circuito sumador en BCD de la figura siguiente posee la lgica necesaria para realizar
el ajuste decimal si en caso, la suma de los datos BCD del sumador superior (A y B) es
mayor que 1001 (9 decimal) o produce acarreo (C4), en ese caso la salida X asume el
nivel 1 y ello equivale a sumarle 0110 (6 decimal) a dicha suma a travs del sumador
inferior.
B4 B3 B2 B1
Sumador 74LS83
S4
S3
S2
S1
Acarreo del sumador anterior
A4A3A2A1
Acarreo al siguiente sumador
74LS32
74LS08
74LS32
2
3
C4
Sumador 74LS83
No Usado
A4A3A2A1
S4
S3
S2
S1
SUMA BCD
REF HT - 07
HCT 11 / 17 HOJAS

4. CIRCUITOS COMPARADORES
La comparacin de dos palabras binarias es una operacin comn en sistemas de
computo e interfaces de dispositivos. Un circuito que compara dos palabras binarias e
indica si son iguales se llama comparador. Algunos comparadores interpretan sus
palabras de entrada como nmeros con signo e indican tambin una relacin aritmtica
(mayor o menor que) entre las palabras.
Las compuertas XOR y XNOR pueden considerarse como comparadores de un bit , por
ejemplo una compuerta XOR proporciona un nivel de salida alto si los niveles presentes
en sus entradas son diferentes, de lo contrario proporcionan un nivel de salida bajo.
En la figura siguiente la salida de las cuatro compuertas XOR entran a una compuerta OR
para crear un comparador de cuatro bits , la salida DIC se activa si cualquiera de los
pares de bit de entrada son diferentes. Con suficientes compuertas XOR y una compuerta
OR puede construirse comparadores con cualquier nmero de bits.
A0
B0
DIFF0
2
74LS86
A1
B1
DIFF1
74LS02
1
3
74LS86
2
A2
B2
10
DIFF
74LS00
DIFF2
2
1
74LS86
3
A3
12
B3
13
74LS02
11
DIFF3
74LS86
Tambin es posible la construccin de comparadores de n bits utilizando compuertas

XNOR, por ejemplo se muestra a continuacin un comparador de cuatro bits, aqu se
utiliza la conexin AND alambrada, puesto que las compuertas XNOR 74LS266 son
compuertas de colector abierto.
A0
B0
3
VCC = 5V
74LS266
A1
B1
1
3
R
2
74LS266
A2
B2
DIFF
3
74LS266
A3
B3
74LS266
REF HT - 07
HCT 12 / 17 HOJAS

Circuito comparador 74LS85: Es un CI MSI que compara dos datos A3 A2 A1 A0 y B3
B2 B1 B0 de 4 bits cada uno, proporcionando salidas A<Bo, A=Bo y A>Bo.
As mismo los terminales de entrada A<Bi, A=Bi, y A>Bi sirven para la conexin en
cascada de CIs 74LS85 con la finalidad de efectuar comparaciones entre dos datos
binarios de mayor nmero de bits:
10
12
13
15
9
11
14
1
2
3
4
A0
A1
A2
A3
B0
B1
B2
B3
A<Bi
A=Bi
A>Bi
7
6
5
A<Bo
A=Bo
A>Bo
74LS85
Conexin en cascada de circuitos comparadores 74LS85: Con la finalidad de

aumentar el numero de bits a ser comparados el CI 74LS85 puede interconectarse con
otro, por ejemplo un comparador de 8 bits se conectara de la forma indicada en la
siguiente figura:
VCC = 5V
7
6
5
10
12
13
15
9
11
14
1
2
3
4
MSB A
MSB B
74LS85
5
6
7
A0
A1
A2
A3
B0
74LS85
B1
B2
B3
A<Bo
A<Bi
A=Bo
A=Bi
A>Bo
A>Bi
A>Bo
A=Bo
A<Bo
A>Bi
A=Bi
A<Bi
B3
B2
B1
B0
A3
A2
A1
A0
4
3
2
1
14
11
9
15
13
12
10
LSB B LSB A
5. UNIDAD ARITMTICO-LOGICA
Una de las funciones esenciales de las computadoras es la realizacin de operaciones
aritmticas, estas operaciones son efectuadas en la ALU (unidad aritmtico-lgica) de la
computadora. La finalidad principal de la ALU consiste en aceptar datos binarios que
estn almacenados en la memoria de la computadora y ejecutar operaciones aritmticas
con esos datos.
REF HT - 07
HCT 13 / 17 HOJAS

La unidad aritmtico-lgica contiene al menos dos registros: el registro B y el Acumulador
. As mismo contiene la lgica combinatoria que realiza las operaciones aritmticas y
lgicas que estn almacenadas en el registro B y el acumulador. La figura siguiente
muestra el diagrama en bloques de una unidad aritmtica lgica.
ACUMULADOR
CIRCUITOS
UNIDAD DE
MEMORIA
LOGICOS
UNIDAD DE
CONTROL
REGISTRO B
Unidad aritmtico lgica 74LS181: En la figura siguiente se muestra el smbolo

lgico y la tabla de verdad del CI 74LS181. Este CI puede realizar 16 operaciones
aritmticas binarias con dos palabras de cuatro bits. Estas operaciones se seleccionan
por medio de cuatro lneas de seleccin S0, S1, S2 y S3. La configuracin de las lneas
de seleccin conducen cada una a un tipo de suma, resta, decremento por uno y
transferencia directa. Estas funciones se proporcionan en varias combinaciones, con y sin
bits de acarreo.
Adems de su uso como procesador aritmtico, esta ALU se puede utilizar como
comparador colocndola en modo de resta de modo que una entrada se reste de otra,
con lo que el CI estar configurado para verificar si esta diferencia es positiva, negativa o
cero.
Este circuito se diseo para proporcionar la realizacin de operaciones tanto aritmticas
como lgicas sin la necesidad de conexin de elementos externos.
2
23
21
19
1
22
20
18
7
6
5
4
3
8
A0
A1
A2
A3
F0
F1
F2
F3
B0
B1
B2
B3
CN
S0
S1
S2
S3
M
A=B
CN+4
G
P
9
10
11
13
14
16
17
15
74LS181
REF HT - 07
HCT 14 / 17 HOJAS

Seleccin
S3
S2
S1
S0
M=H
Funciones
Lgicas
F=A
F = AB
F = A+ B
F =1
F = A+ B
F=B
F = A B
F = A+ B
F
F
F
F
F
DATOS ACTIVOS EN NIVEL BAJO

M=L: Operaciones Aritmticas
Cn = 0
Cn = 1
Sin acarreo
Con acarreo
F=A
F = A min us1
F = AB
F = AB min us1
F = AB min us1
F = min us1(2' sCOMP )
F = AB
F = ZERO
F = ABPlus ( A + B )
F = A min usB min us1
F = ABPlus ( A + B )Plus1
F = A min usB
F = APlus ( A + B )
F = A+ B
F = APlus ( A + B )
F = APlusB
= AB
= A B
=B
= A+ B
=0
F = ABPlus ( A + B )
F = (A + B)
F=A
F = ABPlusA
F = AB
F = AB
F=A
F = APlus ( A + B )Plus1
F = ( A + B )Plus1
F = APlus( A + B )Plus1
F = APlusBPlus1
F = ABPlus ( A + B )Plus1
F = ( A + B )Plus1
F = APlusAPlus1
F = ABPlusAPlus1
F = ABPlusA
F=A
F = ABPlusAPlus1
F = APlus1
8
74LS86
8
9
12
13
11
9
10
12
13
10
74LS266
P
3}
0
3
Q
3
CI
6 9
5
6
4
5
10
8
3
1
11
7
4
16
13
15 2
=1
CO
14
1
2
=1
11
1
2
6. Simbologa IEEE:
74LS83
REF HT - 07
HCT 15 / 17 HOJAS
P<Q
P=Q
P>Q
Q
3
74LS85
2
1
23
22
21
20
19
18
0
31
4
CI
(0..15) CP
(0..15) CG
6(P=Q)
(0..15) CO
3
<
=
>}
0
ALU
P
Q
[1]
P
Q
[2]
P
Q
[4]
P
Q
[8]
10
6
5
4
3
8
7
11
COMP
13
5 6 7
10
12
13
15
2
3
4
9
11
14
1
16141715
74LS181
REF HT - 07
HCT 16 / 17 HOJAS

7.CUESTIONARIO
1.- Sume los siguientes grupos de nmeros binarios:
a) 1001 + 0110
b) 101110 + 101110
c) 10111 + 10011
d) 100111011 + 011110111
2.- Realice las siguientes sumas utilizando el sistema en complemento a dos:
a) 13 + -6
b) 4 + -7
c) 12 + -6
d) 5 + -13
3.- Realice la tabla de verdad y grafique el circuito de un medio sumador para dos bits.
4.- Realice un esquema explicativo de la forma como debe conectarse
sumadores BCD en cascada.
circuitos
5.- Realice un circuito comparador para dos datos binarios de tres bits mediante la
utilizacin de puertas lgicas.
6.- Realice la interpretacin de la simbologa IEEE en cuanto se refiere a circuitos
comparadores.
7.- Investigue respecto al funcionamiento de circuitos multiplicadores y divisores binarios.
REF HT - 07
HCT 17 / 17 HOJAS
5v
5v
11
12
13
1
2
3
4
5
10
1
2
3
4
5
6
7
8
9
16
14
A
B
C
D
8
11
12
13
1
2
3
4
5
10
1
2
3
4
5
6
7
8
9
5v
2
4
6
8
16
2
3
5
6
11
10
14
13
7
5v
74LS147
S1
S2
S3
S4
S5
S6
S7
S8
S9
1
3
5 74LS04
9
14 6 7 9
S1
S2
S3
S4
S5
S6
S7
S8
S9
16
14
9
7
6
14
A
B
C
D
1
3
5 74LS04
9
2
4
6
8
1
15
1A
1B
2A
2B
3A
3B
4A
4B
1Y
2Y
3Y
4Y
12
A/B
G
74LS157 8
8
7
74LS147
SELECCIN
1
5v
2,2K
5v
5v
16
5v
7
1
2
6
4
5
3
1
2
4
8
BI/RBO
RBI
LT
A
B
C
D
E
F
G
13
12
11
10
9
15
14
330R x 7
1
2
1
2
1
2
1
2
1
2
1
2
1
2
74LS47 8
No
01
PZA
ORDEN DE EJECUCIN
Detectar y reparar fallas en circuitos
combinacionales
CANT
DISPLAY
Protoboard.
Fuente DC.
Multmetro digital.
Punta lgica
DETECCIN Y REPARACIN DE FALLAS EN

CIRCUITOS COMBINACIONALES
MATERIAL
HT
OBSERVACIONES
REF. HT - 08
Tiempo: 12 Horas
Escala:
HOJA 1/1
2003
LISTA DE MATERIALES
ITEM
01
02
03
04
05
06
07
08
UNID.DE
CANTIDAD
DESCRIPCIN
MEDIDA
Pieza
02
CI. Codificador de Decimal a BCD
Pieza
02
CI. Puertas NOT
Pieza
01
CI. Multiplexor de 2 a 1 4 bits
Pieza
01
CI. Decodificador
Pieza
01
Display nodo comn
Pieza
01
Pieza
07
Metros
0.5
Cable telefnico
CDIGO
74LS147
74LS04
74LS157
74LS47
-

OPERACIN:
Detectar y reparar fallas en circuitos combinacionales.
Consiste en aplicar tcnicas de deteccin y reparacin de averas en circuitos digitales
combinacionales, analizando previamente el funcionamiento normal de un circuito
combinacional e introduciendo fallas en l a fin de que el participante aplique criterios de
deteccin de averas y proceda a la reparacin de las mismas.
La deteccin de fallas en circuitos digitales combinacionales constituye una de las
operaciones ms importantes que realizar el tcnico durante su desempeo laboral, esta
operacin requiere no slo de conocimientos relacionados con el funcionamiento de los
circuitos sino tambin requiere de una buena capacidad de anlisis, amplitud de criterio y
sentido prctico a fin dar la mejor solucin a un problema dado.
1er Paso
Identificar los dispositivos utilizados en el circuito y verificar su estado de

operacin.
2do Paso

5v
5v
11
12
13
1
2
3
4
5
10
1
2
3
4
5
6
7
8
9
16
14
A
B
C
D
8
11
12
13
1
2
3
4
5
10
1
2
3
4
5
6
7
8
9
2
4
6
8
5v
16
2
3
5
6
11
10
14
13
7
5v
74LS147
S1
S2
S3
S4
S5
S6
S7
S8
S9
1
3
5 74LS04
9
14 6 7 9
S1
S2
S3
S4
S5
S6
S7
S8
S9
16
14
1
3
5 74LS04
9
9
7
6
14
A
B
C
D
2
4
6
8
1
15
1A
1B
2A
2B
3A
3B
4A
4B
1Y
2Y
3Y
4Y
4
7
9
12
A/B
G
74LS157
8
7
74LS147
SELECCIN
1
5v
2,2K
5v
5v
16
5v
7
1
2
6
4
5
3
1
2
4
8
BI/RBO
RBI
LT
A
B
C
D
E
F
G
13
12
11
10
9
15
14
330R x 7
1
2
1
2
1
2
1
2
1
2
1
2
1
2
74LS47 8
DISPLAY
Figura No 1. Circuito Indicador de Nivel para dos Tanques Multiplexado.

3do Paso
HO
REF HT - 08
1 / 2 HOJAS

4to Paso
Verifique el funcionamiento del circuito indicador de nivel activando las

entradas S1......S9 y verificando que el dato visualizado corresponda a la
entrada activada. Utilice el Sw de seleccin A / B a fin de verificar el
funcionamiento de los dos codificadores de entrada. Complete la tabla de
verdad No 1
T.Seleccin
S1 S2
1
0
0
0
X
0
X
X
0
X
X
0
X
X
0
X
X
0
X
X
0
X
X
0
X
X
0
1
0
1
0
X
1
X
X
1
X
X
1
X
X
1
X
X
1
X
X
1
X
X
1
X
X
1
o
Tabla de verdad N 1
Terminales de Entrada
S3 S4 S5 S6 S7
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
0
X
1
1
0
X
X
1
0
X
X
X
0
X
X
X
X
X
X
X
X
X
X
X
X
X
X
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
0
X
1
1
0
X
X
1
0
X
X
X
0
X
X
X
X
X
X
X
X
X
X
X
X
X
X
S8
1
1
1
1
1
1
1
0
X
1
1
1
1
1
1
1
0
X
S9
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
0
Dgito
Visualizado
5to Paso
Una vez comprobado el funcionamiento, el instructor introducir una avera

en el circuito.
6to Paso
Proceder luego a la deteccin de fallas:

Mida la tensin en todos los puntos de alimentacin.
Verifique los niveles lgicos de entrada y salida de los CI con una punta
lgica y verifique su normal funcionamiento. Realice esta verificacin por
etapas.
De encontrar alguna anormalidad proceda a aislar la falla y a realizar las
pruebas pertinentes.
Proporcione un listado de las causas posibles de la falla
7to Paso
Una vez ubicada la avera proceda a efectuar la reparacin.
8to Paso

sus conclusiones.
HO
REF HT - 08
2 / 2 HOJAS
TCNICAS DE DETECCIN Y REPARACIN DE FALLAS EN

CIRCUITOS DIGITALES COMBINACIONALES:
INTRODUCCIN
Existen tres pasos bsicos para reparar un sistema o circuito digital que presenta una
falla:
1. Deteccin de la falla. Se observa la operacin del circuito o sistema y se compara
con la operacin correcta esperada.
2. Aislamiento de la falla. Se efectan pruebas y realizan mediciones para aislar la
falla.
3. Correccin de la falla. Se realiza el reemplazo del componente defectuoso, se
repara la conexin, se remueve el corto, etc.
El procedimiento que se sigue para detectar y corregir fallas depende mucho del tipo y la
complejidad del circuito y de las herramientas y documentacin disponibles.
Seguidamente se describen los tipos de fallas ms comunes en los sistemas que trabajan
principalmente a base de CI digitales y se explica como reconocerlos.
Cada vez que se aborde la deteccin y reparacin de fallas, se dar por sentado que el
tcnico siempre tiene a su disposicin una punta de prueba lgica y un osciloscopio,
porque stas son herramientas indispensables en cualquier laboratorio digital. Tambin
es sabido que la punta prueba lgica tiene uno o ms indicadores luminosos que pueden
sealar diferentes condiciones en la punta:
1.
2.
3.
4.
5.
6.
Un nivel BAJO constante

Un nivel ALTO constante
Un tren de pulsos repetitivo
Un nivel BAJO que momentneamente va hacia ALTO
Un nivel ALTO que momentneamente va hacia abajo
Un circuito abierto o un nivel lgico indeterminado
1. FALLAS INTERNAS EN CI DIGITALES

Las fallas ms comunes de los CI digitales son:
1.
2.
3.
4.
Mal funcionamiento del circuito interno

Entradas o salidas cortocircuitadas a tierra a Vcc
Entradas o salidas en circuito abierto
Cortocircuito entre dos terminales (diferentes de las tierra o Vcc)
EJEMPLO 1:
Un tcnico utiliza una punta de prueba lgica para determinar las condiciones que se
encuentran en varias terminales de un CI, de este modo es posible examinar y determinar
si el circuito est trabajando en forma apropiada o existen algunas condiciones de
funcionamiento inadecuadas que pueden sugerir algunas de las posibles fallas.
HCT
REF HT - 08
1 / 6 HOJAS
Z1
74LS04
Z2
74LS00
Terminal
Z1-1
Z1-2
Z2-1
Z2-2
Z2-3
Condicin
Pulsante
Bajo
Bajo
Alto
Alto
La terminal de salida 2 de Z1 debera estar cambiando, ya que su entrada lo hace, los

resultados indicados, sin embargo, sealan que la seal de salida 2 permanece fija en
BAJO. Dado que la salida est conectada a la terminal 1 de Z2, esto mantiene en ALTO
la salida de la compuerta NAND. De lo mencionado se puede hacer una lista de las tres
posibles fallas que pueden causar esta operacin:
Una podra ser la falla de un componente interno del INVERSOR que impide que ste
responda en forma adecuada a su entrada. Otra podra ser que la terminal 2 de Z1
estuviera en cortocircuito interno con tierra, lo que mantiene esta entrada en BAJO. Una
tercera podra ser que la terminal 1 de Z2 estuviera en corto a tierra dentro de Z2. Esto
imposibilitara a la terminal de salida del INVERSOR cambiar su nivel.
Si la entrada de un CI est abierta internamente, la seal lgica aplicada en esa entrada
no tendr ningn efecto sobre la salida, el circuito abierto deja la entrada en un estado
flotante, TTL y CMOS responden de manera diferente ante un circuito abierto en la
entrada. Los circuitos integrados TTL responden como si la entrada fuese un 1 lgico; los
circuitos integrados CMOS responden de manera errtica y pueden daarse por
sobrecalentamiento.
Cuando la salida de un CI est internamente abierta, no se presenta voltaje alguno en la
terminal de salida, sin importar cules sean las condiciones en las entradas, si esta salida
se conecta a la entrada de uno o ms CI, se produce una entrada abierta o flotante en
estos circuitos.
EJEMPLO 2:
En el circuito de la figura siguiente se han efectuado mediciones con una punta lgica,
stas se indican en la tabla adjunta. (suponga que los CI son TTL)
Z1
74LS04
Z2
74LS00
Terminal
Z1-1
Z1-2
Z2-1
Z2-2
Z2-3
Condicin
Alto
Bajo
Bajo
Pulsante
Pulsante
HCT
REF HT - 08
2 / 6 HOJAS

El examen de los resultados seala que, en apariencia, Z1 trabaja adecuadamente, pero
la salida de la NAND es inconsistente con sus entradas.
La salida de la compuerta NAND debera ser ALTA porque la terminal de entrada 1 es
BAJA. Este nivel BAJO debera evitar que la compuerta NAND respondiese a los pulsos
aplicados en la terminal 2. Es probable que este nivel BAJO no alcance al circuito interno
de la compuerta NAND como consecuencia de un circuito abierto interno, como el CI es
TTL, este circuito abierto produce el mismo efecto que un nivel lgico ALTO en la
terminal 1. Si el CI hubiese sido CMOS, el circuito abierto interno en la terminal 1
producira una salida incierta, un posible sobrecalentamiento y la destruccin del circuito.
De las consideraciones ya hechas en relacin con entradas abiertas en TTL, se podra
esperar que el voltaje en la terminal 1 de Z2 estuviese entre 1.4 y 1.8 V y la punta de
prueba lgica debera registrarlo como indeterminado. Esto sera cierto si el circuito
abierto se encontrara fuera de la compuerta NAND. No existe ningn circuito abierto entre
la terminal 2 de Z1 y al terminal 1 de Z2, pero ste es desconectado en el interior de la
compuerta NAND.
2. FALLAS EXTERNAS EN CI DIGITALES
Lneas de seal en circuito abierto Esta categora incluye cualquier falla que produzca
una ruptura o discontinuidad en la trayectoria de conduccin que impide que el nivel de
un voltaje o seal vaya de un punto a otro.
Lneas de seal en cortocircuito Este tipo de falla tiene el mismo efecto que un
cortocircuito interno entre dos terminales del CI. Esto hace que las dos seales sean
idnticas.
Fallas en la fuente de alimentacin Los sistemas digitales cuentan con una o ms
fuentes de alimentacin de cd que proporcionan los voltajes Vcc y Vdd necesarias para
los circuitos. Si existe sobrecarga de la fuente de alimentacin o la misma presenta fallas
entregarn un voltaje con una regulacin muy pobre y los CI dejarn de operar o lo harn
de manera errtica.
Cuando se produce una falla en el circuito interno de la fuente de alimentacin o cuando
los circuitos que la estn alimentando demandan ms corriente de la que la fuente puede
proporcionar de acuerdo con su diseo, la fuente de alimentacin puede dejar de
proporcionar un voltaje regulado. Esto puede ocurrir si un CI o un componente presenta
una falla que causa una demanda de corriente mayor que la normal.
Para detectar las fallas es necesario verificar los niveles de voltajes de cada fuente de
alimentacin presente en el sistema, para confirmar si se encuentran dentro de sus
rangos especificados. Es mejor verificar estos niveles con un osciloscopio y de esa forma
comprobar que no exista una cantidad considerable de rizo de ca sobre los niveles de cd,
y que los niveles de voltaje permanezcan regulados durante la operacin del sistema.
Si existe falla de la fuente de alimentacin un CI o ms funcionan de manera errtica o
dejan de hacerlo. Algunos CI toleran ms las variaciones de la fuente de alimentacin y
pueden operar en forma correcta; otros sencillamente no la toleran. Es necesario verificar
los niveles de alimentacin y tierra de cada CI que, al parecer, opere de manera
incorrecta.
EJEMPLO 1:
Considere el circuito de la figura mostrada. Se supone que la salida S va hacia ALTO en
cualquiera de las siguientes condiciones:
1. A = 1, B = 0 sin importar el nivel de C.
REF HT - 08
HCT
3 / 6 HOJAS

2. A = 0, B = 1, C = 1
12
13
Z2
11
10
Z2
74LS00
74LS00
4
Z1
Z2
74LS00
74LS86
Terminal
Z1-1
Z1-2
Z1-3
Z2-4
Z2-5
Z2-6, 10
Z2-13
Z2-12
Z2-9, 11
Z2-8
Condicin
Bajo
Bajo
Alto
Bajo
Alto
Alto
Alto
Alto
Bajo
Alto
Esto se verifica cuando un tcnico realiza una prueba sobre este circuito, observa que la
salida S va hacia ALTO cada vez que A o C se encuentran en ALTO, sin importar el nivel
de B. El tcnico toma una punta de prueba lgica para medir la condicin en la que A = B
= 0, C = 1 y se obtiene los resultados que se indican en la figura anterior.
Todas las salidas de las compuertas NAND son correctas para los niveles presentes en
sus entradas. Sin embargo, la compuerta EX OR debera producir un nivel BAJO en la
terminal de salida 3, ya que sus dos entradas tienen el mismo nivel, BAJO. Al parecer, Z1
3 permanece en ALTO, aunque las entradas traten de producir una salida BAJA.
Existen varias posibles causas para explicar esta falla:
1. Una falla en algn componente interno de Z1 que impide la salida vaya hacia abajo.
2. Un cortocircuito externo hacia Vcc desde cualquier punto ubicado a lo largo de los
conductores que estn conectados al nodo X (indicado en el diagrama).
3. La terminal 3 de Z1 en cortocircuito interno con Vcc.
Todas estas posibilidades, con excepcin de la primera, ponen en cortocircuito el nodo X
(y cualquier terminal de CI conectada a l) directamente con Vcc.
Se puede emplear el siguiente procedimiento para aislar la falla, pero depende del equipo
de pruebas con que se cuente:
1. Verificar los niveles de Vcc y tierra en las terminales apropiadas de Z1. Aunque es
poco probable que la ausencia de cualquiera de ellos sea la causa por la que Z1 3
permanece en ALTO, es mejor llevar a cabo esta comprobacin en cualquier CI que
produzca una salida incorrecta.
HCT
REF HT - 08
4 / 6 HOJAS

2. Apagar la fuente de alimentacin del circuito y buscar con el hmetro un cortocircuito
(resistencia menor que un ohm) entre el nodo X y cualquier punto conectado a Vcc
(como Z1 14 o Z2 14). Si no encuentra evidencia de un cortocircuito, entonces
pueden descartarse las ltimas 4 posibilidades de la lista. Por lo tanto, es muy
probable que exista una falla interna en Z1, y debe ser reemplazada.
3. Si en el paso anterior se muestra la presencia de un cortocircuito del nodo X hacia
Vcc entonces se observa la tarjeta del circuito en busca de puentes de soldadura,
pistas de cobre desprendidas, alambres no aislados que se encuentran haciendo
contacto entre si y cualquier causa de cortocircuito externo hacia Vcc. El espacio
entre las terminales 13 y 14 de Z2 es un lugar probable de puente de soldadura, si se
encuentra el cortocircuito externo, ste debe removerse y luego verificar con el
hmetro que el nodo X ya no est en cortocircuito con Vcc.
4. Si el paso anterior no revela un cortocircuito externo, y estn tres posibilidades de
cortocircuitos internos hacia Vcc en Z1 3, Z2 13, o Z2 5. Uno de ellos pone el
nodo X en cortocircuito con Vcc.
Para determinar cual es la terminal implicada, en primer lugar se la desconecta del nodo
X, una por una y volver a buscar el cortocircuito hacia Vcc despus de cada desconexin.
Cuando se desconecte la terminal que lo est provocando, el nodo X dejar de estar en
cortocircuito con Vcc.
La dificultad que se encuentre en el proceso de desconectar del nodo X cada terminal
sospechosa depende de la forma en que est construido el circuito. Si todos los CI se
han montado sobre las bases todo lo que se necesita es sacar el CI de la base, doblar la
terminal sospechosa y reponerlo en su lugar. Si los CI se han soldado sobre una tarjeta
de circuito impreso, se cortar la pista que est conectada a la terminal (o cortar esta
ltima) y repararla cuando haya terminado.
Existe una tcnica de deteccin de fallas que hace innecesario doblar terminales o cortar
pistas cuando se trata de aislar cortocircuitos. Consiste en usar una herramienta
denominada trazador de corriente para seguir el flujo de corriente por el cortocircuito. El
trazador detecta los cambios en el campo magntico de la corriente alrededor del
conductor con cortocircuito.
HCT
REF HT - 08
5 / 6 HOJAS

3. CUESTIONARIO:
1.- Enumere los tres pasos bsicos para detectar fallas en sistemas digitales
2.- Diga a qu se refieren las fallas internas en circuitos digitales
3.- Diga a qu se refieren las fallas externas en circuitos digitales
4.- Las seales mostradas en la figura siguiente son aplicadas al circuito, suponga que
existe un circuito abierto interno en Z1-4. Diga que indicara la punta lgica en Z1-4, que
nivel de tensin existira en dicho punto y realice un esquema de la forma que Ud piensa
que tendran las seales R y C. (Los CIs son TTL)
RELOJ
CARGA
CORRIMIENTO
Z1
Z2
RELOJ
74LS04
74LS00
CARGA
Z1
74LS04
4
Z2
CORRIMIENTO
74LS00
HCT
REF HT - 08
6 / 6 HOJAS
74LS04
74LS157
74LS04
74LS147
74LS147
74LS47
SW
DISPLAY
SW
No
01
02
03
04
PZA
ORDEN DE EJECUCIN
Diagramar y procesar placa de circuito
impreso para circuito combinacional de
aplicacin.
Montar y soldar componentes de circuito
combinacional de aplicacin en placa.
Montar placa y accesorios en chasis de
circuito combinacional de aplicacin.
Probar
el
funcionamiento
circuito
combinacional de aplicacin.
CANT
Alicate de corte diagonal.
Cautn de 30 W 220v
Fuente DC.
Multmetro digital.
Punta lgica.
IMPLEMENTACIN DE CIRCUITO
COMBINACIONAL DE APLICACIN
MATERIAL
HT
OBSERVACIONES
REF. HT - 09
Tiempo: 15 Horas
Escala:
HOJA 1/1
2003
LISTA DE MATERIALES
ITEM
01
02
03
04
05
06
07
08
09
10
11
12
UNID.DE
CANTIDAD
DESCRIPCIN
MEDIDA
Pieza
02
CI. Codificador de Decimal a BCD
02
Pieza
CI. Puertas NOT
Pieza
01
CI. Multiplexor de 2 a 1 4 bits
Pieza
01
CI. Decodificador
Pieza
01
Display nodo comn
Pieza
01
07
Pieza
2
Cm
100
Placa Impresa
Metros
100
Estao 60/40
Gramos
200
Pasta para soldar
Kg
0.5
Cloruro frrico
Metros
1
Cable telefnico
CDIGO
74LS147
74LS04
74LS157
74LS47
-

OPERACIN:
Diagramar y procesar placa de circuito impreso para circuito combinacional de
aplicacin.
Operacin que consiste en diagramar la placa de circuito impreso a partir del diagrama
del circuito combinacional de aplicacin que en este caso corresponde a un circuito
Indicador de Nivel Conductivo. (Figura No 1)
1er Paso
Identificar circuito combinacional de aplicacin.

5v
5v
1
2
3
4
5
6
7
8
9
16
14
A
B
C
D
8
1
2
3
4
5
6
7
8
9
5v
2
4
6
8
16
2
3
5
6
11
10
14
13
7
5v
74LS147
11
12
13
1
2
3
4
5
10
S1
S2
S3
S4
S5
S6
S7
S8
S9
1
3
5 74LS04
9
14 6 7 9
11
12
13
1
2
3
4
5
10
S1
S2
S3
S4
S5
S6
S7
S8
S9
16
14
9
7
6
14
A
B
C
D
1
3
5 74LS04
9
2
4
6
8
1
15
1A
1B
2A
2B
3A
3B
4A
4B
1Y
2Y
3Y
12
4Y
A/B
G
74LS157 8
8
7
74LS147
SELECCIN
1
5v
2,2K
5v
5v
16
5v
7
1
2
6
4
5
3
1
2
4
8
BI/RBO
RBI
LT
A
B
C
D
E
F
G
13
12
11
10
9
15
14
330R x 7
1
2
1
2
1
2
1
2
1
2
1
2
1
2
74LS47 8
DISPLAY
Figura N 1
2do Paso
Distribuir los componentes utilizados en el circuito de aplicacin

combinacional en funcin a la figura No 2 (Opcional) para la diagramacin
de la placa impresa.
3er Paso
Revisar modelo diagramado y taladrar placa impresa .
4to Paso
Transferir modelo diagramado a la placa impresa ya taladrada y procesar

qumicamente la placa impresa.
5to Paso
Limpiar placa impresa.
HO
REF HT - 09
1 / 2 HOJAS
74LS04
74LS157
74LS04
74LS147
74LS147
74LS47
SW
DISPLAY
SW
Figura No 2
HO
REF HT - 09
2 / 2 HOJAS

OPERACIN:
Montar y soldar componentes de circuito combinacional de aplicacin en placa.
Operacin que consiste en realizar el montaje de dispositivos electrnicos en la placa
procesada anteriormente.
1er Paso
Verificar el buen estado fsico de los componentes a travs de una

inspeccin visual. As mismo verifique el estado de operacin de los mismos
utilizando un multmetro.
2do Paso
Doblar los terminales de los dispositivos en funcin a la distancia de los

orificios.
3er Paso
Colocar los dispositivos en la placa y realizar la presentacin de la misma

verificando la disposicin de stos sobre la placa.
4to Paso
Proceda a soldar los componentes en el siguiente orden:

Resistores, terminales de potencimetros e interruptores
Condensadores
Semiconductores discretos
Circuitos Integrados
5to Paso
Limpiar placa impresa utilizando acetona o thinner.
HO
REF HT - 09
1 / 1 HOJAS

OPERACIN:
Montar placa y accesorios en chasis de circuito combinacional de aplicacin.
Operacin que consiste en instalar la placa impresa en una caja metlica as como en
realizar la interconexin de los dispositivos accesorios.
1er Paso
Instalar la placa impresa en caja metlica , teniendo la precaucin de aislar

correctamente dicha placa de la caja para encapsulado.
2do Paso
Interconectar dispositivos accesorios con la placa impresa e instalar dichos

dispositivos en la caja para encapsulado.
Nota: En este caso particular constituyen dispositivos accesorios a ser
instalados en la caja para encapsulado: el interruptor, los terminales de
alimentacin, terminales de entrada para sensores de nivel y el display.
3er Paso
Por ltimo realizar una inspeccin de las conexiones efectuadas.
HO
REF HT - 09
1 / 1 HOJAS

OPERACIN:
Probar el funcionamiento del circuito combinacional de aplicacin.
Operacin consiste en comprobar el funcionamiento del circuito de aplicacin
combinacional acabado y de ser necesario realizar los ajustes necesarios para su
adecuado funcionamiento.
1er Paso
Ajustar la fuente de alimentacin a 5v y alimente el circuito. Tenga la

alimentacin, cuide adems de aplicar la polaridad correcta.
2do Paso
Conecte los dispositivos sensores a las entradas del circuito.
3er Paso
Verifique que el dato visualizado corresponde a la entrada activada,

cambiando la posicin del interruptor A / B, verifique del mismo modo el
funcionamiento del circuito.
4er Paso
De presentarse algn problema proceda segn lo indicado en la HO:

Detectar y reparar fallas en circuitos combinacionales.
HO
REF HT - 09
1 / 1 HOJAS
PROYECTO DE CIRCUITOS DIGITALES COMBINACIONALES

INTRODUCCIN
El presente proyecto, constituye una aplicacin de los conocimientos adquiridos durante
la realizacin del mdulo y servir para afianzar los objetivos del mismo.
1. INDICADOR DE NIVEL PARA DOS TANQUES MULTIPLEXADO:
El presente proyecto tiene la utilidad de indicar el nivel de agua en dos tanque de proceso
utilizando para ello 9 electrodos en cada tanque dispuestos en diferentes niveles segn
muestra la figura siguiente:
S9
CIRCUITO COMBINACIONAL
DISPLAYADOR
VISUALIZADOR
S4
Tanque 1
S3
S2
S1
S9
S4
S3
Tanque 2
S2
S1
Nueve detectores conductivos de nivel de agua son dispuestos a diferentes alturas a lo

largo de cada tanque. Al hacer contacto con el agua en el tanque, cada electrodo
proporciona un nivel lgico bajo, de lo contrario el nivel lgico proporcionado por el
electrodo o electrodos ser alto.
Por ejemplo, si el nivel de agua en el tanque 1 est a la altura del electrodo S4, los
niveles lgicos presentes en los electrodos del S1 al S9 sern 0,0,0,0,1,1,1,1,1. As
HCT
REF HT - 09
1 / 3 HOJAS

mismo, si el nivel de agua en el tanque 2 est a la altura del electrodo S3, los niveles
lgicos presentes en los electrodos del S1 al S9 sern 0,0,0,1,1,1,1,1,1.
Para implementar el comportamiento anterior es necesario insertar un electrodo
conectado a VCC, hasta el fondo del tanque (nivel lgico alto +5V TTL), de modo que al
hacer contacto con el agua cada electrodo proporcionar un nivel lgico alto a un circuito
como el siguiente , el cual proporcionar un nivel lgico bajo si su nivel lgico de entrada
es alto y viceversa.
Un circuito combinacional constituido por dos codificadores de prioridad, un multiplexor

de 2 a 1 de cuatro bits, un decodificador BCD a 7 segmentos y un visualizador, tiene la
funcin de captar las seales provenientes de los sensores de nivel, convertirlas en
cdigo BCD, multiplexarlas y visualizarlas alternativamente mediante el accionamiento de
un interruptor.
2. CIRCUITO ELECTRNICO DEL INDICADOR DE NIVEL MULTIPLEXADO:
Las seales provenientes de los electrodos detectores de nivel de ambos tanques
constituyen las entradas de dos circuitos codificadores de prioridad de decimal a BCD
74LS147, cuyas entradas y salidas son activas en nivel bajo, es decir se obtiene en su
salida el cdigo BCD negado correspondiente al electrodo detector de nivel de mayor
prioridad activo en cada tanque.
Un circuito negador 74LS04 conectado a las salidas de los 74LS147 proporciona una
salida codificada en BCD, correspondiente al nivel de agua en cada tanque, estas
seales codificadas en BCD son conectadas a un circuito multiplexor de 2 a 1 de cuatro
bits 74LS157, el cual seleccionar una de las dos seales BCD aplicadas en sus
entradas mediante la aplicacin de un nivel lgico alto o bajo en su entrada de seleccin
mediante un interruptor de seleccin y enviar dicho cdigo hacia un visualizador.
Un circuito de visualizacin constituido por un circuito decodificador de BDC a 7
segmentos 74LS47 y un display nodo comn permiten la visualizacin decimal del nivel
de agua en ambos tanques pero de manera alternativa actuando sobre el interruptor de
seleccin.
HCT
REF HT - 09
2 / 3 HOJAS

5v
5v
11
12
13
1
2
3
4
5
10
1
2
3
4
5
6
7
8
9
16
14
A
B
C
D
8
11
12
13
1
2
3
4
5
10
1
2
3
4
5
6
7
8
9
5v
2
4
6
8
16
2
3
5
6
11
10
14
13
7
5v
74LS147
S1
S2
S3
S4
S5
S6
S7
S8
S9
1
3
5 74LS04
9
14 6 7 9
S1
S2
S3
S4
S5
S6
S7
S8
S9
16
14
9
7
6
14
A
B
C
D
1
3
5 74LS04
9
2
4
6
8
1
15
1A
1B
2A
2B
3A
3B
4A
4B
1Y
2Y
3Y
4Y
4
7
9
12
A/B
G
74LS157 8
8
7
74LS147
SELECCIN
1
5v
2,2K
5v
5v
16
5v
7
1
2
6
4
5
3
1
2
4
8
BI/RBO
RBI
LT
A
B
C
D
E
F
G
13
12
11
10
9
15
14
330R x 7
1
2
1
2
1
2
1
2
1
2
1
2
1
2
74LS47 8
DISPLAY
HCT
REF HT - 09
3 / 3 HOJAS
PROPIEDAD INTELECTUAL DEL SENATI PROHIBIDA

SU REPRODUCCIN Y VENTA SIN LA AUTORIZACIN
CORRESPONDIENTE
CDIGO DE MATERIAL
0357
EDICIN
JUNIO 2004

Circuitos Digitales Combinacionales

Încărcat de

Informații document

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Circuitos Digitales Combinacionales

Încărcat de

Drepturi de autor:

Formate disponibile

SERVICIO NACIONAL DE ADIESTRAMIENTO EN TRABAJO INDUSTRIAL

Tcnico de Nivel Medio

MATERIAL DIDCTICO ESCRITO

Con la finalidad de facilitar el aprendizaje en el desarrollo de la formacin y capacitacin en la

DOCUMENTO APROBADO POR EL

Registro de derecho de autor:

DENOMINACIN NORMA / DIMENSIONES

RECONOCIMIENTO DE PUERTAS LGICAS

CIRCUITOS DIGITALES COMBINACIONALES

El nmero binario del cuadro representa el siguiente nmero decimal:

CIRCUITOS DIGITALES COMBINACIONALES

Esto implica que:

Representacin de nmeros en el sistema hexadecimal.

CIRCUITOS DIGITALES COMBINACIONALES

CIRCUITOS DIGITALES COMBINACIONALES

2.4 Puerta NAND NO Y: Dispositivo lgico cuyo estado de salida representa la

CIRCUITOS DIGITALES COMBINACIONALES

Circuito Lgico Equivalente

Circuito Lgico Equivalente

CIRCUITOS DIGITALES COMBINACIONALES

CIRCUITOS DIGITALES COMBINACIONALES

CIRCUITOS DIGITALES COMBINACIONALES

CIRCUITOS DIGITALES COMBINACIONALES

Factor de Carga de Salida y Entrada (Fan-out, Fan-in)

CIRCUITOS DIGITALES COMBINACIONALES

CIRCUITOS DIGITALES COMBINACIONALES

Conexin con circuitos convencionales

Conexin AND alambrada

Representacin de las salidas de colector abierto interconectadas entre si.

CIRCUITOS DIGITALES COMBINACIONALES

4.3 Familia Lgica CMOS:

CIRCUITOS DIGITALES COMBINACIONALES

Salidas CMOS Triestado, Varios CI CMOS tienen salidas triestado, su operacin es

CIRCUITOS DIGITALES COMBINACIONALES

DENOMINACIN NORMA / DIMENSIONES

MONTAJE DE CIRCUITOS DIGITALES

CIRCUITOS DIGITALES COMBINACIONALES

Planteamiento del problema, definicin de las condiciones de operacin del

Obtenga la tabla de verdad en funcin del enunciado anterior :

Obtenga la ecuacin lgica de la tabla de verdad No 1utilizando los 1

CIRCUITOS DIGITALES COMBINACIONALES

Simplifique la ecuacin lgica utilizando los axiomas y teoremas del lgebra

Implante el circuito lgico en funcin de la ecuacin anterior y complete la

Implante el circuito con puertas NAND y complete la figura No 2.

CIRCUITOS DIGITALES COMBINACIONALES

Conecte el circuito de la figura No 2, y verifique las conexiones realizadas.

Ajuste la fuente de alimentacin a 5 voltios. Tenga la precaucin de no

Utilizando el dip switch aplique a las entradas del circuito D C B A , los

Compare los resultados obtenidos con lo estudiado en la teora y obtenga

CIRCUITOS DIGITALES COMBINACIONALES

CIRCUITOS LOGICOS COMBINACIONALES

Puesto que en la tabla de verdad se registran tres entradas A, B, C,

2. SIMPLICACIN DE FUNCIONES Y CIRCUITOS LGICOS

CIRCUITOS DIGITALES COMBINACIONALES

Si simplificamos la expresin anterior utilizando los axiomas del lgebra de Boole

CIRCUITOS DIGITALES COMBINACIONALES

3. SIMPLIFICACIN DE FUNCIONES LGICAS UTILIZANDO EL MAPA DE

b. Cuando se trata de tres variables (A, B, C)

c. Cuando se trata de cuatro variables (A, B, C, D)

CIRCUITOS DIGITALES COMBINACIONALES

5.- Unir los grupos, para eliminar aquellos que se superponen.

2 Paso: Construir el Mapa de Karnaugh, con 2 variables.

CIRCUITOS DIGITALES COMBINACIONALES

Luego f = A B + A B + AB , graficada en el Mapa de Karnaugh.