PDH: La Jerarqua Digital Plesicrona

Introduccin
Con la incursin de los sistemas digitales en los aos 60, lleg a ser plausible la posibilidad de mejorar el
rendimiento de las anteriores redes analgicas de telecomunicaciones. Estas redes estaban basadas en
esquemas de modulacin de frecuencia para la transmisin de canales de voz, pero est tcnica era
muy rgida y degradaba la calidad de los canales debido a sucesivas modulaciones y demodulaciones
analgicas, que introducan ruido en la seal transmitida.

Tres jerarquas diferentes se han desarrollado: en Europa, USA y Japn, cada una con diferentes
velocidades de bit y esquemas de multiplexin aunque todas ellas se basan en la misma filosofa de
multiplexado y justificacin.

El primer sistema de comunicaciones digitales fu instalado por los Laboratorios Bell en 1962 en USA, y
consista en 24 canales digitales de voz funcionando como lo que hoy es conocido como T1, esto es,
1544 kbit/s. De todas formas, esta tecnologa no fu completamente adoptada hasta mediados de los
aos 70, dada la existencia de gran cantidad de sistemas analgicos de alto costo existentes, y dado que
los semiconductores resultaban demasiado caros.

Aspectos Generales de la PDH

Los canales de voz, y ms concretamente, los canales telefnicos, son muestreados 8000 veces por
segundo, de acuerdo con el criterio de Nyquist. De esta forma, cualquier tecnologa de transmisin
preparada para transportar esa informacin debe admitir una muestra del canal cada 125

microsegundos. Al ser la PDH una tcnica de TDM sncrono, la estructura de trama de cualquier trama
PDH debe durar necesariamente 125 us, independientemente de el nmero de canales de voz
transportados.
Dos aproximaciones han sido adoptadas, que difieren principalmente en el nmero de canales de voz
que la trama contiene y en la forma en la que la sealizacin es transportada. La primera aproximacin
es la adoptada en Japn y USA, en la que 24 canales de voz son transportados en la trama. Adems de
esos 24 canales de voz, que son los que forman bsicamente la trama T1, un nico bit es aadido a esta
trama lo que le proporciona alineamiento de trama y servicio mnimo de sealizacin. De esta forma, la
capacidad total requerida es:
(24 canales * 8bit/canal + 1bit) / 125 us = 1,544 Mb/s.
Una aproximacin diferente fu la adoptada en Europa, se tuvo un cuidado especial en proporcionar
servicios de sealizacin y sincronizacin en la trama E1. En este caso 30 canales de voz son
transportados por la trama, adems de dos canales, de la misma capacidad que el canal de voz, que
permiten la transmisin de informacin de alineamiento de trama, comunicacin de alarmas y bits de
CRC. Adems, cada canal de voz es sealizado mediante un canal especialmente dedicado a ello, lo
que permite disponer de 2 kbit/s de informacin de control para cada canal. De esta forma la capacidad
total de transmisin en un enlace E1 es:
(32 canales * 8 bits/canal) / 125 us = 2,048 Mb/s.
Estos circuitos pueden a su vez ser multiplexados dentro de circuitos de nivel ms alto, dando lugar a las
jerarquas de transmisin, requiriendo cada nivel ms bits de control. La multiplexin PDH no est exenta
de problemas. Estos problemas surgen principalmente cuando se tienen que demultiplexar los circuitos
transportados hasta cierto nivel, especialmente si es necesario extraer un canal de voz bsico. Al tener
todos los circuitos, en cada jerarqua su propio reloj, eso es, no hay una base de tiempos comn para
todos los sistemas (excepto, obviamente, en los que transmiten a la misma velocidad), no es posible
extraer un circuito sin tener que demultiplexar completamante la seal hasta el nivel requerido. Este
hecho se debe a una razn histrica, dado que los sistemas digitales han desplazado gradualmente a los
anteriores sistemas analgicos, que tenan diferentes valores de temporizacin debido a razones
tecnolgicas.
La principal consecuencia de esta aproximacin es que cada canal no tiene una asignacin estricta en
ningun slot temporal, y por lo tanto cada circuito es mapeado dentro de un nivel superior utilizando
justificacin, para acomodar cualquier diferencia en sus respectivas temporizaciones. Es por esta razn
que la PDH es denominada plesicrona, porque no es exactamente sncrona.
La Justificacin, o la insercin de bits para resolver la ausencia de informacin que se produce en ciertos
momentos debido a diferencias de reloj, resuelve algunos problemas, como el de la sincronizacin entre
equipos terminales, pero tambin introduce otros. De estos problemas, uno de los ms importantes, por
lo menos cuando se considera el diseo de esta tecnologa, es la necesidad de identificar el inicio de una
nueva trama. Una vez que este inicio ha sido localizado, y dado que ya se conoce como es la estructura
de trama, es un procedimiento sencillo desmapear y extraer toda la informacin transportada en ese
nivel.
Para realizar estas tareas se han desarrollado lo que se denominan Multiplexores de Insercin y
Extraccin, equipos que permiten aadir o sustraer cualquier seal hasta el nivel de detalle requerido.
Ello incrementa el coste de la totalidad de la red PDH, dado que las lneas de transporte tienden a ser de
la ms alta velocidad posible, y que los circuitos a extraer sern, naturalmente, los de velocidad mas
baja, que son los que la inmensa mayora de usuarios demandan.
Otro factor a tener en cuenta, y uno importante, es la dificultad de realizar una correcta monitorizacin
1

del estado de los enlaces, dado que es realmente difcil extraer e interpretar las seales de alarma. Ello
hace ms complicado reducir problemas en la red y corregir funcionamientos incorrectos.

Alineamiento de Trama
La PDH, a cualquier nivel, es una tecnologa de transmisin estructurada, y por lo tanto cada bit, tiene un
significado y una funcin, y para una correcta comprensin, es completamente necesario tener una
indicacin del inicio de la trama. Para que el receptor de la trama bsica E1 pueda reconocer el inicio de
la trama una estructura de bits especial se inserta en el inicio de algunas tramas. De esta forma se
realiza la sincronizacin. Una FAS, seal de alineamiento de trama, se introduce en el principio de las
tramas pares, esto es, una FAS se introduce cada dos tramas E1. El byte restante en las tramas impares
es denominado NFAS (No FAS) y es utilizado para el transporte de informacin de alarmas, bits
sobrantes reservados para uso nacional y algunos ms son bits de alineamiento de multitrama como
ser explicado ms adelante.

FAS & CRC-4

Dentro de el byte de FAS el primer bit se dedica a realizar un CRC-4, por lo tanto es necesario recibir 4
FAS para formar el cdigo que permite el reconocimiento de una correcta sincronizacin y recepcin de
tramas. El resto de los bits de la FAS, esto es, los bits de 1 al 7, siempre forman la combinacin
0011011, lo que permite identificar el inicio de la nueva trama.

Para realizar una demultiplexin correcta de la seal entrante, cada trama consta de una seal de
alineamiento de trama (FAS), que le permite localizar el inicio del nuevo conjunto de datos.

Por supuesto, la recepcin y el clculo de los bits de CRC es una aplicacin de procesado intensivo que
fu difcil de realizar por los primeros equipos que aparecieron en el mercado, pero hoy en da la mayora
de los equipos realizan esta operacin. La repeticin del FAS es necesaria para evitar cualquier
confusin debida su aparicin aleatoria en los bytes de los canales de voz lo que podra producir errores
en la identificacin de seales.
Como se muestra en la siguente figura, la trama E1 completa, a la que se denomina Multitrama, esta
formada por 16 tramas bsicas, con una duracin cada una de ellas de 125 us. Por lo tanto, la multitrama
tiene una duracin total de 2 ms. La multitrama misma, se divide en dos submultitramas, cada una
consta de 8 tramas bsicas. Es sobre esas 8 tramas que el CRC-4 es calculado, y su CRC es enviado
sobre los primeros bits de las tramas pares de la siguiente submultitrama. Obviamente, en el lado de
recepcin, el CRC-4 es calculado de la submultitrama ya recibida y comparado con el CRC-4 recibido en
3

la siguiente submultitrama para realizar la inspeccin. En caso de que un error sea detectado, una
alarma ser sealizada hacia el emisor a traves de otra trama viajando en el sentido contrario. Este
mtodo, CRC-4, para la deteccin de errores es una buena opcin para BERs mejores de 10E-3, dado
que para mayores valores de BER podran daar los bits de CRC. La gran ventaja del mtodo de CRC
es que todos los bits son monitorizados y no solo algunos bits, como se hace con otras tcnicas. Y,
aunque el CRC-4 deja una probabilidad de error marginal del 6,25 %, este es un nivel aceptable para
trabajar.

La estructura basica de la trama E1, compuesta por 32 canales, se convierte en una seal ms
complicada cuando se consideran todos los controles requeridos para un correcto alineamiento y
deteccin de errores.

Tratamiento de Errores
El tratamiento que PDH de a los errores es muy diferente del realizado en comunicaciones de datos.
Muchas diferencias pueden sealarse entre estas dos tecnologas como, por ejemplo, el hecho de que
en PDH no se retransmite ninguna trama, ya que ello podra introducir un nivel inaceptable de retardo y
porque las tramas no se almacenan en los ADMs. La filosofa en PDH es bastante diferente. Los errores
de transmisin son monitorizados y comunicados, y si la red proporciona un rendimiento demasiado bajo,
se toman las medidas necesarias para corregirla. La correccin y recuperacin de errores se deja para la
capa de enlace en el modelo OSI, y PDH nicamente se ocupa de una parte de la capa fsica.

Canal de Sealizacin y Multitrama

El slot nmero 16 de cada trama bsica de 2 Mbit/s se reserva para el transporte de protocolos de
sealizacin para los 30 de 64 kbit/s que llegan directamente a los usuarios de la PSTN. Por esta razn,
los multiplexores de la red deben modificar la informacin de sealizacin de los canales.
Cada canal tiene asignado un espacio de sealizacin de 2 kbit/s en la multitrama E1, a traves de 4 bits
(conocidos genricamente como a,b,c y d) en el canal 16, que constituye un canal de sealizacin de 64
kbit/s. Para realmente conocer donde esta el inicio de este canal de sealizacin, los primeros cuatro bits
son marcados como cero (0000), y los siguientes cuatro bits de este byte no transportan informacin de
sealizacin, sino informacin de justificacin y alarmas. Estos cuatro primeros bits son los denominados
4

MFAS mientras que los siguientes cuatro bits se denominan NMFAS (no seal de alineamiento de
multitrama).

Administracin de Alarmas
Para la transmisin de alarmas, PDH hace uso de los campos NFAS y NMFAS. Cuando un ADM detecta
una disminucin en la calidad de transmisin, o porque el nivel de error es demasiado alto o porque un
desalineamiento de trama ha sido detectado, debe comunicar este hecho al otro extremo de la conexin,
esto es, al transmisor. Esta alarma es comunicada en el bit 3 de la NFAS y normalmente se denomina
'Indicador de Alarma Remota'.
Entonces, el multiplexor remoto considera si la situacin es peligrosa, y procede a realizar un
realineamiento de trama. Este realineamiento se realiza poniendo toda la tributaria a uno ('1'), esto es,
todos los contenidos de los canales a 1, para facilitar la resincronizacin, pero manteniendo la palabra
FAS en su correcto valor.
Un procedimiento similar es efectuado por la seal de NMAS. Cuando el receptor pierde el sincronismo
de multitrama, enva hacia atrs una alarma en el sexto bit del primer byte del canal 16 (el dedicado a la
informacin de sealizacin). Esta alarma es denominada AIS64, o seal de indicacin de alarma. De
esta forma, el multiplexor indica que puede recuperar la informacin de los canales, pero no la
informacin de sealizacin, ni los bits de CRC.

La estructura de trama PDH tambien localiza espacio para la generacin de alarmas, lo que permita
avisar al otro lado del enlace de transmisin sobre el evento que se ha producido.

Bits sobrantes
La palabra de NFAS deja sitio para aplicaciones especficas punto a punto. Hay cinco bits para este tipo
de aplicaciones. Por ejemplo, es normal utilizar el bit S4 para operaciones de monitorizacin y
mantenimiento, mientras que los bits S5-S7 se reservan para uso nacional, eso es, estan reservados
para cualquier propsito que el operador pueda necesitar. En caso de que estos bits no se utilicen,
siempre deben dejarse a uno en conexiones internacionales.

Justificacin
Debido a diferencias entre los relojes respectivos de los multiplexores, es necesario implementar un
mecanismo para adaptar las diferentes velocidades de bit y de esta forma garantizar la correcta
transmisin de las tributarias sin slips ni fallos. Con este fin, algunos bits en los niveles altos pueden
dejarse desocupados, y ser llenados selectivamente con informacin o simplemente con bits de relleno.
Para conocer cuando estos bits estn transportando informacin o no, existen tambin algunos bits de
control distribuidos en la trama que sirven de indicacin. Utilizando un sistema de decisin por mayora,
para evitar errores, estos bits de control obligan al multiplexor a ignorar ese bit cuando no contiene
informacin, o incorporarlo a la tributaria que esta siendo demultiplexada. De hecho en la jerarqua de
transmisin PDH, la justificacin significa dejar cierto bit que normalmente esta lleno desocupado. Esto
se denomina justificacin positiva.

A traves de un voto de mayora entre los bits de control de justificacin, el multiplexor determina cuando el bit de
justificacin considerado transporta informacin o no.

Arquitectura de Multiplexado
Desde el nivel primario a 2 Mbit/s hacia arriba, cada nivel en la jerarqua se compone de 4 tributarias del
nivel inmediatamente inferior. Cada nivel proporciona capacidad de transporte y justificacion para cada
una de ellas.
Como ya se ha mencionado, la conmutacin en PDH es slo posible si previamente se demultiplexa la
portadora hasta el nivel requerido de conmutacin, por lo tanto se puede deducir que el nivel de
6

transporte bsico es el de 2 Mbit/s (30+2 x 64 kbit/s, y que esta seal tendr una estructura diferente de
las otras (8, 34 y 140 Mbit/s).
La trama de 2 Mbit/s transporta 30 canales de voz y 2 canales adicionales para funciones de entramado
y sealizacin. Esta estructurada sobre la trama bsica de 125 , que contiene 32 canales de 64 kbit/s, o
slots temporales. El slot 0 siempre se utiliza para control especifico de trama: CRC, alineamiento de
trama, alineamiento de submultitrama, sealizacin de alarmas y deteccin de errores de bit, mientras el
slot 16 se utiliza para para sealizacin asociada a los canales (CAS). Cada ocho tramas de 125us se
consideran una submultitrama, porque el control de CRC (bits Ci) se genera para cada submultitrama
(una submultitrama transporta la informacin de CRC-4 de su precedente), y dos submultitramas
componen la mutlitrama completa, que consiste en 16 tramas bsicas. Resulta fcil ver la razn principal
de esta organizacin; el hecho es que se necesitan cuatro bits (un canal de sealizacin de 2 kbit/s) para
sealizar cada canal de 64 kbit/s, por lo tanto 15 bytes son necesarios para sealizar los 30 canales de
voz, y un byte suplementario para proporcionar alineamiento de multitrama y bits de relleno.

Primer nivel de Multiplexin: 2 Mbit/seg (E1)

Empezando desde el primer nivel a 2 Mbit/s, todos los niveles superiores utilizan una estructura de trama
similar con una seal de alineamiento de trama (FAS) en el inicio de la trama. Debido al hecho de que
una seal de nivel superior es construida multiplexando cuatro seales del nivel inmediatamente inferior,
que son multiplexadas bit a bit, no es posible extraer una seal concreta sin demultiplexar
completamente la seal de orden superior en la cual est completamente transportada.

Caractersticas tcnicas
Velocidad binaria 2048.0 kbit/s +/- 50 ppm
Cdigo de linea HDB3
Amplitud nominal 2.37 V (en cable coaxial)
3.00 V (balanced cable)
Impedancia 75 Ohm (coaxial cable)
120 (balanced cable)
Nivel de atenuacin tolerado a la entrada 0-6 dB a 1024 kHz como
Longitud de Trama 256 bits
Bits disponibles por slot temporal 8 bits
Mtodo de multiplexado Intercalado de bytes
Velocidad de trama 8000 trama/s
Velocidad de alineamiento de trama 28000 bit/s
(incluyendo bits de supervisin) 32000 bit/s

Segundo Nivel de Multiplexin: 8 Mbit/s (E2)

Los 8 Mbit/s se dividen en cuatro bloques, que estan separados por los bits de control de justificiacin.
Como puede verse en la figura de a continuacin, los bloques segundo y tercero son idnticos, una
multiplexin simple de las seales transportadas de 2 Mbit/s, mientras que el primer y cuarto bloques son
diferentes.
El primer bloque contiene la palabra de FAS (1111010000), el bit A de alarma urgente (utilizado hacia
atrs para sealizar eventos o problemas), los bits sobrantes S, reservados para uso nacional (a veces
utilizados como alarma no urgente) y 20 bits de informacin.
El cuarto bloque contiene cuatro bits de justificacin, para cada tributaria contenida en la seal de E2, y
ms bits de informacin. Como ya ha sido sealado, la justificacin es positiva, esto significa que la
justificacin no contiene informacin la mayoria del tiempo. Para que el demultiplexor sepa cuando el bit
de justificacin contiene informacin o no, se utilizan los bits de control de justificacin. Estos bits estn
distribuidos a lo largo de la trama para minimizar la probabilidad de que un error pueda modificar a dos
de ellos, y la decisin es tomada por mayora. Con un simple clculo, es fcil notar que, para adaptar la
7

tributaria E1 funcionando a su velocidad nominal de 2048 kbit/s dentro de la seal E2, los bits de
justificacin deben utilizarse, alrededor del 42,4% de las veces.

La estructura de trama de 8 Mbit/s proporciona un bit de justificacin para la seal tributaria

E1 que es transportada en ella. Los bits de justificacin se localizan en el ltimo bloque de la
seal, mientras que los bits de control de justificacin se encuentran distribuidos en toda la
trama para reducir la posibilidad de una rfaga de error que afecte a varios bits de control a
la vez.

Caractersticas tcnicas
8 Mbit/s
Velocidad binaria 8448.0 kbit/s +/- 30 ppm
Line code HDB3
Amplitud nominal 2.37 V
Impedancia 75 Ohms
Nivel de atenuacin tolerado a la entrada 0-6 dB a 4224 kHz como
Nmero de tributarias 4
Justificacin Positiva
Bits Jij = 1 Ri = llenado (justificacin)
Bits Jij = 0 Ri = informacin (no justificacin)
(La decisin se basa en el resultado mayoritario de Jij's)
Longitud de trama 848 bits
Nmero disponible de bits por tributaria y por trama 206 bits
Mtodo de multiplexacin Intercalado de bits
Velocidad de trama 9962.264 trama/s
Velocidad de alineamiento de trama 99622.64 bit/s
Mxima tasa de justificacin por tributaria 10000 bit/s aprox
Coeficiente nominal de justificacin 0.424

Tercer Nivel de Multiplexin: 34 Mbit/s (E3)

La estructura de trama de la seal de 34 Mbit/s est definida en la recomendacin G.751 de la ITU-T.
Esta trama tiene una longitud total de 1526, siendo la estructura de multiplexacin idntica a la utilizada
8

en el nivel de 8 Mbit/s, con la nica diferencia que el coeficiente de justificacin para la seal de 8 Mbit/s
es, en este caso, de 43,6 %.

Caractersticas tcnicas
34 Mbit/s
Velocidad binaria 34368.0 kbit/s +/- 20 ppm
Cdigo de lnea HDB3
Amplitud nominal 1 V
Impedncia 75 Ohms
Nivel de atenuacin de entrada tolerado 0-12 dB a 17.184 MHz como
Nmero de tributarias tolerado 4
Justificacin Positiva
Bits Jij = 1 Ri = llenado (justificacin)
Bits Jij = 0 Ri = informacin (no justif.)
(La decisin se basa en el resultado mayoritario de Jij's)
Longitud de trama 1536 bits
Nmero disponible de bits por tributariapor trama 3778 bits
Mtodo de multiplexacin Intercalado de bits
Velocidad de trama 22375.0 trama/s
Velocidad de alineamiento de trama 223750.0 bit/s
Tasa mxima de justificacin por tributaria 22375 bit/s aprox
Coeficiente nominal de justificacin 0.436

La justificacin de la seal tributaria transportada sigue un esquema similar en todos los

niveles: algunos bits de control para indicar cuando el correspondiente bit de justificacin
esta lleno de informacin o no.

Cuarto Nivel de Multiplexacin: 140 Mbit/s (E4)

La estructura de trama de la seal E4, est definida en la recomendacin G.751 de la ITU-T. En este
9

caso, pueden verse 6 bloques diferentes, mientras, en los otros niveles, nicamente el primer y el ltimo
bloque eran diferentes. La palabra de alineamiento de trama es tambin diferente: 111110100000,
siendo el coeficiente de justificacin tambin diferente: 41.9%.

Caractersticas tcnicas
140 Mbit/s
Velocidad binaria 139264.0 kbit/s +/- 15 ppm
Cdigo de lnea CMI
V Nominalptp 1 V
Impedncia 75 Ohms
Nivel de atenuacin tolerada a la entrada 0-12 dB a 70 MHz como
Nmero de tributarias 4
Justificacin Positiva
Bits Jij = 1 Ri = llenado (justification)
Bits Jij = 0 Ri = informacin (no justif.)
(La decisin se basa en el resultado mayoritario de Jij's)
Longitud de Trama 2928 bits
Bits disponibles por tributaria y trama 723 bits
Mtodo de Multiplexacin Intercalado de bits
Velocidad de Trama 47563.842 trama/s
Velocidad de alineamiento de Trama 570754.098 bit/s
Mxima tasa de justificacin por tributaria 47563 bit/s aprox
Coeficiente nominal de justificacin 0.419

10

MAPA PDH
La PDH (Jerarqua Digital Plesicrona) es la tecnologa ms bsica para la transmisin digital de banda
ancha. Basada en la velocidad binaria de 2048 kbit/s (G.732, Jerarquia Europea) o en 1544 kbit/s
(G.733, Jerarqua Norteamericana), las tributarias son intercaladas para su multiplexacin dentro de un
canal de mayor nivel. Hay realmente cuatro niveles en la jerarqua, con sus velocidades definidas en el
estandard G.702 de la ITU-T, que son, para el sistema europeo, 2048 kbit/s, 8448 kbit/s (G.742), 34
Mbit/s y 140 Mbit/s (G.751)

Los 2048 kbit/s (2 Mbit/s a partir de ahora) tienen capacidad de transmitir simultneamente 30 canales
de voz de 60 kbit/s. Los 128 kbit/s se utilizan de distintas formas. 64 kbit/s se utilizan para propositos
especificos de entramado, como alineamiento de trama y alarmas del extremo remoto, mientras que el
resto de los 64 kbps se utilizan principalmente para sealizacin CAS (asociada a los canales)
11

La principal motivacin de este documento es proporcionar una herramienta grfica e intuitiva para la
identificacin rpida de cualquier tema que sea necesario recordar o encontrar sobre PDH. Empezando
con la estructura de multiplexado bsica, este documento explica como se construyen los diferentes
niveles jerrquicos, empezando con la seal bsica de 2 Mbps y siguiendo con los 8, 34 y 140 Mbit/s.
La PDH es una tecnologa plesicrona, por ello no es posible insertar o extraer (add&Drop) ningun canal
o tributaria sin de sin demultiplexar completamente la seal de entrada hasta el nivel requerido.
Obviamente, y conjuntamente con el problema de la limitacin en las posibilidades de administracin y
mantenimiento, esta es la mayor desventaja para esta tecnologa, especialmente para operadores
cuando proyectan sus redes. Por esta razn, nuevas tecnologas de transmisin tales como SDH se han
desarrollado permitiendo configuraciones de red ms flexibles y menos costosas.

Bibliografa
www.ict.es/com

12