Documente Academic
Documente Profesional
Documente Cultură
TESIS
QUE PARA OBTENER EL TTULO DE
INGENIERO EN ELECTRNICA
PRESENTA:
JUNIO DE 2009
NDICE
Pgina
LISTA DE FIGURAS...........................................................................
vii
LISTA DE TABLAS............................................................................
xii
xiii
RESUMEN.......................................................................................
xiv
CAPTULO I. Introduccin
1.1 Antecedentes tericos...................................................................
1.3 Objetivo.........................................................................................
1.4 Justificacin...................................................................................
1.5 Delimitaciones...............................................................................
Referencias.........................................................................................
11
11
12
12
13
14
15
16
17
19
19
2.4 Inversores.....................................................................................
20
iv
22
25
26
2.4.3.1 MOSFET............................................................
27
28
28
29
2.5.1 Control.............................................................................
30
2.5.2 Medicin..........................................................................
30
2.5.3 Proteccin.......................................................................
30
30
31
33
38
42
43
45
46
2.8.2 dsPIC30f2020..................................................................
46
2.8.2.1 Oscilador...........................................................
49
50
54
56
56
57
Referencias.........................................................................................
58
63
63
3.3 Inversor.........................................................................................
64
65
66
67
67
74
76
76
76
77
77
79
79
81
81
82
83
84
84
86
86
91
Referencias.........................................................................................
93
95
101
105
vi
105
107
108
109
114
119
123
Referencias.........................................................................................
127
CONCLUSIONES Y RECOMENDACIONES...........................................
128
BIBLIOGRAFA....................................................................................
131
APNDICES
Apndice A: Anlisis matemtico de la tcnica de coordenadas DQ..
136
139
145
149
ANEXOS
Hoja de datos del controlador digital de seales dsPIC30F2020........
151
vii
LISTA DE FIGURAS
Pgina
Figura 2.1
10
Figura 2.2
14
Figura 2.3
15
Figura 2.4
17
Figura 2.5
18
Figura 2.6
Figura 2.7
21
23
Figura 2.8
24
Figura 2.9
25
Figura 2.10
29
Figura 2.11
32
Figura 2.12
35
Figura 2.13
36
Figura 2.14
37
Figura 2.15
38
Figura 2.16
39
Figura 2.17
41
Figura 2.18
43
Figura 2.19
47
Figura 2.20
48
Figura 2.21
50
Figura 2.22
52
Figura 2.23
53
viii
Figura 2.24
55
Figura 3.1
63
Figura 3.2
64
Figura 3.3
66
Figura 3.4
68
Figura 3.5
69
Figura 3.6
70
Figura 3.7
Circuito
implementado
del
optoacoplador
lineal
HCNR200-000E.........................................................................
Figura 3.8
Figura 3.9
71
71
72
Figura 3.10
73
Figura 3.11
73
Figura 3.12
74
75
Figura 3.14
75
Figura 3.15
78
Figura 3.13
Figura 3.16
79
Figura 3.17
80
Figura 3.18
81
Figura 3.19
82
Figura 3.20
82
Figura 3.21
83
ix
Figura 3.22
Funcin PWM_config................................................................
83
Figura 3.23
Funcin Encendido....................................................................
84
Figura 3.24
Funcin Calculos.......................................................................
85
Figura 3.25
86
Figura 3.26
87
Figura 3.27
89
Figura 3.28
92
Figura 4.1
95
Figura 4.2
96
Figura 4.3
97
Figura 4.4
97
Figura 4.5
98
Figura 4.6
99
Figura 4.7
99
Figura 4.8
100
Figura 4.9
102
Figura 4.10
102
Figura 4.11
103
Figura 4.12
104
Figura 4.13
104
Figura 4.14
105
Figura 4.15
106
Figura 4.16
106
Figura 4.17
107
Figura 4.18
108
Figura 4.19
109
Figura 4.20
110
Figura 4.21
110
Figura 4.22
111
Figura 4.23
111
Figura 4.24
112
113
113
114
115
Figura 4.29
115
Figura 4.30
116
117
117
118
118
Figura 4.25
Figura 4.26
Figura 4.27
Figura 4.28
Figura 4.31
Figura 4.32
Figura 4.33
Figura 4.34
xi
Figura 4.35
119
Figura 4.36
120
Figura 4.37
120
121
121
122
123
123
Figura 4.43
124
Figura 4.44
125
Figura 4.38
Figura 4.39
Figura 4.40
Figura 4.41
Figura 4.42
xii
LISTA DE TABLAS
Pgina
Tabla 2.1
Tabla 4.1
24
100
xiii
PLL
PWM
SPWM
MSPS
MIPS
PV
Fotovoltaico (Photovoltaic)
Resumen
El objetivo del presente documento es crear una base para futuras investigaciones
relacionadas con la implementacin de sistemas fotovoltaicos interconectados a la
red de distribucin elctrica detallando la realizacin de un prototipo a lazo abierto de
este tipo de sistemas, ste est conformado de un inversor monofsico, la circuitera
necesaria para realizar el sensado y la adecuacin de la corriente de salida del
mismo, as como del voltaje de la red elctrica, la aplicacin de la tcnica de
transformacin a coordenadas DQ en un microcontrolador y el diseo de un control
lineal en el entorno de coordenadas rotatorias DQ. Cada unas de las partes
anteriores son descritas detalladamente y se presentan las pruebas realizadas para
comprobar su correcto funcionamiento dentro de un rango, cabe mencionar que el
sistema fue realizado a escala. Adems se presenta la importancia y la situacin
actual en el pas de las energas renovables haciendo nfasis en la energa solar
fotovoltaica que es en la que se enfoca este proyecto.
xv
CAPTULO I
Introduccin
La energa elctrica se obtiene tradicionalmente por medio de combustibles fsiles
como lo son el petrleo, el gas natural y el carbn, los cuales tienen un fuerte
impacto ambiental adems de ser energa no renovable, es decir, que la naturaleza
no puede regenerarlos en un perodo de tiempo corto sino que tardara millones de
aos. Por tal motivo, es necesario buscar nuevas formas de obtencin de energa las
cuales tengan un menor impacto ambiental y que sean abundantes en el medio. Uno
de estos recursos es el Sol, sin embargo, los mtodos que existen para su
aprovechamiento son an muy costosos en comparacin con una planta de
obtencin de energa de formas convencionales, adems de que su eficiencia es
baja. A pesar de esto, el inters que se ha mostrado acerca de esta forma de
obtencin de energa se ha visto reflejado en investigaciones y desarrollo de
proyectos para mejorar la eficiencia y reducir los costos en su produccin.
2
CAPTULO I. Introduccin
Una de las principales formas de aprovechamiento de energa solar son los sistemas
fotovoltaicos en los cuales se genera energa elctrica a partir de energa solar por
medio de paneles solares. Estos sistemas son una forma de adecuar la energa para
su uso, ya sea pequeos consumos aislados o con conexin a la red elctrica de
distribucin.
En los sistemas fotovoltaicos se hace uso de los sistemas electrnicos de potencia
con los cuales se realiza el control y la adecuacin de los niveles de voltaje y
corriente aprovechando de esta manera la potencia mxima entregada por el
sistema.
Los sistemas electrnicos de potencia se pueden clasificar en los siguientes tipos:
-
Rectificadores de diodo.
Interruptores estticos.
3
CAPTULO I. Introduccin
Otro enfoque ha sido el uso de una estructura de control no lineal que consiste en
que la salida del compensador lineal de voltaje o corriente, que controla el valor rms
de voltaje y de corriente, es multiplicada por una senoidal para proveer control a la
etapa de potencia. Este enfoque produce una distorsin significativa y un alto
contenido de armnicos causando un efecto en la frecuencia de modulacin.
Por lo anterior, es necesario un prototipo de control para este tipo de sistemas, que
sea eficiente y de fcil implementacin, adems de garantizar una ganancia infinita
en la frecuencia fundamental para obtener un buen desempeo del controlador en
estado dinmico y minimizar el error en estado estable.
4
CAPTULO I. Introduccin
5
CAPTULO I. Introduccin
1.3 Objetivo
1.
1.2
1.3
1.4
2.2
2.3
6
CAPTULO I. Introduccin
3. Realizar pruebas a lazo abierto de las partes del sistema verificando su correcto
funcionamiento.
1.4 Justificacin
Los sistemas fotovoltaicos interconectados son una manera viable de aprovechar la
energa solar, su importancia radica en que la energa obtenida por los paneles
puede ser aprovechada por la carga del sistema y cuando sta no la demande puede
ser inyectada a la red elctrica.
Este trabajo presenta las bases para el desarrollo de un prototipo de un sistema
fotovoltaico interconectado con el diseo de un control digital implementado en
coordenadas rotatorias DQ que puede ser utilizado como punto de referencia para
futuros proyectos relacionados con este tema.
1.5 Delimitaciones
Debido a las caractersticas del sistema, la implementacin de la transformacin a
coordenadas rotatorias DQ se har en un controlador digital dsPIC de Microchip
Technology Inc. el cual se eligi porque sus propiedades lo hacen ideal para cumplir
con los requisitos del sistema. El control lineal ser diseado y probado en el entorno
del software Simulink de MATLAB.
Se realizarn pruebas de forma aislada en cada elemento del sistema llegando a los
lmites de su punto de operacin, verificando su funcionamiento en lazo abierto.
7
CAPTULO I. Introduccin
Referencias
[1]
ANES,
Asociacin
Nacional
de
Energa
Solar,
(Pgina
Web),
[3]
[4]
[5]
CAPTULO II
Marco terico
En el presente captulo se exponen los conceptos y trminos empleados durante el
desarrollo de este trabajo, correspondientes a la metodologa utilizada, as como una
explicacin del funcionamiento y caractersticas de los mismos, tales como sistemas
fotovoltaicos interconectados, inversor monofsico, controlador digital de seales,
entre otros. Inicialmente se expone la situacin actual de las energas renovables en
Mxico destacando los proyectos de generacin que mayor contribucin tienen a la
produccin de energa elctrica en el pas. Adems se explican los elementos
necesarios para la implementacin, en un controlador digital de seales, de la tcnica
de transformacin a coordenadas rotatorias DQ para un sistema monofsico y la
aplicacin de una tcnica de control lineal.
9
CAPTULO II. Marco terico
la
actualidad
muchos
pases
estn
desarrollando
tecnologa
para
el
10
CAPTULO II. Marco terico
casa habitacin o una industria y que stos puedan consumir la energa producida
adems de aportar a la red elctrica [2].
El estudio de las energas alternas en Mxico an es un tema muy reciente y se
cuentan con pocas instalaciones de generacin de esta energa, algunos de ellos son
La Venta en Oaxaca, Guerrero Negro en Baja California Sur, los cuales son fuentes
elicas de energa.
De acuerdo a Comisin Federal de Electricidad (CFE) la generacin de energa en
Mxico por diversas fuentes hasta Septiembre del 2008 se muestra en la figura 2.1,
en la cual se puede observar que las energas alternas ya forman parte de la
produccin anual nacional [3].
Carbn
7.35%
Nuclear
4.32%
Elica
0.10%
Hidralica
16.77%
Productores
Independientes
31.66%
11
CAPTULO II. Marco terico
12
CAPTULO II. Marco terico
13
CAPTULO II. Marco terico
Subsistema de regulacin.
14
CAPTULO II. Marco terico
15
CAPTULO II. Marco terico
16
CAPTULO II. Marco terico
17
CAPTULO II. Marco terico
18
CAPTULO II. Marco terico
cel:
cel:
19
CAPTULO II. Marco terico
Irradiancia: 1.000W/m2.
Perturbar y Observar.
Conductancia Incremental.
20
CAPTULO II. Marco terico
2.4 Inversores
Un inversor es un convertidor que tiene la funcin de cambiar un voltaje de entrada
de corriente directa (cd) a un voltaje simtrico de salida de corriente alterna (ca), es
decir, transfieren potencia de una fuente de cd a una carga de ca, con la magnitud y
frecuencia deseadas [13]. El objetivo del inversor es crear corriente alterna cuando
slo se encuentra disponible una fuente de corriente directa. Idealmente el voltaje de
salida de un inversor debera ser senoidal; sin embargo, en la realidad el voltaje de
salida contiene una serie de armnicos los cuales afectan a la seal deformndola y
hacindola de forma cuadrada, mediante tcnicas de conmutacin se puede reducir
el contenido de armnicos de forma notable mejorando la forma de onda de la seal.
Los usos ms comunes de los inversores en la industria son:
-
21
CAPTULO II. Marco terico
Puente Completo
Inversores Monofsicos
Medio Puente
Figura 2.6. Circuito y formas de onda de un inversor monofsico medio puente. a) Circuito,
b) Formas de onda con carga resistiva.
22
CAPTULO II. Marco terico
23
CAPTULO II. Marco terico
Figura 2.7. Circuito y estados de conmutacin del inversor puente completo a) circuito, b) S1 y S2
cerrados, c) S3 y S4 cerrados, d) S1 y S3 cerrados, e) S4 y S2 cerrados.
24
CAPTULO II. Marco terico
Los estados de conmutacin del inversor monofsico puente completo estn dados
en la tabla 2.1, los transistores se comportan como dispositivos de conmutacin, S1,
S2, S3 y S4. Si los transistores Q1 y Q2 estn encendidos al mismo tiempo, el estado
de conmutacin es 1, en caso contrario es 0.
Tabla 2.1 Estados de conmutacin del inversor monofsico puente completo.
Estado
S1 y S2 estn cerrados, y
Estado
Estado de
No.
interruptor
10
vao
vbo
vo
conducen
Vs/2
-Vs/2
Vs
01
-Vs/2
Vs/2
-Vs
11
Vs/2
Vs/2
00
-Vs/2
-Vs/2
D4 y S2, Si io > 0
S4 y D2, Si io < 0
S3 y S1 estn abiertos
S1, S2, S3 y S4 abiertos
S1 y D3 , Si io> 0
D1 y D3, Si io < 0
S4 y S2 estn abiertos
S4 y S2 estn cerrados, y
D1 y D3, Si io > 0
S4 y S3, Si io < 0
S1 y S2 estn abiertos
S1 y S3 estn cerrados, y
S1 y S2, Si io> 0
D1 y D2, Si io < 0
S3 y S4 estn abiertos
S4 y S3 estn cerrados, y
Componentes que
off
-Vs/2
Vs/2
-Vs
D4 y D3, Si io > 0
Vs/2
-Vs/2
Vs
D4 y D2, Si io > 0
25
CAPTULO II. Marco terico
2.4.2 Filtro LC
Para la obtencin de una seal senoidal a la salida del inversor es necesario situar
un filtro pasabajas que elimine los armnicos a altas frecuencias permitiendo slo el
paso de la frecuencia fundamental.
Figura 2.9 Diagrama general de un inversor con filtro y armnicos a eliminar por el mismo.
26
CAPTULO II. Marco terico
=
= 2
(2.1)
(2.2)
27
CAPTULO II. Marco terico
2.4.3.1 MOSFET
El transistor de efecto de campo basado en tecnologa MOS (Metal Oxido
Semiconductor), mejor conocido como MOSFET por sus siglas en ingls Metal Oxide
Semiconductor Field Effect Transistor, es un dispositivo controlado por voltaje el cual
slo requiere una pequea corriente de entrada en la compuerta para ser activado
[13].
En aplicaciones de baja potencia y alta frecuencia es muy utilizado ya que presenta
una velocidad de conmutacin muy alta as como tiempos de conmutacin muy bajos
en el orden de los nanosegundos, lo que provoca menores prdidas de conmutacin.
Este dispositivo presenta las siguientes ventajas:
-
Baja transconductancia.
28
CAPTULO II. Marco terico
Modulacin por ancho de pulso senoidal (SPWM, por sus siglas en ingls
Sinusoidal Pulse Width Modulation).
29
CAPTULO II. Marco terico
30
CAPTULO II. Marco terico
2.5.1 Control
El control depende de los requerimientos del sistema ya que ste es el que determina
cuales son las funciones a realizar entre las cuales estn: registro de algunos
parmetros de la instalacin tales como temperatura, intensidad, tensin, demanda y
suministro de potencia, as como, los parmetros a controlar en la parte de inversin
de la energa y conexin a red.
2.5.2 Medicin
Al conectar un sistema fotovoltaico a la red elctrica es necesario instalar un medidor
bidireccional el cual permita conocer la cantidad de energa entregada a la red as
como la energa consumida por el sistema durante su perodo de funcionamiento.
Este dispositivo puede ser electromecnico o electrnico y depender del tipo de
lnea al cual se inyectar energa, monofsico o trifsico. Los medidores realizan la
lectura en kWh o KVArh entregada o consumida.
2.5.3 Proteccin
La proteccin en sistemas con conexin a red permite un funcionamiento con un alto
nivel de seguridad tanto para las personas como para los dispositivos que lo
componen. Por lo tanto, debe protegerse a s mismo contra fallas tanto en el lado de
la red elctrica como en el lado de corriente directa. Las protecciones se sitan
principalmente en los paneles, el inversor y en el lado de ca.
31
CAPTULO II. Marco terico
Falla a tierra. Esta es causada por factores como rayos UV, humedad, calor,
envejecimiento, daos durante la instalacin. Produciendo descargas
elctricas as como prdidas de potencia.
Un mtodo de proteccin para los paneles son los diodos de bloqueo, ste consiste
en colocar diodos en serie con la conexin de paneles protegindolos contra
corriente en sentido inverso causados por fallas de tierra y tambin evitando daos al
cableado de cd por sobrecorriente.
Una forma muy comn de proteger a los equipos y a personas contra fallas de
aislamiento es la puesta a tierra del equipo en la cual todas las partes metlicas que
no forman parte del circuito elctrico son conectadas a un solo punto de tierra del
lado de cd. Si existiera un contacto de un conductor con alguna estructura metlica
sta se mantiene en contacto con tierra, evitando riesgos de contacto indirecto entre
el personal y la estructura del sistema [10].
2.5.3.2 Proteccin en el inversor (Islanding).
Debido a que el inversor es la interfaz entre la etapa de cd y ca se deben considerar
medidas de proteccin adecuadas para evitar daos en ambas etapas, adems de
sus propios componentes.
El efecto islanding se presenta cuando el sistema contina energizando una parte de
la red elctrica la cual est desconectada produciendo daos a los equipos del
usuario y al inversor mismo, de manera que se puede comprometer la seguridad, el
restablecimiento del servicio y la fiabilidad del equipo.
32
CAPTULO II. Marco terico
Fallas humanas.
33
CAPTULO II. Marco terico
Accidente natural.
Las principales razones por las cuales se debe tener en cuenta el efecto islanding
son por la seguridad, responsabilidad y mantenimiento de la calidad de la energa
suministrada a los usuarios. Otros motivos son:
-
El equipo del usuario puede sufrir daos debido a que la red no controla la
tensin y la frecuencia.
34
CAPTULO II. Marco terico
seales son de corriente alterna, permitiendo con la transformacin que las seales
sean constantes garantizando una mayor eficiencia en el control del sistema [15].
Una alta ganancia de control en el punto de operacin en estado estable es deseable
para convertidores de potencia para minimizar el error en estado estable y para
mejorar el desempeo en estado dinmico. Para un convertidor cd/cd un control
infinito de ganancia en el punto de operacin estable puede obtenerse tericamente
usando un compensador Integral-Proporcional (PI). Para lograr esto en convertidores
monofsicos es difcil de llevar a cabo ya que las variables de voltaje y/o corriente del
sistema son variantes en el tiempo.
Para aplicar la transformacin a coordenadas rotatorias DQ en un inversor
monofsico se deben establecer las variables de estado del circuito ortogonal
imaginario, el cual se obtiene de un aumento del circuito original, como se muestra
en la figura 2.12. El circuito imaginario ortogonal comprende los mismos dispositivos
que el circuito real, sin embargo, las variables de estado la corriente del inductor (II) y
el voltaje del capacitor (VI) en estado estable tienen un retraso de 90 con re specto a
sus correspondientes en el circuito real, la corriente del inductor (IR) y el voltaje del
capacitor (IR). Esto es que cada variable del circuito imaginario XI es ortogonal a su
correspondiente en el circuito real XR como se ilustra en la figura 2.12.
35
CAPTULO II. Marco terico
XI = XM sen (t + )
donde:
XM es el valor pico de la forma de onda senoidal.
es la fase inicial.
es la frecuencia fundamental.
(2.3)
36
CAPTULO II. Marco terico
(2.4)
Aplicando la matriz (2.4) a las variables de estado estacionario de los circuitos real e
imaginario resulta en la siguiente matriz:
cos
X!
X
X = T # = X % & sin (
X$
"
(2.5)
37
CAPTULO II. Marco terico
(2.6)
Dado que las variables del circuito imaginario no existen, stas se obtienen utilizando
las variables del circuito real con un retraso de 90 o un cuarto de ciclo, como se
muestra en la figura 2.15 que adems comprende el desarrollo de la transformacin a
DQ.
Para realizar la transformacin se aplica la matriz (2.4) a las variables XR y XI del
sistema dando como resultado las variables XD y XQ. Con las seales transformadas
es posible el diseo y la aplicacin de un controlador lineal el cual se desarrolla en la
seccin 2.7.
Las seales compensadas en DQ se transforman a coordenadas estacionarias por
medio de la matriz de transformacin inversa (2.6), obteniendo los ciclos tiles de los
circuitos real e imaginario, se descarta la ltima y se aplica slo la parte real DR.
38
CAPTULO II. Marco terico
39
CAPTULO II. Marco terico
Convertidor A/D: Convierte una seal analgica en una seal digital con
datos codificados, normalmente estn dados en binario.
Algunas de las caractersticas bsicas del control digital son las siguientes:
-
40
CAPTULO II. Marco terico
Al trabajar con sistemas discretos se manejan seales que toman valores slo en los
instantes de tiempo obtenidos por el proceso de muestreo. Estas seales se obtienen
al muestrear una seal continua x(t), slo en los instantes de muestreo, para obtener
la seal muestreada x(kT), donde T es el periodo de muestreo.
Un aspecto fundamental en el anlisis de los sistemas continuos y discretos de
control es el estudio de la estabilidad de los mismos. Pero adems de exigir a los
sistemas una estabilidad absoluta, se pretende que tengan unas caractersticas
dinmicas y estticas que se reflejan en el rgimen transitorio y permanente de la
respuesta. Un sistema discreto es estable si todos los polos del sistema estn dentro
del crculo unitario. Cualquier polo fuera del mismo har al sistema inestable.
La transformada Z es la herramienta fundamental para el anlisis de los sistemas
discretos del mismo modo que en los sistemas continuos se recurre a la
transformada de Laplace. La transformada Z convierte las ecuaciones en diferencias
en ecuaciones algebraicas en funcin de la variable z. En el caso de los sistemas
discretos, la estabilidad de los mismos est dado por la localizacin de los polos en el
plano z.
La posicin de los polos y ceros en lazo cerrado de un sistema discreto depender
del periodo de muestreo T. Un cambio de valor de ste parmetro modificar las
posiciones de los polos y ceros en el plano z, de manera que cambiar el
comportamiento del sistema.
41
CAPTULO II. Marco terico
42
CAPTULO II. Marco terico
Estos parmetros as como la localizacin de los polos del sistema son necesarios en
el diseo de un controlador, ya que con ste se mejora el comportamiento del mismo.
Existen diversas tcnicas para el diseo pero una de las comunes y ms fciles de
implementar, adems de efectivo, es el controlador Proporcional Integral Derivativo
(PID) en el cual se enfoca este trabajo y se har una explicacin del mismo.
43
CAPTULO II. Marco terico
44
CAPTULO II. Marco terico
a partir de los polos de lazo abierto ajustndolos para que al cerrar el lazo stos
queden en las posiciones deseadas del plano s [17].
Los polos de lazo cerrado son las races de la ecuacin caracterstica, para
encontrarlos se debe descomponer en factores el polinomio caracterstico. W. R.
Evans desarroll un mtodo para encontrar las races de la ecuacin caracterstica el
cual se denomina mtodo del lugar de las races. ste consiste en un procedimiento
en el cual se trazan las races de la ecuacin caractersticas para todos los valores
de un parmetro del sistema, generalmente la ganancia. Es un mtodo grfico que
permite conocer la naturaleza del sistema en lazo cerrado.
Los pasos a seguir para la obtencin del controlador del sistema es establecer los
polos de lazo abierto de acuerdo a la ecuacin caracterstica as como los
parmetros a modificar del sistema, esto es obtener los polos deseados. Ya que se
han establecido estos parmetros, se sitan en la grfica del lugar de las races. Se
obtiene la aportacin angular de los polos deseados respecto a los polos propios del
sistema, con la suma de los ngulos se obtiene la aportacin angular de los polos del
controlador. Con lo anterior, se sita sobre la grfica y se obtiene la ganancia
necesaria para que el sistema responda con base a los parmetros establecidos.
Este mtodo es utilizado para sistemas en tiempo continuo as como para sistemas
en tiempo discreto, slo habr una modificacin en el lmite de la estabilidad el cual
se define por el eje j en el plano s y el crculo unitario en el plano z.
Para una obtencin ms fiable del lugar de las races se han establecido las
siguientes reglas, con las cuales mediante la localizacin de puntos y asntotas
particulares, al calcular los ngulos de partida de los polos complejos y los ngulos
de llegada a los ceros complejos, es posible construir el lugar geomtrico de las
races.
1. Obtener la ecuacin caracterstica. Se factoriza la funcin de transferencia en
lazo abierto y se localizan los polos y ceros.
45
CAPTULO II. Marco terico
Familia dsPIC30F
Familia dsPIC33F
46
CAPTULO II. Marco terico
2.8.2 dsPIC30F2020
El dsPIC30F2020 cuenta con una arquitectura Harvard modificada con la cual se
permiten dos tipos de palabra una de 16 bits para datos y otra de 24 bits para
instrucciones, debido a que fsicamente son dos memorias separadas, con esto se
logra una mayor eficiencia de instrucciones y un procesamiento ms rpido.
47
CAPTULO II. Marco terico
La estructura interna del dispositivo (figura 2.20) muestra los distintos mdulos y
perifricos con que cuenta el dsPIC30F2020. A continuacin se har una breve
explicacin del oscilador, del mdulo PWM y del mdulo ADC que son los que se
utilizaron para ste proyecto. Para un estudio ms a fondo de este controlador digital
consultar [22] y [23].
48
CAPTULO II. Marco terico
49
CAPTULO II. Marco terico
2.8.2.1 Oscilador
El dispositivo cuenta con tres fuentes para el oscilador, las cuales son:
1) Oscilador primario con dos modos:
-
(2.7)
(2.8)
50
CAPTULO II. Marco terico
51
CAPTULO II. Marco terico
Este mdulo fue diseado para aplicaciones que requieren alta resolucin del ciclo
til, los modos que puede soportar el mdulo PWM se mencionan a continuacin:
-
Modo complementario.
Modo Push-Pull.
Modo multi-fase.
52
CAPTULO II. Marco terico
53
CAPTULO II. Marco terico
47489:
;6<=
@ 30ABCD
(2.9)
54
CAPTULO II. Marco terico
(2.10)
10 bits de resolucin.
8 entradas analgicas.
Este mdulo, mostrado en la figura 2.24, est optimizado para trabajar con
convertidores de potencia y con cualquier aplicacin que necesite muy poco tiempo
55
CAPTULO II. Marco terico
56
CAPTULO II. Marco terico
Se puede observar que el convertidor ADC cuenta con cinco circuitos de muestreo y
retencin para contar con la posibilidad de muestrear dos seales al mismo tiempo.
Cada canal de nmero par cuenta con un circuito de muestreo y retencin exclusivo
mientras que los cuatro canales restantes estn multiplexados a un solo circuito de
muestreo y retencin.
Para una explicacin acerca del funcionamiento y otras caractersticas de este
mdulo consultar [11], [22] y [23].
2.10 Lenguaje C
C es un lenguaje de programacin estructurado de propsito general, es considerado
un lenguaje de nivel intermedio ya que incluye caractersticas que permiten su uso a
un nivel ms bajo, cubriendo as el vaco entre el lenguaje mquina y los lenguajes
de alto nivel ms convencionales.
El lenguaje C fue desarrollado originalmente en los aos setenta por Dennis Ritchie
en Bell Telephone Laboratories, Inc., (ahora AT&T Bell Laboratories). Es el resultado
de dos lenguajes anteriores, el BCPL y el B, que se desarrollaron tambin en Bell
57
CAPTULO II. Marco terico
Laboratories. C estuvo confinado al uso en los laboratorios hasta 1978, cuando Brian
Kernighan y Ritchie publicaron una descripcin definitiva del lenguaje.
58
CAPTULO II. Marco terico
Referencias
[1]
[2]
(FREEDM)
Systems,
IEEE
Power
Electronics
Society
Comisin
Federal
de
Electricidad,
(Pgina
http://www.cfe.gob.mx/es/laempresa/generacionelectricidad,
Web),
Consultada
en
Diciembre de 2008.
[4]
World
Wind
Energy,
(Pgina
Web),
http://www.wwindea.org/home/index.php?option=com_content&task=view&id=
198&Itemid=43, Consultada en Noviembre de 2008.
[5]
Comisin
Nacional
Para
el
Ahorro
de
Energa,
(Pgina
Web),
http://www.conae.gob.mx/work/sites/CONAE/resources/LocalContent/4830/2/E
RM06.pdf, Consultada en Noviembre de 2008.
[6]
Comisin
Federal
de
Electricidad,
(Pgina
Web),
http://www.cfe.gob.mx/es/LaEmpresa/generacionelectricidad/eoloelectrica/,
Consultada en Noviembre de 2008.
[7]
Comisin
Federal
de
Electricidad,
(Pgina
Web),
http://www.cfe.gob.mx/es/Templates/otras/cmsVerImprimible.aspx?guid=%7B2
9667C60-C1D1-4EF3-8EBB-1D44F9A7A26C%7D, Consultada en Noviembre
de 2008.
59
CAPTULO II. Marco terico
[8]
Comisin
Federal
de
Electricidad,
(Pgina
http://www.cfe.gob.mx/es/laempresa/generacionelectricidad,
Web),
Consultada
en
Noviembre de 2008.
[9]
Comisin
Federal
de
Electricidad,
(Pgina
Web),
http://www.cfe.gob.mx/es/LaEmpresa/generacionelectricidad/lisctralesgenerad
ora,Consultada en Noviembre de 2008.
[10]
[11]
[12]
[13]
[14]
[15]
[16]
60
CAPTULO II. Marco terico
[17]
[18]
[19]
[20]
[21]
Users
Guide,
2005,
(Pgina
Web),
http://ww1.microchip.com/downloads/en/DeviceDoc/70151a.pdf, consultada en
Noviembre 2008.
[22]
[23]
http://ww1.microchip.com/downloads/en/DeviceDoc/70178C.pdf,
http://ww1.microchip.com/downloads/en/DeviceDoc/51519a.pdf,
61
CAPTULO II. Marco terico
[25]
[26]
[27]
Web),
http://ww1.microchip.com/downloads/en/DeviceDoc/C30_Users_Guide_51284
e.pdf, consultada en Noviembre 2008.
CAPTULO III
Desarrollo
En el presente captulo se describe el procedimiento que se sigui para la
implementacin de este proyecto. Lo primero que se aborda es la etapa de
adecuacin de las seales sensadas, tanto de la seal de corriente del sistema a
inyectar como del voltaje de la red elctrica, seguido de la implementacin del cdigo
para realizar la tcnica de transformacin a coordenadas DQ.
63
CAPTULO III. Desarrollo
3.1 Requerimientos
Se requiere implementar un inversor monofsico de topologa puente completo para
sistemas interconectados, aplicando una tcnica de control en coordenadas
rotatorias DQ. El objetivo del sistema es que exista una base para llevar a cabo una
conexin a red a partir de paneles fotovoltaicos. En la figura 3.1 se muestra el
esquema del inversor con filtro LC a la salida as como la resistencia de sensado de
corriente Rs.
Figura 3.1. Inversor monofsico puente completo con salida a filtro LC.
64
CAPTULO III. Desarrollo
3.3 Inversor
La metodologa que se plante para la etapa del inversor se divide en los puntos
siguientes:
-
65
CAPTULO III. Desarrollo
(2
(6.6)
= 870 H
Se hicieron algunas pruebas con inductores cercanos a este valor y con diferentes
ncleos, sin embargo ninguno de ellos es apropiado para trabajar a dicha frecuencia,
y el que mejor desempeo present tiene el valor de 2.1 mH con un toroide de polvo
66
CAPTULO III. Desarrollo
de ferrita. La frecuencia de corte con este valor de inductor es de 1.35 kHz la cual es
menor a la frecuencia de corte planteada a un dcimo de la frecuencia de
conmutacin. Esto quiere decir que el filtro eliminar armnicas ms cercanas a la
frecuencia fundamental de 60 Hz pero tambin podra afectar a la seal de salida
atenundola por lo que no es recomendable situar la frecuencia de corte del filtro
muy cerca de la frecuencia fundamental.
67
CAPTULO III. Desarrollo
con la misma frecuencia y el mismo tiempo muerto los cuales se encargan del
encendido y apagado de los transistores.
Cada disparo utiliza un optoacoplador para aislar la etapa digital de la etapa de
potencia con el fin de evitar daos en el microcontrolador y en la etapa de
adecuacin, en caso de cortocircuito en el lado del inversor. El optoacoplador
utilizado es el 6N137 el cual es un dispositivo de alta velocidad y trabaja con seales
de tipo TTL, por lo tanto es apto para trabajar con los PWM generados por el dsPIC.
El inversor puente completo est formado por dos ramas de dos transistores cada
una. En cada rama hay un transistor referido a tierra y el otro referido a un punto
diferente de tierra. Para disparar ambos transistores de una rama se utiliza el driver
IR2110 el cual tiene dos canales independientes uno para disparo alto y otro para el
disparo bajo.
68
CAPTULO III. Desarrollo
69
CAPTULO III. Desarrollo
Para el diseo del filtro se utiliz el polinomio de Butterworth de 3er orden el cual es:
+ +
+ + 1
(3.1)
donde:
a, b y c son las constantes del polinomio de Butterworth.
Para obtener el valor de resistencia en la etapa de 1er orden se utiliz la siguiente
ecuacin:
=
donde:
R es la resistencia de entrada.
C es igual a 100 nF (valor propuesto).
c es frecuencia de corte.
(3.2)
70
CAPTULO III. Desarrollo
=
#
!"
$
(3.3)
(3.4)
donde:
Rx es igual a R1 y a R2.
C2 es igual a 100 nF.
En la figura 3.6 se muestra el circuito implementado, los valores calculados de
resistencia y capacitor fueron adecuados a valores comerciales.
Debido a que se necesita aislamiento entre la parte del sensado y la parte digital se
utiliza de un optoacoplador lineal que separe las tierras y con esto se eviten daos a
los dispositivos del circuito. El optoacoplador utilizado es el HCNR200-000E
HCNR200
el cual
est compuesto por un LED ((Light Emitting Diode) y dos fotodiodos.
En la figura 3.7 se muestra la configuracin implementada para la seal de sensado.
Esta configuracin necesita de dos operacionales, el primero de ellos es para
controlar la corriente de entrada que alimenta al diodo evitando que llegue al lmite y
71
CAPTULO III. Desarrollo
se dae, esto es, que no sobre pase los 25 mA especificados en las hojas de datos
del fabricante. El segundo operacional permite recuperar el voltaje de entrada pero
con una referencia diferente. En el caso de las seales de ca el optoacoplador
requiere de un offset en las seales de entrada y salida para que el dispositivo slo
maneje valores positivos de la seal.
72
CAPTULO III. Desarrollo
(3.5)
73
CAPTULO III. Desarrollo
a)
b)
Figura 3.11. Implementacin de sumadores para sensado de corriente. a) Sumador no inversor para
seal real, b) Sumador no inversor para seal ortogonal.
74
CAPTULO III. Desarrollo
(3.6)
donde:
V0 es el voltaje de salida.
VI es el voltaje de entrada.
75
CAPTULO III. Desarrollo
a)
b)
Figura 3.14. Implementacin de sumadores para sensado de la red. a) Sumador no inversor para
seal real, b) Sumador no inversor para seal ortogonal.
76
CAPTULO III. Desarrollo
77
CAPTULO III. Desarrollo
sensado, siendo estas las variables real y ortogonal del voltaje de la referencia y la
corriente del sistema; a estas seales se les aplica la matriz de transformacin T
(2.4) obteniendo as las componentes D y Q del voltaje y la corriente (VD, VQ, ID, IQ).
A stas se les aplica la matriz de antitransformacin Tinv (2.6) lo que da como
resultado el ciclo til con el cual se genera el PWM que ser aplicado al inversor.
El programa est diseado para trabajar a una velocidad de 30 MIPS (Million of
Instructions per Second) con un ciclo de instruccin de 33.33 ns lo que permite una
mayor velocidad al ejecutar una instruccin. El mdulo ADC se configur para
trabajar a 2 MSPS (Million of Samples per Second) lo que permite un muestreo
rpido en los canales AN0, AN1, AN2 y AN3 en los cuales se muestrean las seales
analgicas de voltaje y corriente. El mdulo PWM se program para una frecuencia
de conmutacin de 21 kHz lo que permite un periodo de conmutacin de 46 s
adems ste genera dos salidas complementarias con un tiempo muerto programado
de 1 s.
78
CAPTULO III. Desarrollo
Configuracin del
dsPIC30F2020
Declaracin de constantes
y variables globales
ISR_ ADC
Inicializacin de:
Puertos
PWM
ADC
Timer
Eliminar el offset
La bandera
listo = 1?
NO
Bandera listo = 1
Bits de ADSTAT = 0
SI
Realiza
Transformacin a DQ
Realiza
Transformacin de DQ
al tiempo
TMR1 = 0
Regreso de la
ISR
a)
b)
Figura 3.15. Algoritmo del programa para la implementacin de la transformacin a coordenadas DQ.
a) Programa principal. b) Rutina de interrupcin del ADC.
79
CAPTULO III. Desarrollo
La configuracin interna del dsPIC que aparece en el cdigo tiene las siguientes
caractersticas:
-
80
CAPTULO III. Desarrollo
int XDv, XQv, XDi, XQi, Periodo, t, T, XRV, XRI, XIV, XII;
char listo = 0;
const char coseno[360] = {100, 99, 99, 99, 99,, -94,-93,-93,-92,-92,, 99,99,99,99,99};
const char seno[360] = {0,1,3,5,6,, -92,-93,-93,-94,-95,, -8,-6,-5,-3,-1};
Cada una de las variables y constantes declaradas tienen una funcin especfica las
cuales se definen a continuacin:
-
XRV, variable que guarda el valor de la parte real del voltaje sensado de la
referencia y que es muestreada por el ADC.
XIV, variable que guarda el valor de la parte imaginaria del voltaje sensado
de la referencia y que es muestreada por el ADC.
listo, bandera que indica que deben realizarse los clculos establecidos
para obtener un nuevo ciclo til.
t, variable que indica el valor del tiempo de seno o coseno necesarios para
aplicar la matriz de transformacin y antitransformacin.
81
CAPTULO III. Desarrollo
void ADC_config(void);
void PWM_config(void);
void Encendido(void);
void Calculos(void);
Cada una de las funciones globales se encarga de una accin especfica las cuales
son las siguientes:
-
Calculos, funcin que obtiene el valor del ciclo til y lo carga al mdulo
PWM.
82
CAPTULO III. Desarrollo
int main(void)
{
OSCTUNbits.TUN = 7;
TRISB = 0x0FF;
TRISF = 0;
ADC_config();
PWM_config();
Encendido();
while (1)
{
if(listo == 1)
{
Calculos();
}
}
}
void ADC_config(void)
{
ADCONbits.ADSIDL = 0;
ADCONbits.FORM = 0;
ADCONbits.EIE = 0;
ADCONbits.ORDER = 0;
ADCONbits.SEQSAMP = 1;
ADCONbits.ADCS = 0;
ADPCFG = 0xFFF0;
ADSTAT = 0;
ADCPC0bits.TRGSRC0 = 0x000C;
ADCPC0bits.TRGSRC1 = 0x000C;
ADCPC0bits.IRQEN0 = 1;
}
83
CAPTULO III. Desarrollo
void PWM_config(void)
{
PTPER = 28700;
PDC1 = 14350;
DTR1 = 565;
IOCON1bits.PMOD = 0x0;
IOCON1bits.PENH = 0x0001;
IOCON1bits.PENL = 0x0001;
}
84
CAPTULO III. Desarrollo
void Encendido(void)
{
T1CON = 0x0000;
TMR1 = 0x0000;
PR1 = 843;
IFS0bits.ADIF = 0x0000;
IEC0bits.ADIE = 0x0001;
ADCONbits.ADON = 0x0001;
T1CONbits.TON = 0x0001;
PTCONbits.PTEN = 0x0001;
t = 0;
}
85
CAPTULO III. Desarrollo
void Calculos(void)
{
XDv = (XRV*coseno[t]) + (XIV*seno[t]);
XQv = (-XRV*seno[t]) + (XIV*coseno[t]);
XDi = (XRI*coseno[t]) + (XII*seno[t]);
XQi = (-XRI*seno[t]) + (XII*coseno[t]);
XDv = (XDv)/100;
XQv = (XQv)/100;
XDi = (XDi)/100;
XQi = (XQi)/100;
T = (XDv*coseno[t]) - (XQv*seno[t]);
T = T/5;
Periodo = 14350 + T;
if(Periodo < 500)
{
Periodo = 500;
}
86
CAPTULO III. Desarrollo
87
CAPTULO III. Desarrollo
88
CAPTULO III. Desarrollo
0
78
9= :
'
1,
#
3 = 4 + 5
=>? @ =A?
1,
7
< 6 8 9 + ) 8 - 'BCD
'
1,
0
#
7
7E = F0 1, G 6 8 9
'
(3.7)
(3.8)
KLKMNLOO(LOPNPKKNMQ
(3.9)
89
CAPTULO III. Desarrollo
Los polos del sistema (3.10) estn dados por la funcin de transferencia en lazo
abierto (3.9) los cuales determinan las caractersticas propias del sistema y con base
a ellos y a los parmetros de diseo se aplica el mtodo del lugar de las races.
= 3030.3 U7935.2
(3.10)
Las ecuaciones para obtener los polos deseados del sistema a partir de los
parmetros deseados son las siguientes (3.11). La primera est dada por el tiempo
de estabilizacin ts, donde la parte real del polo deseado la define . La segunda
ecuacin relaciona al mximo sobreimpulso con la parte imaginaria del polo deseado,
d.
tY =
donde:
es la parte real del polo deseado.
d es la parte imaginaria del polo deseado.
_`
[\] ^ @ab
(3.11)
90
CAPTULO III. Desarrollo
(3.12)
Con estos datos se hace posible aplicar el mtodo del lugar de las races utilizando el
procedimiento que se explic en el captulo 2. Para obtener el cero del controlador se
agrega un integrador para asegurar que el error en estado estable sea cero y se
realiza un anlisis de ngulos de llegada de los polos en lazo abierto respecto a los
polos deseados en el plano s.
La ganancia del controlador se obtiene mediante la ecuacin (3.13) que relaciona la
funcin de transferencia en lazo cerrado con los polos deseados, el integrador y el
cero obtenido.
d$(R1$CBE)
R
ef|R]K(((1hK(.N = 1
(3.13)
G(s) =
(.QOPR1LLO.P
R
(3.14)
(3.15)
G(z) =
(.QOPm@(.QPML
m@
(3.16)
91
CAPTULO III. Desarrollo
(3.17)
92
CAPTULO III. Desarrollo
93
CAPTULO III. Desarrollo
Referencias
[1]
[2]
[3]
CAPTULO IV
Pruebas y Resultados
En el desarrollo del presente captulo se presentan las pruebas realizadas a este
proyecto, el cual incluye un inversor, el sensado y la adecuacin del mismo, la
implementacin de la tcnica de transformacin a DQ y una simulacin de un
controlador en coordenadas DQ. El desempeo del inversor se prob con una carga
puramente resistiva y con un filtro LC. La transformacin a coordenadas rotatorias
DQ se realiz con un microcontrolador comparando las seales antes y despus de
aplicar las matrices de transformacin. Por ltimo, las pruebas del controlador se
realizaron en el programa Simulink de MATLAB con diferentes resistencias de carga
en las ecuaciones de estado del sistema.
95
CAPTULO IV. Pruebas y resultados
96
CAPTULO IV. Pruebas y resultados
a)
b)
Figura 4.2. Disparos Alto y bajo de la primera y segunda rama. a) Disparo Alto y bajo de la primera
rama. b) Disparo alto y bajo de la segunda rama.
97
CAPTULO IV. Pruebas y resultados
Una vez que se comprob que las seales de PWM para los transistores son
correctas se pueden empezar a realizar las pruebas al inversor, en las cuales el
inversor se prob de dos maneras como se muestra en la figura 4.4 la primera con
una carga resistiva de 25 y la segunda con filtro LC conformado de un inductor de
2.1 mH, un capacitor de 6.6 F y una resistencia de 25 .
a)
b)
Figura 4.4. Diagramas para la realizacin de pruebas en el inversor. a) Con carga solamente resistiva.
b) Con filtro LC a la salida.
98
CAPTULO IV. Pruebas y resultados
Las pruebas a las que se someti el inversor con una fuente de cd a 100 V consisten
en variaciones en el ndice de modulacin y en una variacin de la carga de
puramente resistiva a una salida con filtro LC. Estas se presentan a continuacin.
En la figura 4.5 se muestra el voltaje de colector a emisor en el transistor el cual
presenta una amplitud de 105 Vpp.
99
CAPTULO IV. Pruebas y resultados
THDVoltaje = 2.6 %
THDCorriente = 2.9 %
Figura 4.6. Forma de onda en la salida del inversor con carga resistiva.
Figura 4.7. Voltaje y corriente de salida del inversor con filtro LC.
100
CAPTULO IV. Pruebas y resultados
a)
b)
c)
d)
Figura 4.8. Voltaje y corriente de salida del inversor con filtro LC con diferentes ndices de
modulacin. a) m = 0.2. b) m= 0.4. c) m = 0.6. d) m = 0.8.
Tabla 4.1 Variacin del ndice de modulacin en el inversor.
Vrms
Vpp
Arms
App
0.2
7.96
23.4
0.264
0.784
0.4
16.33
48.72
0.555
1.692
0.6
25.24
74.88
0.859
2.56
0.8
33.6
100
1.147
3.37
101
CAPTULO IV. Pruebas y resultados
que con un ndice de modulacin de 0.2 se presenta una mayor distorsin. Las
magnitudes resultantes de voltaje y corriente ante estos cambios se presentan en la
tabla 4.1.
Con las pruebas anteriores se demuestra que el inversor funciona correctamente en
distintas condiciones tanto de potencia como de carga, el siguiente paso es
comprobar el sensado y la adecuacin de la seal.
102
CAPTULO IV. Pruebas y resultados
103
CAPTULO IV. Pruebas y resultados
Debido a que los ruidos de alta frecuencia estn presentes en la seal es necesario
realizar un filtrado de la misma, esto se logr mediante un filtro pasabajas
Butterworth de 3er orden con una frecuencia de corte de 600 Hz, el cual se detall en
la seccin 3.4, la seal ya filtrada se muestra en la figura 4.11 y tiene una magnitud
de 0.6 Vpp, como se puede observar esta es de menor amplitud que la salida del
operacional de instrumentacin esto se debe a que la seal se atenu
empricamente, mediante un operacional configurado como un atenuador, para que
pudiera ser procesada por el filtro sin que ste la deformara.
104
CAPTULO IV. Pruebas y resultados
Figura 4.12. Seales real y ortogonal del sensado de corriente con offset.
Figura 4.13. Seales real y ortogonal del sensado de la red con offset.
Para realizar el sensado de la red este se hace con un transformador despus esta
seal se atena con un divisor de voltaje, y se realiza un desfasamiento de 90 para
105
CAPTULO IV. Pruebas y resultados
106
CAPTULO IV. Pruebas y resultados
107
CAPTULO IV. Pruebas y resultados
108
CAPTULO IV. Pruebas y resultados
109
CAPTULO IV. Pruebas y resultados
hacer que el sistema siempre tenga la misma corriente de salida sin importar la
carga, adems de establecer el rango de valores en que ste funciona.
110
CAPTULO IV. Pruebas y resultados
Figura 4.20. Seales en DQ del sistema y la referencia para una carga de 30 . a) Parte D del
sistema. b) Parte Q del sistema. c) Parte D de la referencia. d) Parte Q de la referencia.
Una vez que ambas seales estn en DQ lo que se procede a hacer es calcular el
error, el cual se muestra en la figura 4.21 es importante notar que ste vara en cero
tanto la parte directa como la parte de cuadratura una vez que el sistema se
estabiliza.
Figura 4.21. Error en coordenadas DQ para una carga de 30 . a) Error de la parte D. b) Error de la
parte Q.
111
CAPTULO IV. Pruebas y resultados
Figura 4.22. Salida del controlador en coordenadas DQ para una carga de 30 . a) Salida del
controlador de la parte D. b) Salida del controlador de la parte Q.
En la figura 4.22 las salidas de los controladores tanto el de la parte directa como el
de la parte de cuadratura y se puede observar que una vez estabilizados estos son
seales en cd, el tiempo que transcurre para que el sistema se estabilice se conoce
como tiempo de estabilizacin.
Figura 4.23. Generacin del PWM para una carga de 30 . a) Seal diente de sierra. b) Salida del
controlador en el tiempo. c) Seal PWM.
112
CAPTULO IV. Pruebas y resultados
Figura 4.24. Seal de referencia y salida del sistema para una carga de 30 .
113
CAPTULO IV. Pruebas y resultados
Figura 4.25. Seales en DQ del sistema y la referencia para una carga de 30 al aplicar una
perturbacin. a) Parte D del sistema. b) Parte Q del sistema. c) Parte D de la referencia. d) Parte Q de
la referencia.
Figura 4.26. Salida del controlador en coordenadas DQ para una carga de 30 al aplicar una
perturbacin. a) Salida del controlador de la parte D. b) Salida del controlador de la parte Q.
114
CAPTULO IV. Pruebas y resultados
Figura 4.27. Seal de referencia y salida del sistema para una carga de 30 al aplicar una
perturbacin.
115
CAPTULO IV. Pruebas y resultados
Figura 4.28. Seales en DQ del Sistema y la referencia para una carga de 70 . a) Parte D del
sistema. b) Parte Q del sistema. c) Parte D de la referencia. d) Parte Q de la referencia.
Sin embargo, las dos seales directas se estabilizan donde mismo al igual que las
dos seales de cuadratura, debido a esto una vez que se estabiliza el error oscila en
cero como se muestra en la figura 4.29.
Figura 4.29. Error en coordenadas DQ para una carga de 70 . a) Error de la parte D. b) Error de la
parte Q.
116
CAPTULO IV. Pruebas y resultados
Figura 4.30. Salida del controlador en coordenadas DQ para una carga de 70 . a) Salida del
controlador de la parte D. b) Salida del controlador de la parte Q.
117
CAPTULO IV. Pruebas y resultados
Figura 4.31. Seal de referencia y salida del sistema para una carga de 70 .
Figura 4.32. Seales en DQ del sistema y la referencia para una carga de 70 al aplicar una
perturbacin. a) Parte D del sistema. b) Parte Q del sistema. c) Parte D de la referencia. d) Parte Q de
la referencia.
118
CAPTULO IV. Pruebas y resultados
Figura 4.33. Salida del controlador en coordenadas DQ para una carga de 70 al aplicar una
perturbacin. a) Salida del controlador de la parte D. b) Salida del controlador de la parte Q.
Figura 4.34. Seal de referencia y salida del sistema para una carga de 70 al aplicar una
perturbacin.
119
CAPTULO IV. Pruebas y resultados
Al observar la figura 4.34 se puede comprobar que el controlador con una carga de
70 responde bien ante el cambio de fase de la referencia, ya que despus de un
tiempo de estabilizacin la salida del sistema vuelve a seguir la fase y amplitud de la
seal de referencia.
Figura 4.35. Seales en DQ del sistema y la referencia para una carga de 100 . a) Parte D del
sistema. b) Parte Q del sistema. c) Parte D de la referencia. d) Parte Q de la referencia.
120
CAPTULO IV. Pruebas y resultados
Figura 4.36. Error en coordenadas DQ para una carga de 100 . a) Error de la parte D. b) Error de la
parte Q.
Es importante sealar que las salidas del controlador son las que indican el tiempo
til en el PWM, en la figura 4.37 estas se muestran en coordenadas DQ, y debido a
que en el tiempo esta es una seal senoidal se compara con una seal diente de
sierra y se genera el PWM.
Figura 4.37. Salida del controlador en coordenadas DQ para una carga de 100 . a) Salida del
controlador de la parte D. b) Salida del controlador de la parte Q.
121
CAPTULO IV. Pruebas y resultados
Figura 4.38. Seal de referencia y salida del sistema para una carga de 100 .
Figura 4.39. Seales en DQ del sistema y la referencia para una carga de 100 al aplicar una
perturbacin. a) Parte D del sistema. b) Parte Q del sistema. c) Parte D de la referencia. d) Parte Q de
la referencia.
122
CAPTULO IV. Pruebas y resultados
Para probar la respuesta del controlador ante un cambio del sistema en estado
estable se realiz un cambio de fase en la seal de referencia. En la figura 4.39 se
muestran las partes directa y de cuadratura del sistema y se observa que el sistema
se estabiliza y sigue a la referencia despus del cambio de fase.
La figura 4.40 muestra como el controlador al suceder la perturbacin responde para
que el sistema vuelva a seguir la referencia y cuando esto sucede se estabiliza.
Figura 4.40. Salida del controlador en coordenadas DQ para una carga de 100 al aplicar una
perturbacin . a) Salida del controlador de la parte D. b) Salida del controlador de la parte Q.
Como se puede observar en la figura 4.41 el sistema tarda un tiempo en lograr seguir
la referencia despus del cambio de fase de sta, por lo que el controlador tambin
tiene una buena respuesta ante una perturbacin en este valor de resistencia.
A continuacin se detalla la respuesta del controlador con un valor de resistencia de
110 , con esto ya se logra probar el comportamiento del controlador con una rango
ms amplio para poder establecer el rango de resistencia en que ste trabaja
correctamente.
123
CAPTULO IV. Pruebas y resultados
Figura 4.41. Seal de referencia y salida del sistema para una carga de 100 al aplicar una
perturbacin.
Figura 4.42. Seales en DQ del sistema y la referencia para una carga de 110 . a) Parte D del
sistema. b) Parte Q del sistema. c) Parte D de la referencia. d) Parte Q de la referencia.
124
CAPTULO IV. Pruebas y resultados
Figura 4.43. Generacin del PWM para una carga de 110 . a) Seal diente de sierra. b) Salida del
controlador en el tiempo. c) Seal PWM.
125
CAPTULO IV. Pruebas y resultados
Figura 4.44. Seal de referencia y salida del sistema para una carga de 110 .
R = 30 , ts = 60 ms.
R = 70 , ts = 18 ms.
R = 100 , ts = 30 ms.
126
CAPTULO IV. Pruebas y resultados
127
CAPTULO IV. Pruebas y resultados
Referencias
[1]
Conclusiones y recomendaciones
Durante el desarrollo de este trabajo se logr cumplir con el objetivo desde un punto
de vista muy general de obtener un prototipo a lazo abierto de un sistema fotovoltaico
interconectado,
el
proyecto
se
dividi
principalmente
en
cuatro
partes:
129
CONCLUSIONES Y RECOMENDACIONES
mayor parte del ao es ideal para aprovechar la energa solar, por lo cual es
importante desarrollar formas de aprovechamiento de este tipo de energa.
La utilizacin de la tcnica de transformacin a DQ resulta interesante ya que
tpicamente esta se utiliza para inversores trifsicos y durante el desarrollo de este
proyecto se implement para controlar ms fcilmente un inversor monofsico y
convirtiendo las seales de tipo ca a cd las cuales son ms fciles de controlar.
Adems esta tcnica se puede aplicar a otros convertidores de potencia monofsicos
como lo es: rectificadores controlador con correccin del factor de potencia.
Respecto al diseo del controlador, este es relativamente sencillo y la simulacin
prob que ste funciona correctamente con distintos valores de resistencias ya que
se obtiene una corriente fija en la salida, con esto se logra el objetivo, adems de que
sta es igual a la referencia en fase, frecuencia y amplitud.
Para el sensado de la corriente en el inversor se utiliz una resistencia la cual es un
poco inadecuada ya que esta no provee aislamiento y es muy propensa al ruido por
conmutacin de los transistores, sera interesante que para un futuro proyecto se
utilice un sensor de corriente ms apropiado como lo es un transformador, y de esta
manera ya se contar con el aislamiento necesario.
Una mejora que se puede hacer al proyecto es al momento de implementar el
desfasamiento de 90, necesario para poder aplicar la matriz de transformacin a
coordenadas DQ, se realice de manera digital dentro del microcontrolador, con esto
se evitaran problemas de precisin al momento de hacer el desfasamiento de
manera analgica y con el offset al momento de aplicar los sumadores ya que es
muy difcil que las dos seales queden completamente iguales y todo eso le afecta al
DCS al momento de procesar las seales y aplicar la tcnica, puede ser que el
resultado no sea como se espere.
Dentro de las recomendaciones para futuros proyectos es agregar un medidor a la
salida del inversor para saber la cantidad de potencia que se est generando a partir
de los paneles solares, el cual debe de ser bidirecional, otro elemento a incluir es un
130
CONCLUSIONES Y RECOMENDACIONES
BIBLIOGRAFA
1.
ANES,
Asociacin
Nacional
de
Energa
Solar,
(Pgina
Web),
2.
3.
4.
5.
6.
7.
(FREEDM)
Systems,
IEEE
Power
Electronics
Society
132
BIBLIOGRAFA
8.
Comisin
Federal
de
Electricidad,
(Pgina
http://www.cfe.gob.mx/es/laempresa/generacionelectricidad,
Web),
Consultada
en
Diciembre de 2008.
9.
World
Wind
Energy,
(Pgina
Web),
http://www.wwindea.org/home/index.php?option=com_content&task=view&id=
198&Itemid=43, Consultada en Noviembre de 2008.
10.
Comisin
Nacional
Para
el
Ahorro
de
Energa,
(Pgina
Web),
http://www.conae.gob.mx/work/sites/CONAE/resources/LocalContent/4830/2/E
RM06.pdf, Consultada en Noviembre de 2008.
11.
Comisin
Federal
de
Electricidad,
(Pgina
Web),
http://www.cfe.gob.mx/es/LaEmpresa/generacionelectricidad/eoloelectrica/,
Consultada en Noviembre de 2008.
12.
Comisin
Federal
de
Electricidad,
(Pgina
Web),
http://www.cfe.gob.mx/es/Templates/otras/cmsVerImprimible.aspx?guid=%7B2
9667C60-C1D1-4EF3-8EBB-1D44F9A7A26C%7D, Consultada en Noviembre
de 2008.
13.
Comisin
Federal
de
Electricidad,
(Pgina
http://www.cfe.gob.mx/es/laempresa/generacionelectricidad,
Web),
Consultada
en
Noviembre de 2008.
14.
Comisin
Federal
de
Electricidad,
(Pgina
Web),
http://www.cfe.gob.mx/es/LaEmpresa/generacionelectricidad/lisctralesgenerad
ora,Consultada en Noviembre de 2008.
15.
133
BIBLIOGRAFA
16.
17.
18.
19.
20.
21.
22.
23.
24.
134
BIBLIOGRAFA
25.
Users
Guide,
2005,
(Pgina
Web),
http://ww1.microchip.com/downloads/en/DeviceDoc/70151a.pdf, consultada en
Noviembre 2008.
26.
27.
http://ww1.microchip.com/downloads/en/DeviceDoc/70178C.pdf,
28.
http://ww1.microchip.com/downloads/en/DeviceDoc/51519a.pdf,
29.
30.
31.
Web),
http://ww1.microchip.com/downloads/en/DeviceDoc/C30_Users_Guide_51284
e.pdf, consultada en Noviembre 2008.
135
BIBLIOGRAFA
32.
33.
34.
APNDICE A
137
APNDICE A
+
=
138
APNDICE A
Con las frmulas anteriores se obtiene la siguiente matriz que constituye la matriz
de transformacin a coordenadas DQ:
=
donde:
D: Parte directa.
Q: Parte de cuadratura.
iL: Corriente en la bobina.
d: Ciclo til de los transistores.
APNDICE B
140
APNDICE B
A partir del anlisis del siguiente circuito se obtienen las ecuaciones en espacio de
estados del convertidor cd-ca.
= +
=
Las ecuaciones deben estar en funcin de las variables activas del sistema las
cuales son el voltaje en el capacitor y la corriente en la bobina:
=
=
=
+ + = 0
=
141
APNDICE B
142
APNDICE B
=
=
=
1 +
1 1
= ;
cos = 1 +
1)
2)
cos = 1 +
Sen = 1
Sen = + 1
143
APNDICE B
Cos = 1 1
3)
4)
Cos = + 1 1
Sen = 1 + 1
Sen = + 1 1
+
2
+
2
= + + +
= 2 +
De esta manera se obtiene la matriz del inversor con filtro LC en coordenadas DQ:
=
+
=
+
= +
+
144
APNDICE B
= +
+
APNDICE C
146
APNDICE C
#include <p30F2020.h>
_FOSCSEL(FRC_PLL)
_FOSC(CSW_FSCM_OFF & FRC_HI_RANGE & OSC2_IO)
_FWDT(FWDTEN_OFF)
_FPOR(PWRT_128)
_FGS(CODE_PROT_OFF)
_FBS(BSS_NO_FLASH)
void ADC_config(void);
void Encendido(void);
void PWM_config(void);
void Calculos(void);
int XRV, XRI, XIV, XII, XDv, XQv, XDi, XQi, Periodo, t, XD, XQ, E, F, G, H, T, XDanterior = 0, XQanterior = 0, XDanterior2 = 0, XQanterior2 = 0;
int YD, YQ, YDanterior = 0, YQanterior = 0, YDanterior2 = 0, YQanterior2 = 0;
char listo = 0;
int main(void)
{
OSCTUNbits.TUN = 7;
ADC_config();
PWM_config();
Encendido();
while (1)
{
if(listo == 1)
{
Calculos();
}
}
}
147
APNDICE C
void ADC_config(void)
{
ADCONbits.ADSIDL = 0;
ADCONbits.FORM = 0;
ADCONbits.EIE = 0;
ADCONbits.ORDER = 0;
ADCONbits.SEQSAMP = 1;
ADCONbits.ADCS = 0;
// Clock Fosc/4
ADPCFG = 0xFFF0;
ADSTAT = 0;
ADCPC0bits.TRGSRC0 = 0x000C;
ADCPC0bits.TRGSRC1 = 0x000C;
ADCPC0bits.IRQEN0 = 1;
void PWM_config(void)
{
PTPER = 28700;
// Periodo de 46.27us
PDC1 = 14350;
DTR1 = 565;
IOCON1bits.PMOD = 0x0;
IOCON1bits.PENH = 0x0001;
IOCON1bits.PENL = 0x0001;
T1CON = 0x0000;
// Prescalador 1:1
TMR1 = 0x0000;
void Encendido(void)
{
PR1 = 843;
IFS0bits.ADIF = 0x0000;
IEC0bits.ADIE = 0x0001;
ADCONbits.ADON = 0x0001;
// Se enciende el ADC
T1CONbits.TON = 0x0001;
// Se enciende el Timer1
PTCONbits.PTEN = 0x0001;
t = 0;
}
void Calculos(void)
{
XDv = (XRV*coseno[t]) + (XIV*seno[t]);
// Transformacion de Tiempo a DQ
XDv = (XDv)/100;
XQv = (XQv)/100;
XDi = (XDi)/100;
XQi = (XQi)/100;
E = (XDv*coseno[t]);
E = E/100;
F = (XQv*seno[t]);
F = F/100;
//Antitransformacin de DQ al Tiempo
148
APNDICE C
T = (E - F);
Periodo = 14350 + T;
PDC1 = Periodo;
listo = 0;
if(t<=359)
{
t++;
if (t == 359)
t = 0;
}
}
{
IFS0bits.ADIF = 0;
listo = 1;
ADSTATbits.P0RDY= 0;
ADSTATbits.P1RDY= 0;
TMR1 = 0x0000;
}
APNDICE D
150
APNDICE D
ANEXO
152
ANEXO
153
ANEXO
154
ANEXO
155
ANEXO
156
ANEXO