DESARROLLO

GUIA DE APRENDIZAJE

Tecnlogo en diseo, implementacin y mantenimiento de sistemas

De telecomunicaciones

Presentado por:
LUIS DANIEL LONDOO
DIEGO ANDRES GELVEZ MARTINEZ
WILLIAM ALEJANDRO GUERRERO
ELKIN ZARATE TOLOZA

INSTRUCTOR
JESUS DAVID CACERES

Servicio Nacional de Aprendizaje-SENA

San Jos de Ccuta
2014

3.1 ACTIVIDADES DE REFLEXION INICIAL

Investigue sobre la evolucin de los sistemas digitales, y realice una cronologa de las tecnologas Aplicadas
en este campo en las ultimas 3 dcadas.

3.2 ACTIVIDADES DE CONTEXTUALIZACIN E IDENTIFICACIN DE CONOCIMIENTOS NECESARIOS

PARA EL APRENDIZAJE.
Estimado aprendiz en este punto de la gua usted verificara los conceptos bsicos de algebra de Boole,
para dar solucin a las ecuaciones de las funciones lgicas que determinan el comportamiento de un circuito
digital:
1. Operaciones y propiedades bsicas
2. Teoremas y leyes booleanas
3. Formas cannicas: Minterms y maxterms
4. Tabla de verdad.
5. Mapas de Karnaugh
6. Operadores Lgicos
3.3 ACTIVIDADES DE APROPIACIN DEL CONOCIMIENTO (CONCEPTUALIZACIN Y TEORIZACIN).
En los equipos de trabajo ya conformados, conceptualicen los temas planteados en la unidades 1,2 y 3 del
texto gua anexo.
1. Determine una tabla de verdad que
4 afluentes

represente el control de semaforizacin de un cruce de

SV (W-

0
0
0

0
0
0

0
0
1

0
1
0

E)
0
0
0

C (WN)
0
0
0

V (SN)
0
0
1

C (SE)
0
1
0

0
0
0
0
0
1
1
1
1
1
1
1
1

1
0
0
1
1
0
0
1
1
0
0
1
1

11

0
1
11 1
1
10 1
1
WX|YZ
0
1
0
1
1
1
11
1
1
10

WX|YZ
0
1
1
1
10

0
0
0
0
0
1
1
1
0
1
1
0
0

0
1
1
0
0
0
0
0
0
1
1
0
0

10

11

1
10

__

W-N

__

S-N

1
0
1
0
1
0
1
0
1
0
1
0
1

__
___
S = W. Y + W X. Z

W-E
WX|
YZ

0
1
1
1
1
0
0
0
0
1
1
1
1

S=WY+XY+YZ
0

11
1
1

10
1
1

__

S-E

S=WZ+YZ

WX|YZ
0
1

1
1
1

11
1
1

10

S=XY

1
0
0
1
1
0
0
0
1
0
0
1
1

1
0
1
0
1
0
0
0
1
0
0
0
1

11
10

1
1

2. Investigue sobre las familias lgicas TTL, CMOS. (Tipos de encapsulados, caractersticas elctricas,
niveles de integracin)

TECNOLOGIA TTL

TTL es la sigla en ingls de transistor-transistor logic, es decir, lgica transistor a transistor. Es

una familia lgica o lo que es lo mismo, una tecnologa de construccin de circuitos electrnicos digitales. En
los componentes fabricados con tecnologa TTL los elementos de entrada y salida del dispositivo
son transistores bipolares.
CARACTERISITICAS

Su tensin de alimentacin caracterstica se halla comprendida entre los 4,75V y los 5,25V (como se
ve, un rango muy estrecho). Normalmente TTL trabaja con 5V.

Los niveles lgicos vienen definidos por el rango de tensin comprendida entre 0,0V y 0,8V para el
estado L (bajo) y los 2,4V y Vcc para el estado H (alto).

La velocidad de transmisin entre los estados lgicos es su mejor base, si bien esta caracterstica le
hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes
versiones de TTL como FAST, LS, S, etc y ltimamente los CMOS: HC, HCT y HCTLS. En algunos casos
puede alcanzar poco ms de los 250 MHz.

Las seales de salida TTL se degradan rpidamente si no se transmiten a travs de circuitos

adicionales de transmisin (no pueden viajar ms de 2 m por cable sin graves prdidas).

TIPOS DE ENCAPSULADOS

De 0 V. a 0.8 V. para el estado bajo.

De 2.4 V. A 5 V. para el estado alto.

El circuito funciona con una alimentacin nica de + 5V, 5 % y es compatible con todos los circuitos de otras
subfamilias TTL, as como tambin con la familia lgica DTL. Tiene un retraso tpico de 10 ns, temperatura de
trabajo de 0C a 70C, fan-out de 10, margen de ruido en estado 0 y en 1 de 400 mV, una potencia de
disipacin de 10 mW or puerta y una frecuencia maxima para los flip-flop de 35 MHz. Corresponde a la serie
SN 54174 de Texas, conocida y utilizada mundialmente.
TTL de baja potencia " LPTTL, serie 54174 L)
Tiene un retraso de propagacin tpico de 33 ns, una potencia de consumo por puerta de 1 mW y una
frecuencia mxima de 3 MHz de funcionamiento para los flip-flop. Su empleo se especializa en aplicaciones
de bajo consumo y mnima disipacin.
TTL de alta velocidad (HTTL, Serie SN 54 H174 H)

Los parmetros tpicos de esta subfamilia son: retraso en la propagacin por puerta de 6 ns, consumo de 22
mW por puerta y frecuencia operativa mxima de flip-flop de 50 MHz.
TTL Schottky" (STTL, Serie SN 54 S/74/S)
El circuito TTI, Schottky ha sido uno de los ms recientes desarrollos y constituye el ms rpido de las
subfamilias TTL, aproximndose su velocidad a la familia lgica ECL. Se caracterizan por su rapidez, ya que
no almacenan cargas y porque son muy sencillos de fabricar.
El circuito es similar al TTL de alta velocidad, pero la base de cada transistor est conectada al colector a
travs de un diodo de Schottky. El diodo acta como desviador de] exceso de corriente de base cuando el
transistor se activa, y guarda una carga almacenada, evitando la saturacin de los transistores. La ausencia
de-una carga almacenada reduce el tiempo del cambio del transistor y aumenta la velocidad del circuito. La
subfamilia Schottky tiene una propagacin tpica de 3 ns, un consumo de 19 mW y una frecuencia mxima de
flip-flop de 125 MHz.
TTL Schottky de baja potencia- (LSTTL, Serie 54 LS174 LS)
El circuito TTL Schottky de baja potencia es el mas reciente de la familia TTL y con l se ha intentado llegar a
un compromiso entre la velocidad y la potencia consumida..
Tiene una propagacin tpica de 10 ns (igual que la TTL estndar) y un consumo por puerta de slo 2 mW, con
una frecuencia mxima de flip-flop de 35 MHz.
TECNOLOGIA CMOS
Complementary metal-oxide-semiconductor o CMOS (semiconductor complementario de xido metlico) es
una de las familias lgicas empleadas en la fabricacin de circuitos integrados. Su principal caracterstica
consiste en la utilizacin conjunta de transistores de tipo pMOS y tipo nMOSconfigurados de tal forma que, en
estado de reposo, el consumo de energa es nicamente el debido a las corrientes parsitas, colocado
obviamente en la placa base.
Drenador (D) conectada a tierra (Vss) (0), el valor 0 no se propaga al surtidor (S) y por lo tanto a la salida de la
puerta lgica. El transistor pMOS, por el contrario, est en estado de conduccin y es el que propaga un
'1' (Vdd) a la salida.
Caractersticas
Voltaje de alimentacin
Las series 4000 y 74C funcionan con valores de VDD que van de 3 a 15V, por lo que la regulacin de voltaje
no es un aspecto crtico. Las series 74HC y 74HCT funcionan con voltajes de 2 a 6 V.
Niveles de voltaje
Cuando las salidas CMOS manejan solo entradas CMOS, los niveles de voltaje de la salida pueden estar muy
cercanos a 0V para el estado bajo, y a VDD para el estado alto.
VOL (max)

VIL (max)

VIH (min)

VOH (min)

0V

30% VDD

70% VDD

VDD

Velocidad de operacin

Una compuerta NAND N-MOS comn tiene un tiempo de retardo de 50 ns. Esto se debe principalmente a la
resistencia de salida relativamente alta (100k) y la carga capacitiva representada por las entradas de los
circuitos lgicos manejados.
Margen de ruido
Normalmente, los mrgenes de ruido N-MOS estn alrededor de 1.5V cuando operan desde VDD = 5 V, y
sern proporcionalmente mayores para valores ms grandes de VDD.
Factor de carga
Para circuitos operando en DC o de baja frecuencia, las capacidades del factor de carga son virtualmente
ilimitadas. Sin embrago, para frecuencias mayores de 100 kHz, se observa un deterioro del factor de carga siendo del orden de 50, lo que es un tanto mejor que en las familias TTL.
Consumo de potencia
Los CI MOS consumen pequeas cantidades de potencia debido a las resistencias relativamente grandes que
utilizan. A manera de ejemplo, se muestra la disipacin de potencia del INVERSOR N-MOS en sus dos
estados de operacin.
PD = 5V x 0.05nA = 0.25 nW
PD = 5V x 50A = 0.25mW
Complejidad del proceso
La lgica MOS es la familia lgica ms simple de fabricar ya que utiliza un solo elemento bsico, el transistor
N-MOS (o bien el P-MOS), por lo que no requiere de otros elementos como diodos o resistencias (como el CI
TTL).
Susceptibilidad a la carga esttica
Las familias lgicas MOS son especialmente susceptibles a daos por carga electrosttica. Esto es
consecuencia directa de la alta impedancia de entrada de estos CI. Una pequea carga electrosttica que
circule por estas altas impedancias puede dar origen a voltajes peligrosos. La mayora de los nuevos
dispositivos CMOS estn protegidos contra dao por carga esttica mediante la inclusin en sus entradas de
un diodo zener de proteccin. Estos diodos estn diseados para conducir y limitar la magnitud del voltaje de
entrada a niveles muy inferiores a los necesarios para hacer dao.
Las principales series CMOS son:
-

Serie 4000/14000 - Serie 74C - Serie 74HC (CMOS de alta velocidad) - Serie 74H

3. Con el software de simulacin verifique la tabla de verdad de los operadores lgicos

COMPUERTA AND (7408)

COMPUERTA NAND (7400)

COMPUERTA NOT (7404)

COMPUERTA NOR (7402)

COMPUERTA OR (7432)

COMPUERTA XOR (7486)

4. Dibuje los diagramas de tiempo de los circuitos lgicos bsicos

AND:
A

OR:
A

NOT:

NAND:
A

NOR:
A

XOR:

XNOR:
A

5. Investigue como aplicar lgica NAND y NOR a la implementacin de circuitos digitales.

LA PUERTA UNIVERSAL NAND

- la puerta NAND se considera una puerta universal porque puede utilizarse para generar el resto de las
operaciones lgicas
- la operacin lgica NOT equivale a una puerta NAND con las dos entradas conectadas a un mismo valor

La puerta universal NAND se considera una puerta universal porque puede utilizarse para generar el
resto de las operaciones lgicas
La operacin lgica AND equivale a una puerta NAND con la salida negativa

La puerta universal NAND se considera una puerta universal porque puede utilizarse para generar el
resto de las operaciones lgicas
La operacin lgica OR equivale a una puerta NAND con los valores de las dos entradas negados

Para convertir un trmino producto o un trmino suma en una operacin NAND debemos aplicarle al
termino una doble negacin
En el caso de un trmino suma tambin ser necesario aplicarle al termino el primer teorema de De
Morgan

Es posible implementar una expresion en forma de suma de productos usando unicamente

puertas NAND

Es posible implementar una expresin en forma de productos de sumas usando nicamente puertas
NAND

Podra resultar interesante limitar el diseo de un circuito a puertas NAND de dos entradas, dado que
son las ms simples de implementar
En caso de tener un trmino producto un trmino suma con ms de tres variables, habr que hacer
uso de la ley asociativa para asegurar que cada operador solo acta sobre dos varales
Es importante tener en cuenta que la operacin NAND no es asociativa, por lo que hay que aplicar la
ley asociativa antes de traducir el circuito a puertas NAND
La ley asociativa puede aplicarse a los trminos producto de una suma de productos

La ley asociativa puede aplicarse a los trminos suma de un producto de sumas

LA PUERTA UNIVERSAL NOR

-

La puerta NOR se considera una puerta universal porque puede utilizarse para genera el resto de las
operaciones lgicas
La operacin lgica NOT equivale a una puerta NOR con las dos entradas conectadas a un mismo
valor

La operacin lgica AND equivale a una puerta NOR con los valores de las dos entradas negados

La operacin logica OR equivale a una puerta NOR con la salida negada

Para convertir un trmino producto o un trmino suma en una operacin NOR debemos aplicarle al
trmino una doble negacin
En el caso de un trmino producto tambin ser necesario aplicarle el primer teorema de De Morgan

Es posible implementar una expresin en forma de suma de productos usando nicamente puertas
NOR

Es posible implementar una expresin en forma de producto de sumas usando nicamente puertas
NOR

Podra resultar interesante limitar el diseo de un circuito a puertas NOR de dos entradas, dado que
son las ms simples de implementar
En caso de tener un trmino producto o un trmino suma con mas de tres variables, habr que hacer
uso de la ley asociativa para segurar que cada operador solo acta sobre dos variables
Es importante tener en cuenta que la operacin NOR no es asociativa, por lo que hay que aplicar la ley
asociativa antes de traducir el circuito a puertas NOR
La ley asociativa puede aplicarse a los trminos producto de un suma de productos

La ley asociativa puede aplicarse a los trminos suma de un producto de sumas

6. Investigue como disear circuitos lgicos a travs de VHDL

El primer paso del diseo consiste en la construccin del diagrama en bloque del sistema. En diseos
complejos como en software los programas son generalmente jerrquicos y VHDL ofrece un buen marco de
trabajo para definir los mdulos que integran el sistema y sus interfaces, dejando los detalles para pasos
posteriores.
El segundo paso es la elaboracin del cdigo en VHDL para cada mdulo, para sus interfaces y sus detalles
internos. Como el VHDL es un lenguaje basado en texto, se puede utilizar cualquier editor para esta tarea,
aunque el entorno de los programas de VHDL incluye su propio editor de texto. Despus de que se ha escrito
algn cdigo se hace necesario compilarlo. El compilador de VHDL analiza este cdigo y determina los
errores de sintaxis y chequea la compatibilidad entre mdulos. Crea toda la informacin necesaria para la
simulacin. El prximo paso es la simulacin, la cual le permite establecer los estmulos a cada mdulo y
observar su respuesta. El VHDL da la posibilidad de crear bancos de prueba que automticamente aplica
entradas y compara las salidas con las respuestas deseadas. La simulacin es un paso dentro del proceso de
verificacin. El propsito de la simulacin es verificar que el circuito trabaja como se desea, es decir es ms
que comparar entradas y salidas. En proyectos complejos se hace necesario invertir un gran tiempo en
generar pruebas que permitan evaluar el circuito en un amplio rango de operaciones de trabajo. Encontrar
errores en este paso del diseo es mejor que al final, en donde hay que repetir entonces una gran cantidad de
pasos del diseo. Hay dos dimensiones a verificar:
Su comportamiento funcional, en donde se estudia su comportamiento lgico independiente de
consideraciones de tiempo, como las demoras en las compuertas.
Su verificacin en el tiempo, en donde se incluyen las demoras de las compuertas y otras consideraciones de
tiempo, como los tiempos de establecimiento (set-up time) y los tiempos de mantenimiento (hold time).
Despus de la verificacin se est listo para entrar en la fase final del diseo. La naturaleza y herramientas en
esta fase dependen de la tecnologa, pero hay tres pasos bsicos. El primero es la sntesis, que convierte la
descripcin en VHDL en un conjunto de componentes que pueden ser realizados en la tecnologa
seleccionada. Por ejemplo, con PLD se generan las ecuaciones en suma de productos. En ASIC genera una
lista de compuertas y un netlist que especifica cmo estas compuertas son interconectadas. El diseador
puede ayudar a la herramienta de sntesis especificando requerimientos a la tecnologa empleada, como el
mximo nmero de niveles lgicos o la capacidad de salida que se requiere. En el siguiente paso de ajuste
(fiting) los componentes se ajustan a la capacidad del dispositivo que se utiliza. Para PLD esto significa que
acopla las ecuaciones obtenidas con los elementos AND OR que dispone el circuito. Para el caso de ASIC
se dibujaran las compuertas y se definira como conectarlas. En el ltimo paso se realiza la verificacin
temporal, ya que a esta altura es que se pueden calcular los elementos parsitos, como las capacidades de
las conexiones. Como en cualquier otro proceso creativo, puede ser que ocasionalmente se avance dos pasos
hacia delante y uno hacia atrs (o peor).
3.5 Actividades de evaluacin. Implemente el circuito de semaforizacin diseado y compruebe los
estados lgicos de cada uno de los cruces. (Aplique la Tcnica de karnaugh para simplificar la funcin. Utilice
solo compuertas NAND.)
Disee e implemente un circuito de alarma que posea 4 sensores, uno de movimiento, uno de

Contacto, uno de humo y uno de vibracin; esta debe ser monitoreada por lmparas una amarilla y
Una roja. Y debe cumplir las siguientes condiciones:
1. Los sensores de humo y movimiento al activarse generan un 1 lgico. Los otros sensores son de
Lgica inversa.
2. Si se activan los sensores de movimiento y vibracin se encender la lmpara amarilla.
3. si se activan los sensores de humo y contacto se encender la lmpara roja
4. si se activan los 4 sensores se encender la lmpara roja
5. Si hay presencia de por lo menos 3 sensores se activara la lmpara amarilla

M
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

H
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

V
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

La
0
0
1
0
0
0
0
0
1
0
0
1
1
0
1
0

La= lmpara amarilla

Lr= lmpara roja
M=movimiento
C= contacto
H= humo
V= vibracin
La= M Y V
Lr= C Y H
Lr= M Y V, C Y H
La= solo 3 sensores

Lr
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0