FACULTAD DE INGENIERIA Y ARQUITECTURA

ESCUELA PROFESIONAL DE INGENIERIA INDUSTRIAL

TEMA:
SISTEMA DIGITAL SECUENCIAL

ASIGNATURA:

Electricidad y Electrotecnia

DOCENTE:

Luis Mendoza Quispe

ALUMNO:

Yulma Tantalean Ccahua

CODIGO:

013100050 F

CUSCO - PER
Setiembre - 2015

Contenido
1

DEFINICION DE SISTEMA SECUENCIAL.....................................................3

Elementos de retraso............................................................................ 4

Elementos de memoria,........................................................................4

Seales de estado.................................................................................... 5

AUTMATA de MEALY..........................................................................6

AUTMATA de MOORE..........................................................................6

Clasificacin de los Sistemas Secuenciales..............................................7

Sistemas asncronos.-............................................................................7

Sistemas sncronos................................................................................ 7
Por niveles........................................................................................... 7
Por flancos.......................................................................................... 7

CONTADOR SINCRONOS DESCENDETES Y ASCENDENTES.......................9

LIMITACIONES DE LOS CONTADORES ASNCRONOS...............................10

SEAL DE RELOJ..................................................................................... 11
6.1

Circuitos digitales............................................................................ 12

6.1.1

Reloj monofsico.......................................................................13

6.1.2

Reloj de dos fases......................................................................13

6.1.3

Reloj de 4 fases.........................................................................13

6.1.4

Multiplicador de reloj.................................................................14

6.1.5

Cambio de frecuencia dinmica................................................14

6.2

Distribucin..................................................................................... 14

Seal de reloj en los microprocesadores................................................17

Frecuencia de reloj................................................................................. 18

Bibliografa.............................................Error! Marcador no definido.

DEFINICION DE SISTEMA SECUENCIAL

Un sistema secuencial, a diferencia de un sistema combinacional es un sistema

cuyas funciones de salida en cada momento, no solo dependen de las variables de

entrada, sino tambin del estado anterior en que se encontraba el sistema (Eduardo
Santamaria, 1993, p. 101).
(Santamaria, 1993)

Los sistemas digitales que introducen la dependencia temporal son conocidos como
sistemas secuenciales. Una definicin ms rigurosa de sistema secuencial puede ser la
siguiente:
Un circuito de conmutacin secuencial se define como un circuito bivaluado en el
cual, la salida en cualquier instante depende de las entradas en dicho instante y de la
historia pasada (o secuencia) de entradas.
Esta definicin implica una serie de caractersticas inherentes a estos sistemas. Entre
stas podemos destacar las siguientes:
Poseen uno o ms caminos de realimentacin, es decir, una o ms seales
internas o de salida se vuelven a introducir como seales de entradas. Gracias a
esta caracterstica se garantiza la dependencia de la operacin con la secuencia
anterior.
Como es lgico, existe una dependencia explcita del tiempo. Es necesario
distinguir entre las salidas y las entradas realimentadas. Esta distincin se
traducir en un retraso de ambas seales (en el caso ms ideal), el cual puede
producirse mediante dos elementos:

 Elementos de retraso, ya sean explcitos o implcitos debido al

retraso de la lgica combinacional. Este retraso es fijo e independiente de
cualquier seal.

Elementos de memoria, que son dispositivos que almacena el

valor de la entrada en un instante determinado por una seal externa y lo
mantiene hasta que dicha seal ordene el almacenamiento de un nuevo
valor.
La diferencia de comportamiento entre ambos elementos radica en que la salida del
elemento de retraso es una copia de la seal de entrada; mientras que el elemento de
memoria copia determinados instantes de la entrada (determinados por una seal
externa), y no la seal completa, el resto del tiempo la salida no cambia de valor.

En este caso, podemos observar que la salida del elemento de retraso es una copia de
la seal de entrada retraso un determinado tiempo; mientras que la salida del elemento
de memoria copia los valores de la entrada cuando la seal de control tiene una
transicin de subida, por lo que la copia no es exacta, sino que slo copia lo que
interesa.
Por lo tanto, el modelo clsico de un sistema secuencial consta de un bloque
combinacional, que generar la funcin lgica que queramos realizar, y un grupo de
4

elementos de memoria con una serie de seales realimentadas.

En ella podemos distinguir tres tipos de seales: seales de entradas, seales de

salida y seales de estado. Las seales de entrada y salida tienen el mismo significado
que en los sistemas combinacionales. En cambio, las seales de estado son aquellas que
mantienen la informacin de la historia pasada del sistema.
En todo sistema secuencial nos encontraremos con:
a) Un conjunto finito, n, de variables de entrada (X1, X2,..., Xn).
b) Un conjunto finito, m, de estados internos, de aqu que los estados
secuenciales tambin sean denominados autmatas finitos. Estos estados
proporcionarn m variables internas (Y1,Y2,..., Ym).
c) Un conjunto finito, p, de funciones de salida (Z1, Z2,..., Zp).

Seales de estado

Las seales de estado tienen dos versiones, segn se consideren a la salida o a la entrada
del elemento de memoria:

Si consideramos las seales de estado a la salida de los elementos de memoria,

o lo que es lo mismo, a la entrada del bloque combinacional, se denominan

seales de estado presente ya que nos indica el estado en el que se encuentra el
5

sistema para realizar una operacin.

Si consideramos las seales de estado a la entrada de los elementos de

memoria, o lo que es lo mismo, a la salida del bloque combinacional, se

denominan seales del prximo estado ya que nos indican el estado al que llegar
despus de que el bloque combinacional haya realizado la operacin.
Segn la relacin entre las salidas y los estados internos podemos distinguir:

AUTMATA de MEALY, las salidas se obtienen en funcin de las

entradas y los estados internos:

AUTMATA de MOORE, las salidas coinciden o dependen solo de los

estados internos:

Clasificacin de los Sistemas Secuenciales

Uno de los primeros problemas de los circuitos secuenciales era determinar el

momento en el que el prximo estado deba pasar a estado presente, sin capturar
situaciones no deseadas como pueden ser los azares. Este problema es lo que se
conoce como sincronizacin, cuyas soluciones dieron lugar a una de la principales
clasificaciones de los sistemas secuenciales. As podemos dividir los sistemas en dos
categoras:

Sistemas asncronos.- La sincronizacin depende exclusivamente de los

retrasos de la lgica combinacional, sin necesidad de ninguna seal externa al
sistema.

Sistemas sncronos.- Un sistema secuencial sncrono es semimodular

cuando el numero total de variables de entrada es constante pero puede variar el

de cualquiera de ellas de tal manera que la otra lo haga en sentido contrario.
(Enrique Mandado y Yago Mandado, 2007, p. 303) ). La sincronizacin depende
exclusivamente de una seal externa al sistema, conocida generalmente como
seal de reloj. Esta seal de reloj controlar el comportamiento de los elementos
de memoria.
(Mandado, 2007)
El cambio de las variables internas se puede producir de dos maneras en
un sistema secuencial sncrono:
Por niveles, cuando permiten que las variables de entrada acten sobre
el sistema en el instante en el que la seal de reloj toma un
determinado nivel lgico (0 1).
Por flancos, o cambios de nivel, cuando la accin de las
variables de entrada sobre el sistema se produce cuando ocurre un

flanco activo del reloj. Este flanco activo puede ser de subida (cambio
de 0 a 1) o de bajada (cambio de 1 a 0).
Las operaciones de un sistema asncrono tienen efecto, es decir, se almacena el
prximo estado, en intervalos temporales diferentes. Por lo tanto, su velocidad de
operacin ser distinta para cada secuencia de entradas. De esta forma se toma como el
parmetro de la velocidad de operacin el valor medio de todas las velocidades. As, la
operacin de un sistema asncrono se denomina operacin del caso medio.
En cambio, las operaciones de un sistema sncrono tienen efecto en el mismo
intervalo temporal, el dictaminado por el periodo de la seal de reloj. Por lo tanto, su
velocidad de operacin ser siempre la misma para todas las secuencias de entrada.
Esta velocidad debe ser tal que todas las operaciones tengan el tiempo necesario para
poder llevarse a cabo. As, la velocidad de un sistema sncrono (y por tanto la
frecuencia de la seal de reloj asociada) debe estar limitada por la operacin ms lenta.
A este tipo de operaciones se le suele denominar operacin del caso peor.
Ambos se pueden modelar de la misma forma, es decir, con una lgica
combinacional y realimentaciones a travs de elementos de memoria. La diferencia
radica en el control de estos elementos: en el caso sncrono, los elementos de
memoria son controlados por una seal externa, que por lo general es controlada
directamente por el usuario; mientras que en el caso asncrono, esta seal de control no
existe (por lo que el elemento de memoria se traduce en un elemento de retraso) o en su
defecto dicha seal es generada por el propio circuito, luego el gobierno de las
operaciones recaen completamente en el propio circuito. As podemos apreciar que el
cambio de las seales de prximo estado a estado presente se llevan a cabo mediante
un mayor o menor retraso en el caso asncrono o cuando lo indique una seal externa en
el caso sncrono.

El elemento de memoria bsico de los circuitos secuenciales sncronos es el

biestable. Almacena el estado 0 el estado 1, y de ah su nombre, tienen dos estados
estables de funcionamiento.
Tambin se les suele conocer como FLIP-FLOPS.

CONTADOR SINCRONOS DESCENDETES Y ASCENDENTES

Los contadores ascendentes / descendente (up/down) tambin llamados contadores

bidireccionales; son capaces de avanzar en cualquier sentido a lo largo de una secuencia

definida y puede invertir su conteo en cualquier punto de su secuencia. En el diagrama
lgico se muestra un contador ascendente / descendente sncrono binario de tres bits
diseado a partir de flip- flops J- K en configuracin toggle con disparo por borde de
subida. Debido a que posee tres flip- flops, su ciclo bsico se compone de ocho estados
que van desde cero (000) hasta siete (111) en forma secuencial y repetitiva.

LIMITACIONES DE LOS CONTADORES ASNCRONOS

6
Los contadores son circuitos secuenciales muy tiles que tienen una gran cantidad de
aplicaciones. Los contadores vistos hasta ahora, son de tipo asncrono, lo cual no quiere
decir que no tengan seal de reloj, si no que sta solo entra al primer biestable, estando
los dems conectados a partir ste, por lo que no se puede calificar el circuito completo
de sncrono al no cambiar de estado los biestables simultneamente. Un contador
asncrono de mdulo 16 (cuatro bits) se puede apreciar en la figura 1. Las entradas J y K
aunque no se indique, estn conectas a VCC, lo que hace que el biestable se comporte
en modo Toggle. Las entradas asncronas no figuran, porque se suponen desactivadas (a
VCC si fuesen activas a nivel alto).

Este diseo de contador, como se ha visto, funciona perfectamente, pero tiene una serie
de limitaciones:
I. Se producen a la salida transiciones no previstas, debido a que los biestables
no conmutan al mismo tiempo. Por ejemplo: El cambio de 1111 a 0000 que se
producir al llegar el flanco de bajada se efectuar de la siguiente forma: el
biestable Q0 cambia a 0, esto provoca un flanco de bajada en Q1 que pasa a 0, e

10

igual fenmeno en Q2 y Q3. Hay una serie de instantes entre que se produce un
cambio a la entrada del biestable hasta que la salida cambia en que tendremos a
la salida los estados 1111, 0111, 0011, 0001, 0000. Los tres estados intermedios
no forman parte de la secuencia y no deberan aparecer.
II. Puesto que el cambio de estado se produce cuando han cambiado todos los
biestables y stos estn en cascada, el tiempo de respuesta del contador
depender del nmero de biestables. TR n TP = . Siendo Tp el tiempo de
propagacin de cada biestable. Esto hace que a medida que aumentamos el
nmero de estados del contador y por tanto el de biestables, ste vea disminuida
su frecuencia mxima de funcionamiento dada por:

SEAL DE RELOJ
En la electrnica y los circuitos digitales sncronos especialmente, una seal de reloj

es un tipo particular de la seal que oscila entre un alto y un estado bajo y se utiliza
como un metrnomo para coordinar las acciones de los circuitos. Aunque la seal de
palabra tiene un nmero de otros significados, el trmino se utiliza aqu para "la energa
transmitida que puede llevar a la informacin".
Una seal de reloj es producida por un generador de reloj. Aunque se utilizan
disposiciones ms complejas, la seal de reloj ms comn es en forma de una onda
cuadrada con un ciclo de trabajo del 50%, por lo general con una frecuencia fija,
constante. Circuitos utilizando la seal de reloj para la sincronizacin pueden llegar a

11

ser activo, ya sea en el flanco ascendente, el flanco descendente, o, en el caso de doble

velocidad de datos, tanto en la salida y en los flancos descendentes de la ciclo de reloj.
Albert P. Malvino, Donald P. Leach (1993) afirma que:
Una seal de relojes una forma de onda peridica (ordinariamente una onda
cuadrada) que tiene niveles estables altos y bajos, tiempos muy cortos de subida, de
cada y una buena estabilidad de frecuencia. Un circuito muy empleado para generar
una forma de onda de reloj estable, TTL compatible, es el circuito controlado por
cristal. (p. 320).
(Albert P. Malvino, 1993)

7.1 Circuitos digitales

Mayora de los circuitos integrados de complejidad suficiente utilizar una seal de
reloj para sincronizar las distintas partes del circuito de ciclismo, a un ritmo menor que
el peor de los tiempos de propagacin interna. En algunos casos, se requiere ms de un
ciclo de reloj para llevar a cabo una accin predecible. Como circuitos integrados se
hacen ms complejos, el problema de suministrar relojes de precisin y sincronizada a
todos los circuitos se vuelve cada vez ms difcil. El ejemplo preeminente de tales chips
complejos es el microprocesador, el componente central de las computadoras modernas,
que se basa en un reloj de un oscilador de cristal. Las nicas excepciones son los
circuitos asncronos como CPUs asncrona.
Una seal de reloj tambin puede estar cerrada, es decir, combinado con una seal de
control que activa o desactiva la seal de reloj para una cierta parte de un circuito. Esta
tcnica se utiliza a menudo para ahorrar energa por cerrando efectivamente porciones
de un circuito digital cuando no estn en uso, pero tiene un costo de aumento de la
complejidad en el anlisis de sincronizacin.
12

7.1.1

Reloj monofsico

Circuitos sncronos ms modernos utilizan slo un "reloj monofsico", en otras

palabras, que transmiten todas las seales de reloj de 1 cable.

7.1.2 Reloj de dos fases

En los circuitos sncronos, un "reloj de dos fases" se refiere a las seales de reloj
distribuidas en 2 hilos, cada uno con impulsos que no se solapan. Tradicionalmente, uno
de los cables se denomina "fase 1" o "phi1", el otro cable lleva la "fase 2" o seal de
"phi2". MOS IC suelen utilizarse dos seales de reloj en la dcada de 1970. Estos
fueron generados externamente, tanto para el 6800 y el 8080. La prxima generacin de
microprocesadores incorpora la generacin de reloj en el chip. El 8080 tena un reloj de
2 MHz, pero el rendimiento de procesamiento fue similar a la de 1 MHz 6800. Los
8.080 requieren ms ciclos de reloj para ejecutar una instruccin del procesador. El
6800 tuvo una tasa de reloj mnima de 100 kHz, mientras que el 8080 podra ser
detenido. Versiones de mayor velocidad de ambos microprocesadores fueron puestos en
libertad en 1976.
El 6501 requiere un generador de reloj de 2-fase externa. El MOS Technology 6502
utiliza la misma lgica de 2 fases internamente, pero tambin incluy un generador de
reloj de dos fases en el chip, por lo que slo necesita una nica entrada de reloj de fase,
lo que simplifica el diseo del sistema.

7.1.3 Reloj de 4 fases

Un "reloj de 4 fases" tiene seales de reloj distribuidas en 4 hilos. En algunos
microprocesadores tempranos tales como las industrias de semiconductores IMP-16
familia Nacional, se utiliza un reloj de mltiples fases. En el caso de la IMP-16, el reloj

13

tena cuatro fases, cada una de 90 grados entre s, con el fin de sincronizar las
operaciones del ncleo del procesador y sus perifricos.
Algunos circuitos integrados utilizan lgico de cuatro fases. La tecnologa de Intrinsity
Fast14 utiliza un reloj de mltiples fases. Microprocesadores y microcontroladores ms
modernos utilizan un reloj de una sola fase, sin embargo.

7.1.4 Multiplicador de reloj

Muchos microordenadores modernos utilizan un "multiplicador de reloj" que
multiplica un reloj externo frecuencia ms baja a la tasa de reloj adecuada del
microprocesador. Esto permite que la CPU funcione a una frecuencia mucho ms alta
que el resto del equipo, que ofrece mejoras de rendimiento en situaciones en que la CPU
no necesita esperar a que un factor externo.

7.1.5

Cambio de frecuencia dinmica

La gran mayora de dispositivos digitales no requieren de un reloj a una frecuencia

fija, constante. Siempre y cuando se respeten los tiempos mnimos y mximos de reloj,
el tiempo entre flancos de reloj puede variar mucho de un extremo a otro y viceversa.
Tales dispositivos digitales funcionan igual de bien con un generador de reloj que
cambia de forma dinmica su frecuencia, como por ejemplo la generacin de reloj de
espectro ensanchado, escalado de frecuencia dinmica, PowerNow!, Cool'n'Quiet,
SpeedStep, etc Los dispositivos que utilizan la lgica esttica ni siquiera tienen un
tiempo mximo de reloj, estos aparatos pueden ser frenado y se detuvieron de forma
indefinida, luego continu a toda velocidad del reloj en cualquier momento posterior.

14

7.2 Distribucin
La manera ms efectiva de obtener la seal de reloj a cada parte de un chip que lo
necesita, con la ms baja inclinacin, es una rejilla de metal. En un gran
microprocesador, la energa utilizada para conducir la seal de reloj puede ser ms del
30% de la potencia total utilizada por todo el chip. Toda la estructura con las puertas en
los extremos y todos los amplificadores en el medio tiene que ser cargado y descargado
cada ciclo. Para ahorrar energa, gating de reloj se apaga temporalmente la parte del
rbol.
La red de distribucin de reloj distribuye la seal de reloj desde un punto comn a
todos los elementos que lo necesitan. Dado que esta funcin es vital para el
funcionamiento de un sistema sncrono, mucha atencin se ha dado a las caractersticas
de estas seales de reloj y las redes elctricas utilizadas en su distribucin. Seales de
reloj son a menudo considerados como seales de control simples, sin embargo, estas
seales tienen algunas caractersticas y atributos muy especiales.
Las seales de reloj se cargan normalmente con la mayor cargabilidad de salida y
operar a las ms altas velocidades de cualquier seal dentro del sistema sncrono.
Puesto que las seales de datos se proporcionan con una referencia temporal de las
seales de reloj, las formas de onda de reloj debe ser particularmente limpia y ntida.
Adems, estas seales de reloj se ven particularmente afectados por la ampliacin de
tecnologa, en el que las lneas de interconexin global a largo vuelto significativamente
ms resistente que las dimensiones de lnea se reducen. Este aumento de la resistencia
de la lnea es una de las principales razones de la creciente importancia de la
distribucin de reloj en funcionamiento sncrono. Por ltimo, el control de las
diferencias y la incertidumbre en los tiempos de llegada de las seales de reloj puede
15

limitar severamente el mximo rendimiento de todo el sistema y crear las condiciones

de carrera catastrficos en el que una seal de datos incorrectos puede LATCH en un
registro.
La mayora de los sistemas digitales sncronos consisten en cascada de los bancos de
registros secuenciales con lgica combinacional entre cada conjunto de registros. Los
requisitos funcionales del sistema digital se cumplan las etapas lgicas. Cada etapa
lgica introduce retardo que afecta al rendimiento de temporizacin, y el rendimiento de
temporizacin del diseo digital puede ser evaluada en relacin con los requisitos de
tiempo por un anlisis de tiempo. A menudo una consideracin especial se debe hacer
para cumplir con los requisitos de tiempo. Por ejemplo, los requisitos de rendimiento
global y local de tiempo puede ser satisfecha por la insercin cuidadosa de tubera
registra en ventanas de tiempo equidistantes para satisfacer limitaciones crticas tiempos
en el peor de los casos. El diseo adecuado de la red de distribucin de reloj ayuda a
asegurar que se cumplen los requisitos crticos de tiempo y de que no existen las
condiciones de carrera.
Los componentes de retardo que componen un sistema sncrono en general se
componen de los siguientes tres subsistemas individuales: los elementos de
almacenamiento de memoria, elementos lgicos, y los circuitos de reloj y de la red de
distribucin.
Nuevas estructuras estn actualmente en desarrollo para mejorar estos problemas y
ofrecer soluciones eficaces. Las reas importantes de investigacin incluyen tcnicas de
resonancia cronometraje, interconexin ptica en chip y metodologas de sincronizacin
locales.

16

Politecnos (2013), afirma que:

Uno de los puntos clave en el diseo de circuitos lgicos de altas prestaciones es el
sistema o estructura de distribucin de la seal de reloj o sincronismo, y el parmetro
mas Importante a tener en cuenta es el clock skew que dicha estructura introduce. En la
siguiente figura se observa una determinada estructurade distribucin del reloj de un CI,
y una de las causas de la introduccin de clock skew:

La diferencia de longitudes de las lneas de distribucin del reloj, entre el punto de

entrada del reloj y la localizacin de los biestables a sincronizar. (p. 227).
(Politecnos, 2003)

Seal de reloj en los microprocesadores

Los microprocesadores son circuitos digitales altamente complejos, que utilizan una

seal de reloj para funcionar.

17

En algunos microprocesadores antiguos se utilizaban reloj multifase (por ejemplo, la

familia de microprocesadores IMP-16), pero actualmente la mayora utiliza un reloj de
una nica fase.
La seal de reloj puede ser combinada con un controlador de seal que se encarga de
permitir o no la seal de reloj para ciertas partes de un circuito. Esta tcnica es
especialmente utilizada para ahorrar energa, apagando porciones de un circuito digital
que no estn en uso. Muchas microcomputadoras utilizan un multiplicador de reloj, que
multiplica una seal de reloj externa ms baja que la del microprocesador, para
adecuarla a la seal de ste. Esto permite al CPU operar a mucha ms alta frecuencia
que el resto de los componentes de la computadora, permitindole al CPU no esperar un
factor externo (por ejemplo, una entrada/salida de memoria).

Frecuencia de reloj
La frecuencia de reloj es la velocidad en ciclos por segundo (medidas en hercios) con

que una computadora realiza las operaciones ms bsicas. Diferentes chips en la placa
madre pueden tener diferentes frecuencias de reloj. En general, en computacin, cuando
se habla de "la frecuencia de reloj", se est haciendo referencia a la velocidad del CPU
(el microprocesador).

18

10 Bibliografa
Albert P. Malvino, D. P. (1993). Principios y Aplicaciones Digitales (Cuarta
ed.). (L. I. Morlan, Trad.) Barcelona: Marcombo.
artigos, C. d. (s.f.). Centrodeartigos.com . Obtenido de
http://centrodeartigo.com/articulos-informativos/article_71064.html
Briceo, A. (2013 de Marzo de 2013). scribd.com. Obtenido de
https://es.scribd.com/doc/132408588/Senal-de-reloj#scribd
Humada, R. L. (s.f.). Obtenido de
http://www.uhu.es/rafael.lopezahumada/descargas/tema7_fund_0405.
pdf
Instituto Nacional de Tecnologias Educativas y de Formacion del
Profesorado. (s.f.). Obtenido de intef:
http://ficus.pntic.mec.es/jpip0006/digital/descargas/contadores
%20sincronos.pdf
Jimenez, R. (s.f.). Obtenido de
http://www.uhu.es/raul.jimenez/DIGITAL_II/dig2_i.pdf
Mandado, E. M. (2007). Sistemas Electronicos Digitales (Novena ed.).
Marcombo.
Politecnos. (2003). Diseo de Circuitos y Sistemas Integrados (Segunda ed.).
Barcelona, Espaa: Edicions UPC.
Santamaria, E. (1993). Electronica Digital y Microprocesadores (Vol. I).
Madrid, Espaa: ICAI-ICADE.
Secuenciales, S. (s.f.). Obtenido de
http://sistemassecuenciales.blogspot.com/2008/07/contadorsncronos-descendentes-y.html

Que es el inductor?
Qu es un inductor?

19

Es un inductor de la realizacin de una bobina, envuelto alrededor de un

ncleo,que crea inductancia cuando una corriente alterna fluye a travs de
ella. Inductoresse utilizan para impedir el flujo de corriente en un circuito. El
conductor suele ser alambre delgado imn, y el ncleo suele ser el aire o el
acero.
Trabajo de un inductor
Cuando la corriente alterna fluye a travs de un inductor, se crea un
campoelectromagntico. La fuerza de este campo depende del nmero de
espiras,dimetro de la bobina y la permeabilidad de los materiales bsicos.
De acero tieneuna permeabilidad mucho mayor que el aire y produce un
fuerte campo. Como losactuales cambios de direccin, el campo tambin
experimenta un cambio y lascausas de un flujo de corriente inducida en la
direccin opuesta y obstaculizar elflujo de la corriente
Tipos de Inductores
Hay tres tipos de inductores: fijo, ajustable y variable. Ajustable inductores
tienenvarios puntos con diferentes inductancia, mientras que la variable
inductores tienenpartes mviles que permiten un mayor control sobre la
inductancia. Inductanciastambin se pueden definir por sus corazones. En
general, los principales inductoresde aire se utilizan para frecuencias ms
altas, lo que saturar un ncleo slido.
Aplicaciones de un inductor
Inductores se utilizan como protectores de bloque fuerte, porque los
cambiosactuales. Se utilizan como filtros de lnea telefnica, para eliminar
las seales dealta frecuencia de banda ancha y se colocan en los extremos
de los cables de seal para reducir el ruido. Inductores y capacitores se
utilizan en circuitos de audiopara filtrar o amplificar frecuencias especficas.
Son pequeas bobinas inductoresque bloquean la corriente alterna y se
utilizan para reducir las interferenciaselctricas y de radio. Bsico
transformador est a tan solo dos inductores herida entorno a un gran
ncleo de acero. Sus campos magnticos se acoplan, ya que elcentro les
obliga a fluir a travs de ambas bobinas. Cuando una corriente alterna delas
corrientes en una bobina, se induce una corriente alterna en la otra bobina.

20