1.

2.

3.

4.
5.

6.

7.

8.
9.
10.
11.
12.
13.

14.
15.
16.

17.
18.

19.

20.

La concurrencia para incrementar la velocidad del procesador se puede obtener en dos niveles, cuales son estos?
Al nivel del procesador y al nivel de la instruccin
La ejecucin de una instruccin podra descomponerse en 5 etapas. Cules son estas?
F: Alimentacion de la instruccin, D: Decodificacion de la ionstruccion, O: Extraccion y calculo de los operandos
E: Ejecucion (en la ALU), W: Escritura del resultado
Como se ejecuta la ejecucin en serie?
En la ejecucin en serie la primera instruccin debe ejecutarse completamente antes de comenzar la segunda y esta debe
completarse antes de comenzar la tercera
Que es lo que mejora la segmentacin?
No olvidar que la tcnica de la segmentacin mejora el rendimiento no el tiempo de ejecucin de cada instruccin
Cules son las causas estructurales para que un pipeline se detenga
a. No todas las etapas son de la misma duracin
b. Acceso simultaneo a memoria desde varias etapas
c. Hay instrucciones ms complejas que otras
Cules son las opciones bsicas para resolver el problema de dependencia de datos?
Prevencin
Deteccin y resolucin
A que se refiere la prevencin de la dependencia de datos
El compilador debe retrasar la etapa de ejecucin de la instruccin independiente reordenando las instrucciones pero si no se
puede reordenar sin alterar la lgica del programa se inserta NOP.
Que requiere la deteccin y resolucin de la dependencia de daos y como se llama este?
Requiere un hardware adicional en la CPU que se conoce como interlock.
Cul es la aproximacin ms sencilla para evitar los problemas de dependencias de datos con ayuda del hardware?
Detener la actividad en las etapas necesarias del pipeline hasta que desaparezca la dependencia
Que son los delay slots?
Son los huecos de retardo son etapas vacas que aparecen en las bifurcaciones
En algunos sistemas en qu fase pueden detectarse las bifurcaciones incondicionales?
En la fase de alimentacin o extraccin (fetch)
Cules son las tcnicas para evitar el impacto de las instrucciones de bifurcacin?
La bifurcacin retardada y la prediccin de salto
Defina o cuando ocurre la ejecucin especulativa?
Ocurre cuando las instrucciones pueden empezar a ejecutarse antes de que el procesador sepa que las instrucciones
alimentadas son las realmente correctas
Qu tipo de predicciones se realizan en las bifurcaciones?
Prediccin esttica, prediccin dinmica
Que tipo de tcnica es la supersegmentacin de los procesadores?
Es una tcnica de implementacin que busca el mencionado paralelismo a nivel de instruccin,
Que es un procesador segmentado
Es aquel que divide el proceso de ejecucin de una instruccin en N etapas de similar duracin con el objetivo de procesar
N instrucciones simultneamente, encontrndose cada una en una etapa diferente de su ejecucin.
Cul es la gran ventaja de la aplicacin de la segmentacin en el diseo de los microprocesadores?
Es que el aumento del rendimiento se consigue con solo reorganizar las unidades funcionales existentes
En que consiste la superescalaridad?
Consiste en la replicacin de la circuitera de las unidades funcionales de un microprocesador, creando por lo tanto varios
cauces (pipelines) de manera que se puedan ejecutar varias instrucciones a la vez.
Que es un procesador superescalar de factor N?
Es aquel que replica N veces la circuitera de alguna de sus unidades funcionales con el fin de poder ejecutar N
instrucciones en sus respectivas etapas de computacin.
Que indica el paradigma de la ejecucin de instrucciones fuera de orden?
Si una vez capturada una instruccin los operandos no estn disponibles, para evitar esperas improductivas del
procesador hasta que estn disponibles la instruccin se pone en una cola a la espera, de forma que otras instrucciones
puedan abandonar la cola y ejecutarse si sus operandos estn disponibles.