Escuela Politcnica Nacional

Facultad de Ingeniera Elctrica y Electrnica

Departamento de Electrnica, Telecomunicaciones, y Redes de la Informacin
Laboratorio de Sistemas Digitales
Informe N1
Herramientas de Simulacin, Uso de Proteus
Integrantes:

Roberto Arroba
Edison Saico

1. Objetivos
Familiarizar al estudiante con el diseo de circuitos contadores
2. Informe
I.

Explique las diferencias en el diseo de contadores sincrnicos y asincrnicos.

Contadores sincrnicos
Todos los flip-flops se disparan simultneamente. Esto permite utilizar una frecuencia de reloj en
general ms elevada que en el caso de los contadores asncronos, debido a que el mnimo periodo de
reloj se limita al tiempo necesario para calcular el siguiente estado utilizando muy pocos niveles de
puertas.
El diseo se lo hace en base a una tabla de funcin, en la que se indica la cuenta actual y la cuenta
prxima, y los estados no utilizados se los reemplaza con condiciones no importa. A base de
mapas de Karnaugh se hace un combinacional de los estados J y K para la conexin de los flipflops.
En el caso de estos contadores sncronos, tenemos que forzar a cada FF a complementarse de
manera precisa y controlada a diferencia de los ascincronicos.

Contadores Asincrnicos
Estos contadores cada flip-flop utilizado dispone de una seal de reloj diferente. Los flip-flop se los
conecta en cascada, y la seal de reloj se la conecta a la entrada del FF menos significante; la salida
Q del este FF ser la entrada de reloj del siguiente FF, y as sucesivamente. Las entradas J y K de
todos los contadores que forman el contador asincrnico se conecta a 1L
II.

Determine lo que hara para obtener una seal de reloj de 6Hz, a partir de una seal
de reloj generada por un cristal de 12MHz

Configuraciones en las que podemos usar el TLC555:

Configuracin estable:

La frecuencia de operacin est dada por la siguiente frmula:

f=

1,44

(Ra + 2 Rb) C1
La frecuencia mxima de operacin de esta configuracin es de 2,1 MHz, con lo cual podemos
colocar una capacidad mnima de 200 pF. C1 = C2 y el capacitor C2 ser colocado opcionalmente
para obtener la funcin de by-pass.
Configuracin monoestable:

El tiempo est dado por la siguiente frmula:

t = 1,1 Ra C
La temporizacin mnima est dada por un capacitor de 200 pF y una resistencia no menor que 200
ohm. En este caso tambin el capacitor C2 ser opcional cumpliendo la misma misin que en
circuito anterior.
A partir de estos dos circuitos bsicos que hemos visto podemos tener diversas variaciones, con las
que podremos lograr alteraciones de los ciclos activos, excitacin de cargas de mayor potencia,
modulacin, etc.
Estable con 50% de ciclo activo:

Con esta configuracin se obtiene a la salida una seal cuadrada perfecta con ciclo activo 50%, lo
que no ocurra con la configuracin estable bsica (Figura 3)
Este ciclo es posible porque los recorridos -tanto para la descarga como para la carga del capacitorson los mismos. Es importante que la resistencia utilizada no sea menor que 10 K para no
sobrecargar la salida.
Las formas de onda de la entrada y de la salida sern cono se ve en la figura 6.

III.

Se desea disear un contador binario que haga cuentas pares o impares bajo el control
de una entrada U. Si U=0 la cuenta ser: 0, 2, 4, 6 y si U=1 la cuenta ser 1,3,5,7.
Considerar que la entrada de control U solo puede cambiar mientras el contador esta en
el estado ms elevado de la cuenta par o impar. El paso de la cuenta impar a par (al
ponerse U=0) se har decrementado en una unidad el estado ms alto de la cuenta
impar. Por el contrario, el paso de la cuenta par a la impar (al ponerse U=1) se har
incrementando en una unidad el mximo estado par. Utilizar flip-flops J-k disparados
por el flanco de bajada con entradas asncronas activas a nivel bajo para la
inicializacin. Presente la simulacin del circuito diseado en el paquete computacional
Proteus.

14

74LS76

12

CLK
K

U2:A

2
4

10

16

11

CLK

16

U1:B

74LS76

15

CLK
K

15

U1:A

14

74LS76

1
U3
14

C4

13

C0

16
4
7
11

B4
B3
B2
B1
15
2
6
9

S4
S3
S2
S1

U4
2
3
5
6
11
10
14
13

1
3
8
10

A4
A3
A2
A1

74LS83
1
15

1A
1B
2A
2B
3A
3B
4A
4B

1Y
2Y
3Y
4Y

4
7
9
12

A/B
E
74LS157

U2:B

U5:A
1

6
2

12

11

CLK
K

74LS04

10
74LS76

Conclusiones
Edison Saico

Los contadores son muy tiles aprenderlos debido a su notable aplicacin circuitos ms
complejos, como sera el caso de una industria donde se necesite que cada paso de algn
objeto sea detectado y contado, es decir son la base de cual sistema industrial.

Los contadores pueden ser ascendentes, si su contenido se incrementa con cada impulso, o
descendentes, si su contenido disminuye. Esto dependiendo de la aplicacin a la que se le
quiera incluir.

Los circuitos secuenciales, necesitan de una seal e reloj para su funcionamiento, es decir
que siempre que se necesite hacer un contador o algn registro, es necesario contar con un
reloj, por tanto es importante tambin saber implementar la circuitera bsica de un reloj.

Un contador es un circuito secuencial cuyas salidas representan, en un determinado cdigo,

el nmero de impulsos que se aplican a la entrada. Tanto los contadores disponibles en

circuito integrado como los construidos con bloques ms elementales estn constituidos por
una serie de biestables interconectados.
Roberto Arroba

Se pudo comprobar mediante un diseo de circuito digital (contador), es un registro capaz

de incrementar o decremento su valor, depende del mdulo al que se haya diseado.
Dependiendo del mdulo del contador se requiere un cierto nmero de bits, y este nmero
representa a su vez la cantidad de flip flops necesarios para realizar el diseo.
Los contadores asincrnicos presentan mayor retardo en su ejecucin.
Referencias Bibliogrficas

http://www.engineersgarage.com/electronic-components/16x2-lcd-module-datasheet
Sistemas Digitales Principios y Aplicaciones, Sexta Edicin, Tocci Ronald.
Lgica Digital y Diseo de Computadora, Primera Edicin, Morris.