UNIVERSIDAD POLITECNICA

SALESIANA
INGENIERA ELECTRNICA
ELECTRNICA DIGITAL
SIMULACIONES

5G-1

1. Simular el circuito de la figura, habilitar el display 1 y probar los cdigos BCD, luego
Habilitar el display 2 y probar las entradas DCBA,

Circuito Simulado
VCC

VCC

Q1

Q2

2N2905

2N2905

U1

1
0
1

1
2
3

6
4
5

A
B
C

E1
E2
E3

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

15
14
13
12
11
10
9
7

74LS138

U2
7
1
2
6
4
5
3

1
0
0
1

A
B
C
D
BI/RBO
RBI
LT

QA
QB
QC
QD
QE
QF
QG

13
12
11
10
9
15
14

74LS47

X
0
0
1
1
0
1
1
0

Y
0
1
0
0
1
1
0
0

Z
1
0
0
1
0
1
1
1

D
1
1
0
0
0
0
1
0

C
1
0
1
1
0
1
0
0

B
0
0
1
0
1
0
0
1

A
0
0
1
1
0
1
1
0

Display Activo
Ninguno
Izquierdo
Ninguno
Derecho
Izquierdo
Ninguno
Derecho
Ninguno

Numero presentado
Ninguno
8
Ninguno
5
2
Ninguno
9
Ninguno

2. Dado que el decodificador 7442 (4 de 10 lneas), mostrar como se puede usar ste como
un decodificador 3 de 8 lneas (74138) con entrada de habilitacin.

U1

15
14
13
12

1
0
0

1
2
3
4
5
6
7
9
10
11

0
1
2
3
4
5
6
7
8
9

A
B
C
D

7442

3. Proponer un circuito formado con C.I.'s 74LS138 para hacer un decodificador 4 a 16,
cuatro lneas de entrada que entregan en bajo una de 16 salidas.
U1

0
1
0
0

A
B
C

1
2
3

U2:1
D

6
4
5

7404

A
B
C

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

E1
E2
E3

15
14
13
12
11
10
9
7

74LS138

U3
1
2
3

B
C
D

U2:2
D

6
4
5

2
7404

A
B
C

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

E1
E2
E3

15
14
13
12
11
10
9
7

74LS138

U2:3
D

2
7404

4. Proponer un circuito formado con C.I.'s 74LS139 para hacer un decodificador 4 de 8,

cuatro lneas de entrada que entregan en bajo una de 16 salidas.

U1:A
2
3

U2:A
1

1
0
1
0

A
B
E

Y0
Y1
Y2
Y3

4
5
6
7

74LS139
74LS08

U1:B
14
13

U2:B
4
6
5

15

A
B
E
74LS139

74LS08

Y0
Y1
Y2
Y3

12
11
10
9

5. Proponer un circuito formado de C.I.s 74LS139 para manejar dos display (similar a la
figura anterior pero con el 74LS139)

Q1

Q2

2N2905

2N2905

U1:A
2
3

0
0

A
B

4
5
6
7

Y0
Y1
Y2
Y3

E
74LS139

U2

0
1
1
0

7
1
2
6
4
5
3

A
B
C
D
BI/RBO
RBI
LT

QA
QB
QC
QD
QE
QF
QG

13
12
11
10
9
15
14

74LS47

6. Comprobar la tabla de verdad de funcionamiento del codificador 74148, reflejando tambin

el estado de sus entradas y salidas auxiliares.

U1

74148

EO

14 GS

15 EO

EO

GS

9 A0
7 A1
6 A2

GS

EI

A0
A1
A2

A2

0
1
2
3
4
5
6
7

A1

10
11
12
13
1
2
3
4

A0

1
1
1
1
1
1
1
1

A
X
1
X
X
X
X
X
X
X
0

Entradas
B C D E
X X X X
1 1 1 1
X X X X
X X X X
X X X X
X X X 0
X X 0 1
X 0 1 1
0 1 1 1
1 1 1 1

F
X
1
X
X
0
1
1
1
1
1

G
X
1
X
0
1
1
1
1
1
1

H
X
1
0
1
1
1
1
1
1
1

S
1
0
0
0
0
0
0
0
0
0

Salidas
A0 A1 A2 GS E0
1 1 1 1 1
1 1 1 1 0
0 0 0 0 1
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 0 1
1 0 1 0 1
1 1 0 0 1
1 1 1 0 1

7. Comprobar la tabla de verdad de funcionamiento del codificador 74147.

Entradas
2 3 4 5
1 1 1 1
X X X X
X X X X
X X X X
X X X X
X X X 0
X X 0 1
X 0 1 1
0 1 1 1
1 1 1 1

6
1
X
X
X
0
1
1
1
1
1

7
1
X
X
0
1
1
1
1
1
1

8
1
X
0
1
1
1
1
1
1
1

Salidas
9 A0 B0 C0 D0
1 1 1 1 1
0 0 1 1 0
1 1 1 1 0
1 0 0 0 1
1 1 0 0 1
1 0 1 0 1
1 1 1 0 1
1 0 0 1 1
1 1 0 1 1
1 0 1 1 1

6
7
8
9

74LS147

Q0
Q1
Q2
Q3

9 A0
7 B0
6 C0
14 D0

D0

1
2
3
4
5
6
7
8
9

C0

1
1
1
1
1
1
1
1
1

11
12
13
1
2
3
4
5
10

B0

U1
1
2
3
4

A0

1
1
X
X
X
X
X
X
X
X
0

8. Basndonos en el 74148, construir un codificador binario de 16 entradas y 4 salidas, y

comprobar su tabla de verdad de funcionamiento.

U1

U3:A

GS

9 A01
7 A11
6 A21

1
A01

3
A

2
A02

14

74LS08

U3:B

A0
A1
A2

0
1
2
3
4
5
6
7

10
11
12
13
1
2
3
4

0
0
0
1
1
1
1
1

EI

EO

A11

15

6
B

5
A12

74148

74LS08

U3:C
9

1
1
1
1
1
1
1
1

A21
10
A22

U2
10
11
12
13
1
2
3
4

0
1
2
3
4
5
6
7

A0
A1
A2
GS

9 A02
7 A12
6 A22

8
C
74LS08

U3:D

14 GS
GS12

11
9 13

EI

EO

15

74LS08

74148

9. Proponer el manejo de un teclado de telfono (4Fx3C) utilizando el C.I. 74148.

1

0
0
0
0
0
0
0
0

2
3
4
5

U1
1
2
3
4
5
6
7
8

10
11
12
13
1
2
3
4

6
5
7

0
1
2
3
4
5
6
7
EI

A0
A1
A2
GS

9 A01
7 A11
6

U3:A
1
A01

14

A
B
C
D

A02
74LS08

U3:B
EO

15

4
A11

6
5

74148
8

74LS08

10
11
12
13

9
10
11
12
13
14
15
16

U3:C
10
11
12
13
1
2
3
4

14
5
15

0
1
2
3
4
5
6
7
EI
74148

16

A0
A1
A2
GS

9 A02
7 A12
6 A22

9
A21
10
A22

74LS08

14 GS

U3:D
GS12
11
9 13

EO

7
1
2
6
4
5
3

A
B
C
D
BI/RBO
RBI
LT
7447

A12

U2

U4

3
2

7
6
5
4
3
2
1

0
0
0
0
0
1
1
1

15
74LS08

QA
QB
QC
QD
QE
QF
QG

13
12
11
10
9
15
14

10. Proponer el manejo de un teclado de telfono (3Fx3C) utilizando el C.I. 74147.

U1:D
Q0 13

12
7404

U2

1
2
3
4
5
6
7
8
9

11
12
13
1
2
3
4
5
10

0
0
0
0
1
1
1
1
1

1
2
3
4
5
6
7
8
9

U1:E
Q1 11
Q0
Q1
Q2
Q3

9
7
6
14

U4
10

7
1
2
6
4
5
3

7404

U1:F
Q2

A
B
C
D
BI/RBO
RBI
LT

QA
QB
QC
QD
QE
QF
QG

a
b
c
d
e
f
g

13
12
11
10
9
15
14

7447

74147

7404

U3:A
Q3

2
7404

11. Realice la comparacin de dos nmeros de 4 bits, compruebe la tabla de funcionamiento del
integrado 7585.

0
0
0
0

B0

A3

B1
B2
B3

10
12
13
15
9
11
14
1
2
3
4

A0
A1
A2
A3
B0
B1
B2
B3
A<B
A=B
A>B
74LS85

A4

A5

A6

A7

B4

B5

U2

A1
A2

B6

B7

A0

0
0
0
0

0
0
0
0

0
0
0
0

U1

QA<B
QA=B
QA>B

7
6
5

10
12
13
15
9
11
14
1
2
3
4

A0
A1
A2
A3
B0
B1
B2
B3
Me
A<B
QA<B
I
A=B
QA=B
M
A>B
QA>B
74LS85

7
6
5

12. Proponer un circuito en donde pueda comparar dos palabras digitales de 12 bits c/u.
1
1
1
1

B0

A2
A3

B1
B2

B9

B8

B11

B10

A9
A8

A11

U3
10
12
13
15
9
11
14
1
2
3
4

A10

B5

B4

B7

B6

A5

A4

A6

A7

1
1
1
1

A1

1
1
1
1

A0

1
1
1
1

1
1
1
1

1
1
1
1

U2

A0
A1
A2
A3
B0
B1
B2
B3
A<B
A=B
A>B
74LS85

QA<B
QA=B
QA>B

7
6
5

10
12
13
15
9
11
14
1
2
3
4

A0
A1
A2
A3
B0
B1
B2
B3
A<B
A=B
A>B

U1

QA<B
QA=B
QA>B

10
12
13
15
9
11
14
1
2
3
4

7
6
5

74LS85

A0
A1
A2
A3
B0
B1
B2
B3
A<B
A=B
A>B

QA<B
QA=B
QA>B

7
6
5

74LS85

B3

13. Observando el diagrama lgico anterior del integrado 7585 en que compuertas insertara
una entrada habilitadora activa en alto, para tener el control del funcionamiento del integrado.

U2

10
12
13
15
9
11
14
1
2
3
4

A0
A1
A2
A3
B0
B1
B2
B3
A<B
A=B
A>B
74LS85

QA<B
QA=B
QA>B

7
6
5

14. Proponer un circuito en donde se muestre en un display el resultado de la comparacin de

un nibble si : A mayor a B indique A, si A menor que B indique B y si A igual a B indique.

1
0
0
0

A0

1
0
0
0

B0

1
0
0
1

A0

1
0
0
0

B0

U2

A1
A0
A1
A2
A3
B0
B1
B2
B3

A2
A3

10
12
13
15
9
11
14
1
2
3
4

B1

A0
A1
A2
A3
B0
B1
B2
B3
A<B
A=B
A>B

B2

U1:B
7
6
5

QA<B
QA=B
QA>B

14
13

A
B

15

74LS85
B3

A3

10
12
13
15
9
11
14
1
2
3
4

B2

A0
A1
A2
A3
B0
B1
B2
B3
A<B
A=B
A>B

QA<B
QA=B
QA>B

14
13
15

74LS85

1
0
0
1

B0

A3

B1
B2

Y0
Y1
Y2
Y3

4
6
5
74LS08

a
b
c
d
e
f
g

U2
A0
A1
A2
A3
B0
B1
B2
B3

10
12
13
15
9
11
14
1
2
3
4

A0
A1
A2
A3
B0
B1
B2
B3
A<B
A=B
A>B
74LS85

B3

A
B

a
b
c
d
e
f
g

U3:B
12
11
10
9

74LS139

A1
A2

74LS08

U1:B
7
6
5

B3

A0

6
5

a
b
c
d
e
f
g

U2
A0
A1
A2
A3
B0
B1
B2
B3

B1

1
0
0
0

Y0
Y1
Y2
Y3

74LS139

A1
A2

a
b
c
d
e
f
g

U3:B
12
11
10
9

U1:B
QA<B
QA=B
QA>B

7
6
5

14
13
15

A
B
E
74LS139

U3:B
Y0
Y1
Y2
Y3

12
11
10
9

4
6
5
74LS08

a
b
c
d
e
f
g

a
b
c
d
e
f
g

15. Comprobar la suma de los siguientes nmeros segn el grfico anterior, llene la siguiente
tabla:
Byte A
Byte B
Resultados
A7 A6 A5 A4 A3 A2 A1 A0 B7 B6 B5 B4 B3 B2 B1 B0 A > B A < B A = B
0 0 0 1 1 1 0 1 1 0 0 1 1 1 0 1 0
1
0
1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0
0
1
0 0 0 1 1 1 1 1 0 0 1 0 1 1 1 1 0
1
0
0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1
0
0
1 1 1 0 1 1 1 0 0 1 1 1 0 1 1 1 1
0
0
0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0
1
0
0 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0
1
0
1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0
0
1

1
0
1
1

B0

A3

B1
B2
B3

10
12
13
15
9
11
14
1
2
3
4

A0
A1
A2
A3
B0
B1
B2
B3
A<B
A=B
A>B
74LS85

A4

A5

A6

A7

B4

B5

U2

A1
A2

B6

B7

A0

1
0
0
0

1
0
0
1

1
0
1
1

U1

QA<B
QA=B
QA>B

7
6
5

10
12
13
15
9
11
14
1
2
3
4

A0
A1
A2
A3
B0
B1
B2
B3
Me
A<B
QA<B
I
A=B
QA=B
M
A>B
QA>B
74LS85

7
6
5

16. Utilizando el CI 7483 simule el sumador binario de 4 bits tal como se muestra en la figura.

1
0
1
0

U1

A1

A3

10
8
3
1

B0

11
7
4
16

B1

13

A2

U2

A1
A2
A3
A4

S1
S2
S3
S4

9
6
2
15

7
1
2
6
4
5
3

B1
B2
B3
B4

13
12
11
10
9
15
14

QA
QB
QC
QD
QE
QF
QG

74LS47

C0

B2

A
B
C
D
BI/RBO
RBI
LT

C4

14

74LS83

B3

1
1
0
0

A0

17. Realice un mnimo de 5 sumas para comprobar su funcionamiento.

1
0
0
0

U1

A1

A3

10
8
3
1

B0

11
7
4
16

B1

13

A2

B2

U2

A1
A2
A3
A4

S1
S2
S3
S4

9
6
2
15

7
1
2
6
4
5
3

B1
B2
B3
B4

A
B
C
D
BI/RBO
RBI
LT

QA
QB
QC
QD
QE
QF
QG

74LS47

C0

C4

14

74LS83

B3

1
0
0
0

A0

1
0
1
0

A0

U1

A1

A3

10
8
3
1

B0

11
7
4
16

B1

13

A2

B2

A1
A2
A3
A4

B3

U2
S1
S2
S3
S4

9
6
2
15

B1
B2
B3
B4
C0
74LS83

1
0
0
0

7
1
2
6
4
5
3

A
B
C
D
BI/RBO
RBI
LT
74LS47

C4

14

QA
QB
QC
QD
QE
QF
QG

13
12
11
10
9
15
14

13
12
11
10
9
15
14

1
1
0
0

A0

U1

A1

A3

10
8
3
1

1
0
1
0

B0

11
7
4
16

B1

13

1
1
0
0

A0

A2

B2

A1
A2
A3
A4

U2
S1
S2
S3
S4

9
6
2
15

7
1
2
6
4
5
3

B1
B2
B3
B4
C0

A
B
C
D
BI/RBO
RBI
LT

13
12
11
10
9
15
14

QA
QB
QC
QD
QE
QF
QG

74LS47
C4

14

74LS83

B3

U1

A1

A3

10
8
3
1

1
0
0
0

B0

11
7
4
16

B1

13

1
0
0
0

A0

A2

B2

A1
A2
A3
A4

U2
S1
S2
S3
S4

9
6
2
15

B1
B2
B3
B4
C0

7
1
2
6
4
5
3

A
B
C
D
BI/RBO
RBI
LT

QA
QB
QC
QD
QE
QF
QG

13
12
11
10
9
15
14

74LS47
C4

14

74LS83

B3

A3

10
8
3
1

B0

11
7
4
16

B1

13

A2

B2

A1
A2
A3
A4

B3

U2
S1
S2
S3
S4

9
6
2
15

B1
B2
B3
B4
C0
74LS83

0
0
1
0

U1

A1

7
1
2
6
4
5
3

A
B
C
D
BI/RBO
RBI
LT
74LS47

C4

14

QA
QB
QC
QD
QE
QF
QG

13
12
11
10
9
15
14

18. Como implementara otro display en la figura anterior para que de el resultado en dos
displays. Compruebe su funcionamiento efectuando un mnimo de tres sumas.
1
0
0
0

U1
10
8
3
1

1
0
0
0

11
7
4
16
13

A1
A2
A3
A4

U2
S1
S2
S3
S4

9
6
2
15

B1
B2
B3
B4
C0

7
1
2
6
4
5
3

1
0
0
0

11
7
4
16
13

C4

R1
R2
R3
270
R4
270
R5
270
R6
270
R7
270
270
270

14

A1
A2
A3
A4

U2
S1
S2
S3
S4

9
6
2
15

7
1
2
6
4
5
3

B1
B2
B3
B4
C0

A
B
C
D
BI/RBO
RBI
LT

13
12
11
10
9
15
14

QA
QB
QC
QD
QE
QF
QG

74LS47
C4

R1
R2
R3
270
R4
270
R5
270
R6
270
R7
270
270
270

14

74LS83

1
0
0
0

U1
10
8
3
1
11
7
4
16
13

13
12
11
10
9
15
14

74LS47

U1
10
8
3
1

0
0
0
1

QA
QB
QC
QD
QE
QF
QG

74LS83

0
0
0
0

A
B
C
D
BI/RBO
RBI
LT

A1
A2
A3
A4

U2
S1
S2
S3
S4

9
6
2
15

B1
B2
B3
B4
C0
74LS83

7
1
2
6
4
5
3

A
B
C
D
BI/RBO
RBI
LT
74LS47

C4

14

QA
QB
QC
QD
QE
QF
QG

13
12
11
10
9
15
14

R1
R2
R3
270
R4
270
R5
270
R6
270
R7
270
270
270

19. Proponga un circuito para implementar un sumardo-restador de 4 bits utilizando el 74LS83

U1
10
8
3
1

1
0
0
0

1
3

11
7
4
16

13

U2

A1
A2
A3
A4

9
6
2
15

S1
S2
S3
S4

B1
B2
B3
B4

A
B
C
D
BI/RBO
RBI
LT

QA
QB
QC
QD
QE
QF
QG

13
12
11
10
9
15
14

74LS47

C0

7
1
2
6
4
5
3

14

C4

74LS83

0
0
0
1

1
3

1
3
2

SW1

R1

SUMA-RESTA

220

20. Proponga un circuito sumador en BCD, utilizando 74LS83

A2
A3

B0

0
1
1
0

A0
A1
A2
A3

10
8
3
1

B0
B1
B2
B3

11
7
4
16

B1
13
B2

A1
A2
A3
A4

S4
S1
S2
S3
S4

9 S1
6 S2
2 S3
15 S4

B1
B2
B3
B4
C0

C4

S2

S3

S4

S1 10
S2 8
S3 3
S4 1

11
7
4
16
1
2
13

U2

14 C4
C4

12

A1
A2
A3
A4

U4

U1

A1

A0

1
0
0
0

9A
6B
2C
15 D

S1
S2
S3
S4

B1
B2
B3
B4

13

C0

74LS83

14

C4

74LS83

B3

NOT

21. Disee un sumador completo, utilizando compuertas lgicas.

U2

0
0
0
0

8
7
6
5
4
3
2
1
23
22
21
20
19
18
17
16

U1
10
8
3
1
11
7
4
16

0
0
0
0

13

A1
A2
A3
A4

S1
S2
S3
S4

9
6
2
15

B1
B2
B3
B4
C0

C4

14

X0
X1
X2
X3
X4
X5
X6
X7
X8
X9
X10
X11
X12
X13
X14
X15

74LS83
15
14
13
11

U3
Y

10

8
7
6
5
4
3
2
1
23
22
21
20
19
18
17
16
15
14
13
11

A
B
C
D

E
74150

A
B
C
D
BI/RBO
RBI
LT
74LS47

A
B
C
D
E
74150

U6
7
1
2
6
4
5
3

X0
X1
X2
X3
X4
X5
X6
X7
X8
X9
X10
X11
X12
X13
X14
X15

QA
QB
QC
QD
QE
QF
QG

13
12
11
10
9
15
14

R1
R2
R3
330R
R4
330R
R5
330R
R6
330R
R7
330R
330R
330R

U4
Y

10

8
7
6
5
4
3
2
1
23
22
21
20
19
18
17
16
15
14
13
11
9

X0
X1
X2
X3
X4
X5
X6
X7
X8
X9
X10
X11
X12
X13
X14
X15
A
B
C
D
E
74150

U5
Y

10

8
7
6
5
4
3
2
1
23
22
21
20
19
18
17
16
15
14
13
11
9

X0
X1
X2
X3
X4
X5
X6
X7
X8
X9
X10
X11
X12
X13
X14
X15
A
B
C
D
E
74150

10

22. Implemente el sumador de 8 bits y compruebe su funcionamiento utilizando dos displays

para su visualizar su resultado.
1
1
1
0
0
0
0
0

A0

0
0
1
0
0
0
0
0

B0

A1
A2
A3
A4
A5
A6

A0
A1
A2
A3

10
8
3
1

B0
B1
B2
B3

11
7
4
16

A1
A2
A3
A4
B1
B2
B3
B4

A7

0
B1

13

A4
A5
A6
A7

10
8
3
1

B4
B5
B6
B7

11
7
4
16

C0

B4
B5

14

C4

A1
A2
A3
A4

B2
B3

9 S11
6 S21
2 S31
15 S41

S1
S2
S3
S4

1
2
3
4
5
6
7
8
9
10

S12
S22
S32
S42

9
6
2
15

S1
S2
S3
S4

U1
S11
S21
S31
S41
S12
S22
S32
S42

20
19
18
17
16
15
14
13
12
11

R1
R2
R3
330R
R4
330R
R5
330R
R6
330R
R7
330R
R8
330R
330R
330R

LED-BARGRAPH-GRN

B1
B2
B3
B4

13

C0

14

C4

B6
B7

23. Disee un circuito sumador (A1,A0) (B1,B0) de dos bits utilizando mux de 2 a 1 y de 4 a 1

24. Apoyndose en el circuito MUX 74150, implementar un circuito lgico capaz de

representar la funcin:
F (W, X, Y, Z) = (2, 4, 5, 6, 13, 14)
U3

U2
8
7
6
5
4
3
2
1
23
22
21
20
19
18
17
16

0
1
0
0

15
14
13
11
9

X0
X1
X2
X3
X4
X5
X6
X7
X8
X9
X10
X11
X12
X13
X14
X15
A
B
C
D
E
74150

10
NOT

D1
LED-BIRY

25. Implemente un decodificador de 24 lneas utilizando los CI 74LS138 necesarios.

26. Qu diferencia existe entre un decodificador y un de multiplexor?

Se diferencian por las entradas seleccionadoras que tienen adicionalmente; las cuales
optan por una salida en particular que recibir el dato de la entrada, mientras que las
entradas de un decodificador especificarn una salida la cual dar como dato un bajo o un
alto dependiendo del C.Is.