C 3

1
Captulo 4.
Organizacin MIPS.
Luego de la introduccin informal del captulo anterior, se describirn con detalle las principales
caractersticas del procesador MIPS, desde un punto de vista del programador assembler.
El siguiente es un diagrama funcional del procesador MIPS, que se estudiar en este curso.
Memoria
CPU
FPU
Registros
Alu
Registros
Mul Div
Hi
Unidad
Aritmtica
Procesador
Traps y Manejo de Memoria
Coprocesador 0
BadVAddr
Cause
Status
EPC
Coprocesador 1
Figura 4.1. Diagrama funcional.

Se ilustra el hecho que la unidad aritmtica y lgica (ALU) no est conectada a la memoria.
Slo existe conexin entre los registros y la memoria. Dicha ALU est programada para
operaciones aritmticas enteras.
Profesor Leopoldo Silva Bijit
30-08-2008
Estructuras de Computadores Digitales
Se dispone adems de una unidad aritmtica entera especializada en las operaciones de

multiplicacin y divisin, ms adelante en el curso se estudiarn algoritmos para efectuar las
multiplicaciones como una secuencia de sumas; y las divisiones como una secuencia de restas.
Las instrucciones de multiplicacin y divisin requieren ms ciclos de reloj que una suma o
resta. Esta unidad puede describirse segn una mquina secuencial, a diferencia de la unidad
para operaciones enteras, que segn se ver, puede describirse en forma combinacional.
Esta unidad emplea dos registros adicionales denominados HI (por high) y LO (por Low).
Esto debido a que la multiplicacin de dos cantidades de n dgitos cada una, se expresa en un
producto de 2n dgitos. La divisin de dos cantidades de n dgitos se expresa en un cuociente de
n dgitos y un resto de n dgitos.
Tambin se muestra una unidad especializada, dedicada a operar con nmeros binarios reales
(punto flotante). Se denomina FPU por Floating Point Unit.
Se muestra tambin un coprocesador adicional dedicado al manejo de la memoria cach y
virtual, adems de atender las excepciones: Interrupciones causadas por dispositivos perifricos
que demandan atencin, o para tomar decisiones en caso de una divisin por cero, o poder
recuperarse de un intento de direccionamiento ilegal.
A continuacin algunos aspectos conceptuales relativos a la memoria.
4.1. Memoria.
Se denomina palabra (word) al contenido de una celda de la memoria. La cual puede leerse y
escribirse en una sola operacin.
MIPS posee palabras de 32 bits. Las direcciones de memoria corresponden a datos de 8 bits (o
sea un byte).
Entonces hay 4 bytes en una palabra. Cuando se accesa a una palabra se leen 4 bytes
simultneamente.
Existen dos formas de numerar los bytes contenidos en una palabra.
Big endian: (IBM, Motorola, MIPS)
Byte 0
Byte 1
Byte 2
Byte 3
Figura 4.2. Numeracin big-endian.

La direccin del byte ms significativo termina en 00(en binario), slo si la palabra est
alineada.
30-08-2008
Organizacin MIPS
Direcciones
aumentan
hacia abajo
direccin de palabra
Byte 3
Byte 2
Byte 1
Byte 0
direccin de palabra
siguiente
Figura 4.3. Bytes en la memoria.
Little endian: (Intel, DEC)
Byte 3
Byte 2
Byte 1
Byte 0
Figura 4.4. Numeracin little-endian.

La direccin del byte menos significativo termina en 00(en binario), slo si la palabra est
alineada.
Direcciones
aumentan
hacia abajo
direccin de palabra
Byte 0
Byte 1
Byte 2
Byte 3
direccin de palabra
siguiente
Figura 4.5. Bytes en la memoria.
El ancho de la direccin define el espacio de direccionamiento. Es decir el nmero total de
palabras que podra tener la memoria. ste tambin es el ancho del bus de direccin, que es el
conjunto de seales que lo forman. Los buses suelen describirse con notacin de arreglos, por
ejemplo: ADD[31..0], es el bus de direcciones (address); y ADD2 sera una de las 32 seales.
Las instrucciones ocupan una palabra alineada. Esto implica que las direcciones de
instrucciones son mltiplos de 4.
El alineamiento requiere que un objeto comience a ser almacenado en una direccin que sea un
mltiplo de su tamao.
Ejemplos de direcciones vlidas de palabras (en hexadecimal): 0, 4, 8, C, 10, 14, 18, 1C, 20,.....
Entonces la direccin 5 no es una direccin legal de una palabra.
Direcciones alineadas de objetos que ocupen medias palabras (en hexadecimal) son: 0, 2, 4, 6, 8,
A, C, .....
30-08-2008
Entonces la direccin 5 no es una direccin legal de un objeto que sea mltiplo de medias
palabras.
La definicin anterior, de alineamiento, implica que el acceso a objetos (datos, que pueden ser
de cualquier largo) y a instrucciones (que en este procesador son del tamao de una palabra de
memoria) se logre con un mnimo de accesos a memoria y con un mnimo de procesamiento.
4.2. Nombres de los Tipos de Datos.

Bit:
(Usuales en Procesadores)
0, 1
Bit String: secuencias de bits de determinado largo

4 bits
nibble
8 bits
byte
16 bits
half-word
32 bits
word
64 bits
double-word
Character:
ASCII Cdigo de 7 bits por smbolo. Existe tambin el expandido que ocupa un byte.
Decimal: (BCD)
Dgitos 0-9 codificados desde 0000b hasta 1001b
Dos dgitos decimales empaquetados (en un byte)
Enteros (Integers):
Sin signo y con signo en complemento dos.
Las representaciones de nmeros binarios con signo se tratarn ms adelante.
Reales (Floating Point):
Precisin Simple. Precisin Doble.
Las representaciones de nmeros reales en binario se tratarn ms adelante.

El procesador MIPS puede mover: bytes, medias palabras y palabras, desde registro hacia la
memoria y viceversa. Puede procesar nmeros enteros binarios de 32 bits, con y sin signo;
adems tiene capacidad de procesar nmeros binarios reales o de punto flotante en simple y
doble precisin.
Estadsticas muestran que en punto flotante el 69% de las veces, en promedio, se emplean
referencias a palabras dobles (64 bits, en este caso) y que el restante 31 % son accesos a
palabras (de 32 bits).
La frecuencia de referencias a operandos en memoria, por tamao, en caso de enteros es: 74%
referencias a palabras; 19% a medias palabras (16 bits) y slo en un 7% de los casos, en
promedio, se efectan accesos a bytes.
30-08-2008
Organizacin MIPS
Si se desea tratar enteros largos de 64 bits, se tendr que desarrollar funciones, en base a
operaciones enteras de 32, que son la que posee el procesador, que implementen las operaciones
que se deseen(suma, resta, almacenar, cargar, etc.)
El procesador MIPS no tiene operaciones al bit. El procesador 8051, posee un diseo especial
que le permite manipular muy eficientemente los bits, razn por la cual se lo suele denominar
procesador booleano.
4.3. Registros MIPS.

32 registros de 32 bits cada uno. Se requieren 5 bits para especificar un registro. La siguiente
tabla ilustra los nombres simblicos y numricos de los registros, adems de una disciplina para
usarlos.
Adems estn los registros Hi y Lo y uno que se denomina PC(program counter), el que permite
almacenar la direccin de la instruccin que est en ejecucin.
Registros MIPS y las convenciones que gobiernan su uso.
Nombre Registro Nmero
Uso
zero
0
Constante 0
at
1
Reservado para el assembler
v0
2
Para evaluacin de expresiones y
retorno de resultados de una funcin
v1
3
a0
4
Argumento 1
a1
5
Argumento 2
a2
6
Argumento 3
a3
7
Argumento 4
t0
8
Temporal (no se preserva a travs de los llamados)
t1
9
t2
10
t3
11
t4
12
t5
13
t6
14
t7
15
s0
16
Temporal que debe preservarse entre llamados a funciones
s1
17
s2
18
s3
19
s4
20
s5
21
s6
22
s7
23
t8
24
t9
25
k0
26
Reservado para el ncleo del Sist. Operativo
30-08-2008

k1
gp
sp
fp
ra
27
28
29
30
31
Reservado para el ncleo del Sist. Operativo

Puntero al rea global de datos
Puntero al tope de la pila. Stack pointer
Puntero a zona de variables en la pila. Frame pointer
Direccin de retorno (usado en invocaciones a funciones)
Figura 4.6. Registros, sus nombres y usos.
El registro zero, contiene la constante cero, y no puede escribirse en l. En caso de intentarlo, no

es causa de error.
4.4. Ciclo de Ejecucin.

El ciclo de ejecucin de un procesador puede describirse como una secuencia repetitiva de los
siguientes pasos (despus de una etapa de inicio que consiste en determinar la primera
instruccin):
Bsqueda de instruccin:
Obtiene desde la memoria la instruccin que ser ejecutada. Debe especificarse cmo obtiene
la primera instruccin.
Decodificacin de Instruccin:
Determina el tipo de instruccin y su largo en caso de que la instruccin est compuesta de
varias palabras. Debe especificarse cmo estarn codificados los operandos, la operacin y la
direccin de la prxima instruccin.
Bsqueda de Operandos:
Localiza y obtiene los datos que son los operandos de la instruccin. Esto puede consistir en
accesar registros o la memoria, o decodificar valores que vienen contenidos en la misma
instruccin (operandos inmediatos), lo cual debe especificarse en la instruccin.
Ejecucin:
Computa los valores del resultado y determina el estado de ste. Es decir realiza la operacin
con los operandos de entrada para generar un resultado. Y a la vez genera informacin sobre el
resultado, por ejemplo si es positivo, o cero. Debe especificarse las operaciones que pueden
realizarse y los tipos de datos sobre los que se efectuaran acciones.
Almacenamiento de resultados:
Deposita los resultados en la memoria de datos o en registros. Lo cual debe estar especificado
en el cdigo de la instruccin.
Determinacin de prxima instruccin:
Determina cul ser la prxima instruccin que ser ejecutada a continuacin, ya sea por el
clculo efectuado durante la etapa de ejecucin; o escoger por defecto, la siguiente instruccin.
Debe especificarse los mecanismos que se emplearn para la determinacin de la prxima
instruccin, ya sea en saltos incondicionales, bifurcaciones o invocaciones a subrutinas.
Los pasos descritos son comunes a todo procesamiento, cualquiera que sea el nivel de las
instrucciones. En algunos casos puede que dos etapas se realicen simultneamente, o que alguna
etapa no est presente.
30-08-2008
Organizacin MIPS
Debe notarse que una instruccin debe especificar: los operandos de entrada (y cmo
accesarlos), la operacin, dnde depositar el resultado y cul ser la prxima instruccin. En el
caso de instrucciones de mquina, las informaciones anteriores suelen codificarse en grupos de
bits o campos.
4.5. Formatos de Instrucciones MIPS.

Se denomina formato a la forma de la plantilla (virtual) que permite interpretar los campos de
una instruccin.
Como en este procesador RISC (conjunto reducido de instrucciones) interesa la ejecucin veloz
de instrucciones, se determin emplear solamente instrucciones que ocupen una palabra;
descartando as disponer de un repertorio con instrucciones de largo variable (un ejemplo de
estos formatos lo veremos en el procesador 8051).
MIPS posee slo tres formatos, que se denominan: R, I y J.
4.5.1. Formato R. Para Operaciones.
Op 6
Rs 5
Rt 5
Rd 5
Shamnt 5
Funct 6
Figura 4.7. Formato R.

Se ilustra el tamao y los nombres de los campos. Se disponen tres registros para especificar las
dos fuentes de datos (rs y rt) y el lugar para almacenar el resultado (rd).
Un grupo de estas instrucciones (las de corrimiento) ocupan el campo Shift Amount, que
permite especificar el nmero de posiciones de bits, en que se desplazar uno de los operandos;
su tamao de cinco bits, permite desplazamientos de 0 a 31. Aquellas instrucciones que no
ocupen este campo lo rellenan con ceros.
Para simplificar la unidad combinacional que decodifica la operacin a realizar, se fija en las 6
posiciones ms significativas, en todos los formatos, el cdigo de operacin. Esto limitara a 64
el nmero total de operaciones; pero veremos que el nmero total de operaciones es mayor de
64 y menor de 128. Para resolver esto, y mantener pequeo el cdigo de operacin, se emplea la
tcnica de expandir el cdigo de operacin. Esto se logra empleando, para todas las operaciones,
lgicas y de corrimiento, el cdigo de operacin 000000, y diferencindolas mediante el campo
funct de 6 bits (que tambin debe considerarse parte del cdigo de operacin).
Las instrucciones que operan la administracin de memoria y excepciones, tambin emplean el
formato R, y ocupan el cdigo de operacin 010000; y tambin el campo funct, lo cual posibilita
64 operaciones de este tipo.
De esta forma quedan disponibles 62 cdigos para el resto de las instrucciones.
30-08-2008
Un procesador con repertorio CISC (conjunto complejo de instrucciones) puede tener un

nmero total de instrucciones muchsimo mayor; el microprocesador de 8 bits, el Z80, muy
empleado alrededor de los setenta, permita escribir alrededor de 1000 instrucciones diferentes.
Uno de los repertorios ms elaborados de tipo CISC es el 68000; y constituye un ejemplo de la
complejidad que alcanzaron los diseos de computadores, que tenan como objetivo ofrecer a
los programadores conjuntos sofisticados de instrucciones. El abandono de estos repertorios se
debi al cambio de velocidad y comportamiento logrados con procesadores RISC.
4.5.2. Formato I. Para Inmediatas, transferencias y bifurcaciones.
Op 6
Rs 5
Rt 5
Inmediato 16
Figura 4.8. Formato I.

En las inmediatas: se emplean los 16 bits, menos significativos, con un valor. En la instruccin
se programa una constante. De acuerdo a estadsticas no conviene que el tamao del campo
inmediato sea menor de 16 bits, esto explica el no emplear un cdigo de operacin mayor.
Entonces basta especificar dos registros, uno para el otro operando (rs) ; el otro para depositar el
resultado (rt).
En operaciones lgicas se extienden los 16 bits a 32 con ceros en la parte ms significativa. Si la
operacin es aritmtica se extiende con signo (esto se ver ms adelante).
En las transferencias: el registro, especificado en Rs, se emplea como registro base, y el valor
inmediato se interpreta como un desplazamiento (con signo) de 16 bits, los cuales permiten
determinar una direccin efectiva de la memoria. Rt especifica el registro donde guardar
(cargar) el dato ledo desde la memoria en una operacin load; y tambin el valor que ser
escrito en una palabra de la memoria en una operacin store.
En las bifurcaciones: los registros especifican los operandos que sern comparados. Y el campo
de 16 bits se interpreta como un desplazamiento, con signo, relativo a PC.
En algunas bifurcaciones en que se compara un registro con el valor cero, el registro Rt se llena
con ceros. En otras bifurcaciones, tambin con respecto al valor cero, se emplea el campo Rt,
para expandir el cdigo de operacin como se ver ms adelante.
4.5.3. Formato J. Para Saltos (Jumps).
Op 6
Direccin 26
Figura 4.9. Formato J.
30-08-2008
Organizacin MIPS
El campo de 26 bits se emplea para configurar una direccin de salto, como se ver ms
adelante.
4.6. Repertorio MIPS I (tipo load-store).

4.6.1. Descripcin general de las Operaciones.
La siguiente descripcin permite lograr una visin global del repertorio de la Unidad Central,
posibilitando as comenzar a programar con todo el repertorio a disposicin. El texto gua
introduce algunas sentencias assembler en forma gradual, destacando con mayor profundidad
compromisos y principios de diseo; y es muy recomendable su lectura cuidadosa.
Ayuda bastante, en la familiarizacin con el repertorio de instrucciones, el ejercitarse ejecutando
las diferentes instrucciones en un simulador (SPIM en este caso).
En las descripciones se ha preferido dejar en idioma ingls los nombres para facilitar el recuerdo
de los cdigos simblicos de las instrucciones.
Como se ver ms adelante, las instrucciones que operan sobre direcciones deben usar las
instrucciones aritmticas sin signo. Las que tratan enteros con signo, obviamente deben emplear
instrucciones con signo.
4.6.2. Aritmticas y Lgicas.
Formato R. (10 instrucciones). Todas de tres operandos.
Add, AddU, Sub, SubU, And, Or, Xor, Nor, SLT, SLTU
Instruccin
add
Ejemplo
add
$t1, $t2,$t3
Significado en C.
$t1 = $t2 + $t3
add unsigned addu

subtract
sub
$t1,$t2,$t3
$t1,$t2,$t3
$t1 = $t2 + $t3

$t1 = $t2 $t3
subtract
unsigned
and
or
xor
nor
set on less
than
set less than
unsigned
subu
$t1,$t2,$t3
$t1 = $t2 $t3
and
or
xor
nor
slt
$t1,$t2,$t3
$t1,$t2,$t3
$t1,$t2,$t3
$t1,$t2,$t3
$t1,$t2,$t3
sltu
$t1,$t2,$t3
$t1 = $t2 & $t3

$t1 = $t2 | $t3
$t1 = $t2 ^ $t3
$t1 = ~($t2 | $t3)
if ($t2 < $t3) $t1=1;
else $t1=0;
if ($t2 < $t3) $t1=1;
else $t1=0;
Comentarios
si hay rebalse genera
excepcin
no genera excepcin
si hay rebalse genera
excepcin
no genera excepcin
or exclusivo.
Compara nmeros.
(con signo).
Compara nmeros naturales
(sin signo).
Figura 4.10. Istrucciones aritmticas y lgicas. Formato R.

30-08-2008
10
slt compara el contenido de dos registros (que contienen nmeros con signo) y coloca (set) el
registro destino en uno si el registro en la segunda posicin es menor que el que est en la
tercera posicin.
Se emplea la notacin del lenguaje C, para representar la expresin que describe lo que realiza
la instruccin (semntica).
Sobre nmeros con signo.
Algunas de las instrucciones son para nmeros sin signo (llevan una u al final, por unsigned).
Los enteros se representan en una palabra de la memoria, y sus valores dependen del ancho de
palabra que tenga la memoria (en MIPS son de 32 bits).
El procesador emplea representacin complemento a dos para representar nmeros con signo.
Suponiendo un largo de palabra de la memoria de 3 bits (en lugar de 32), para simplificar la
explicacin, se tienen las siguientes representaciones:
Representacin
interna
Secuencia
Binaria
000
001
010
011
100
101
110
111
Representacin Externa. Equivalente Decimal.
Sin
signo
0
1
2
3
4
5
6
7
Enteros
Comp. Comp.
a dos
a uno
+0
+0
+1
+1
+2
+2
+3
+3
-4
-3
-3
-2
-2
-1
-1
-0
SignoMagnitud
+0
+1
+2
+3
-0
-1
-2
-3
Fracciones
Sin
Con signo.
signo
Comp. dos
0
+0
1/8
+1/4
2/8
+2/4
3/8
+3/4
4/8
-4/4
5/8
-3/4
6/8
-2/4
7/8
-1/4
Figura 4.11. Interpretacin de secuencias binarias numricas.

Ntese que en todas las representaciones de nmeros negativos, el bit ms significativo
corresponde al signo del nmero, detalles se vern ms adelante.
Para obtener un nmero en complemento a uno, basta cambiar sus unos por ceros y sus ceros
por unos.
Si tenemos: 010, su complemento uno es 101. Y el complemento uno de 101 es 010.
El negativo de un nmero se obtiene complementndolo.
30-08-2008
Organizacin MIPS
11
El complemento a dos es el complemento a uno ms uno (sumarle uno en binario). Esto se

insina con pequeas flechas en las columnas de las representaciones externas, en decimal. Las
columnas de interpretacin, de las secuencias binarias, estn desplazadas en la unidad.
Si tenemos: 010, su complemento 1 es 101 y al sumarle uno queda: 101 + 1 = 110
Si tenemos: 101, su complemento 1 es 010 y al sumarle uno queda: 010 + 1 = 011
El negativo de un nmero se obtiene complementndolo, excepto para el mayor negativo que no
tiene complemento en tres cifras. De esta manera para restar, basta sumar el complemento.
Ntese que en complemento a uno existen dos ceros; pero el rango de representacin es
simtrico. Electrnicamente es sencillo generar el complemento a uno de una palabra:
A2
A1
A0
Comp
B2
B1
B0
Figura 4.12. Generacin complemento a uno.

Si Comp ==1 se tiene que B es complemento uno de A; en caso contrario: B = A.
En complemento a dos, existe un cero, pero con rango de representacin asimtrico.
Para 16 bits, en C-2(complemento dos), el rango de representacin es desde -(2^15) hasta
+(2^15 )-1; lo cual equivale al intervalo desde -32768 hasta +32767.
Electrnicamente es sencillo realizar sumas o restas en complemento dos. Mediante un sumador
binario, basta incorporar un uno a la reserva de entrada y pasar el sustraendo en complemento a
uno, para realizar restas. El esquema siguiente ilustra lo anterior:
30-08-2008
12

A2
A1
A0
Comp = 1
Cin
B2
~A2 B1
S. C.
~A1 B0
~A0
S. C.
S. C.
C0
S2 C1
S0
S1
Figura 4.13. Sumas y restas en complemento a dos.
C2
Ntese que Cin puede unirse a Comp. Para restar se requiere Cin = 1 y Comp = 1; y para sumar,
ambas seales deben ser cero.
La red combinacional que se ilustra en el diagrama anterior permite sumar y restar nmeros; se
ilustra el caso de la resta (B - A), ya que se ingresa al sumador el complemento a dos del
operando A.
El bloque, denominado S.C., por sumador completo de un bit, tiene tres entradas y dos salidas,
con la siguiente tabla de verdad:
Bi
0
0
0
0
1
1
1
1
Ai Cini
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
Entradas
Couti Si
0
0
0
1
0
1
1
0
0
1
1
0
1
0
1
1
Salidas
Figura 4.14. Tabla de verdad del sumador completo.

La real ventaja del sistema complemento a dos (respecto al sistema complemento a uno), es que
las redes combinacionales para efectuar comparaciones, con y sin signo, son ms sencillas de
realizar, como se ver en detalle ms adelante.
30-08-2008
Organizacin MIPS
13
En el caso de corrimientos aritmticos (de nmeros con signo, en complemento a dos), debe
notarse que las posiciones que quedan vacas por la izquierda deben rellenarse con el bit del
signo. Tambin, debido a que el sistema es posicional, un corrimiento aritmtico a la derecha es
equivalente a una divisin entera por dos, en la que se descarta el resto.
El siguiente ejemplo, con largo de palabra igual a cinco, ilustra lo anterior:
El entero decimal 14, con signo, se expresa en binario segn: 01110. Al correrlo a la derecha,
en una posicin, debera resultar el decimal 7. El cual en binario es: 00111.
El entero decimal -14, con signo, se expresa segn: 10010. Al correrlo aritmticamente a la
derecha, en una posicin, debera resultar el decimal -7. El cual en binario es: 11001.
Cuando sale un cero, por la derecha, el resultado es exacto.
El entero decimal 15, con signo, se expresa segn: 01111. Al correrlo a la derecha, en una
posicin, resulta el binario 00111, que equivale al 7. Se produce truncamiento.
El entero decimal -15, con signo, se expresa segn: 10001. Al correrlo a la derecha, en una
posicin, resulta el binario 11000, que equivale al decimal -8. Tambin se produce
truncamiento.
4.6.3. Corrimientos Aritmticos y Lgicos.
Formato R. (6 instrucciones). Todas de tres operandos.
SLL, SRL, SRA, SLLV, SRLV, SRAV
La palabra shift significa corrimiento. Left significa izquierdo. Right significa derecha.
Instruccin
shift left logical
shift right logical
shift right arithm.
shift left logical var.
shift right logical
var
Ejemplo
sll
$t1,$t2,10
srl
$t1,$t2,10
sra
$t1,$t2,10
sllv
$t1,$t2,$t3
srlv
$t1,$t2,$t3
Significado en C.
$t1 = $t2 << 10
$t1 = $t2 >> 10
$t1 = $t2 >> 10
$t1 = $t2 << $t3
$t1 = $t2 >> $t3
Comentarios
Inmediato(por constante)
Inmediato(por constante)
Con signo. Divide.
Variable(por registro)
Variable(por registro)
Figura 4.15. Corrimientos aritmticos y lgicos.

Cuando se pasa el argumento del corrimiento en registros, slo se consideran los cinco bits
menos significativos de este argumento.
Ejemplo: si $a1 tiene almacenado 33 decimal, la instruccin sllv $a0, $a0, $a1 tiene el mismo
efecto que sll $a0, $a0, 1.
30-08-2008
14
4.6.4. Aritmticas y Lgicas. Inmediatas.

Formato I. (8 instrucciones).
AddI, AddIU, AndI, OrI, XorI, SLTI, SLTIU, LUI
Instruccin
add immediate
Ejemplo
addi $t1,$t2,100
Significado en C.
$t1 = $t2 + 100
add
imm.
unsigned
and immediate
or immediate
xor immediate
set less than
imm
addiu $t1,$t2,100
$t1 = $t2 + 100
andi
ori
xori
slti
$t1 = $t2 & 10

Extendido con ceros.
$t1 = $t2 | 10
$t1 = $t2 ^10
if ($t2 < 100) $t1=1; Compara menor que, con
else $t1=0;
constante inmediata. Con
signo.
if ($t2 < 100) $t1=1; Compara menor que, sin
else $t1=0
signo. Nmeros naturales.
(16 bits corridos a la
izquierda en 16
posiciones)
$t1,$t2,10
$t1,$t2,10
$t1,$t2,10
$t1,$t2,100
set less than sltiu $t1,$t2,100

imm. uns.
load
upper lui
$t1, 40
immediate
Comentarios
Genera excepcin.
Con signo.
No genera excepcin.
Figura 4.16. Instrucciones aritmticas y lgicas.

El valor inmediato es una constante que puede expresarse en 16 bits. Con signo, en el caso de
addi y slti; y sin signo, en caso de addiu y sltiu. Por ejemplo 0x12345 no puede expresarse en
16 bits, requiere 17.
En operaciones aritmticas inmediatas con signo, el operando inmediato de 16 bits debe
extenderse a 32, antes de realizar la operacin de suma o comparacin. El bit 15 del operando
inmediato (el ms significativo), es el bit del signo; es uno si el nmero es negativo y cero si es
positivo.
Si tenemos largo 3, el decimal -1 se expresa segn: 111.
Si tenemos largo 6, el decimal -1 se expresa segn: 111111.
Entonces para extender, con signo, a 32 bits, en las posiciones 31 a 16 se coloca el valor del bit
15 del inmediato. Esto es sencillo de implementar electrnicamente, como se ver ms adelante.
4.6.5. Accesos a Memoria.
Formato I. Transferencias de datos.
LB, LBU, LH, LHU, LW, LWL, LWR
SB, SH, SW, SWL, SWR
30-08-2008
(7 instrucciones)
(5 instrucciones)
Organizacin MIPS
Instruccin
Load byte
15
Ejemplo
LB
$t1, 40($t2)
Load
byte LBU
unsigned
Load
LH
halfword
Significado en C.
$t1 = M[ ($t2) + 40]
$t1, 40($t2)
$t1 = M[ ($t2) + 40]
$t1, 40($t2)
$t1 = M[ ($t2) + 40]
Load
halfword
unsigned
Load word
Store byte
LHU
$t1, 40($t2) $t1 = M[ ($t2) + 40]
LW
SB
$t1, 40($t2)
$t1, 41($t2)
$t1 = M[ ($t2) + 40]

M[ ($t2)+ 41] = $t1
Store half
SH
$t1, 42($t2)
M[ ($t2)+ 42] = $t1
Store word
SW
$t1,100($t2)
M[ ($t2)+ 100] = $t1
Comentarios
rellena 24 primeras posiciones
de $t1 con bit signo.
rellena 24 primeras posiciones
de $t1 con ceros.
Rellena primeras 16 posiciones
de $t1 con bit signo. La
direccin
efectiva
debe
terminar en 00 en 10(en
binario).
rellena primeras 16 posiciones
de $t1 con ceros.
Carga los ocho bits menos

significativos de $t1 en el byte
apuntado por la direccin
efectiva.
Almacena los 16 bits menos
significativos de $t1, en la
media palabra apuntada por la
direccin
efectiva.
Esta
direccin debe terminar en 00
en 10(en binario).
La direccin efectiva debe
terminar en 00 (en binario; es
decir, debe ser la direccin de
una palabra alineada).
Figura 4.17. Movimientos entre registros y memoria.

El campo inmediato se interpreta como un nmero con signo, y corresponde al offset(respecto
del registro base) en bytes.
4.6.6. Multiplicacin y Divisin. (8 instrucciones, en formato R).
No existe una referencia para el destino, ya que los resultados se expresan en dos partes de 32
bits, se rellena con ceros el campo destino, cuando la instruccin no lo requiera. Se emplean dos
registros denominados HI (por high) y LO (por Low), para depositar el resultado.
30-08-2008
16
4.6.6.1. Inicio de multiplicacin y divisin entera.

MULT, MULTU, DIV, DIVU
Instruccin
multiply
multiply
unsigned
divide
Ejemplo
mult $t2,$t3
multu $t2,$t3
Significado en C.
Hi, Lo = $t2 * $t3
Hi, Lo = $t2 * $t3
Comentarios
producto de 64-bit con signo
producto de 64-bit sin signo
div
divide
unsigned
divu $t2,$t3
Lo = $t2 $t3
Hi = $2 mod $3
Lo = $t2 $t3
Hi = $t2 mod $t3
Lo = cuociente
Hi = resto
Lo = cuociente sin signo
Hi = resto
$t2,$t3
Figura 4.18. Inicio de multiplicacin o divisin.

4.6.6.2. Move result from.
Mueve el resultado de la multiplicacin o divisin a un registro del procesador.
MFHI, MFLO
Instruccin
Move from Hi
Move from Lo
Ejemplo
mfhi $t1
mflo $t1
Significado en C.
$t1 = Hi
$t1 = Lo
Comentarios
Obtiene copia de Hi
Obtiene copia de Lo
Figura 4.19. Mueve el resultado.

4.6.6.3. Move to HI or LO.
MTHI, MTLO rd
Instruccin
Move to Hi
Move to Lo
Ejemplo
mthi $t1
mtlo $t1
Significado en C.
Hi = $t1
Lo = $t1
Comentarios
Carga registro Hi
Carga registro Lo
Figura 4.20. Carga registros en la unidad de multiplicacin.
30-08-2008
Organizacin MIPS
17
4.6.7. Comparaciones y Bifurcaciones. (8 instrucciones, en formato I)

4.6.7.1. Comparaciones entre registros y bifurcacin.
Las siguientes comparaciones entre registros seguidas de una bifurcacin se describen en
assembler y mediante las transferencias lgicas que realizan:
assembler
Transferencias lgicas
BEQ rs, rt, offset if R[rs] == R[rt] then PC =( PC+4) + offset*4;
BNE rs, rt, offset if R[rs] <> R[rt] then PC =( PC+4) + offset*4;
Instruccin
Branch on
equal
Ejemplo
beq $t1,$t2,100
Significado en C.
if ($t1 == $t2)
PC =(PC+4)+100*4;
branch on not
eq.
bne $t1,$t2,100
if ($t1!= $t2)
PC =(PC+4)+100*4;
Comentarios
Test de igualdad. Bifurcacin
relativa a PC en el nmero de
instrucciones indicadas en el
campo inmediato (con signo).
Test de desigualdad, salto
relativo a PC.
Figura 4.21. Comparaciones entre registros.

El campo inmediato es el nmero, con signo, de instrucciones.
En la programacin assembler el campo inmediato se escribe como un rtulo. Es decir un
identificador de la direccin hacia donde continuar ejecutando instrucciones si se cumple la
condicin. El ensamblador calcula el campo inmediato numrico que se requiere. Delegar esta
tarea a un programa fue una gran contribucin a la programacin; ya que si, por ejemplo, se
intercalara una instruccin, deberan recalcularse los saltos relativos. Ntese que los saltos son
relativos a la direccin de la prxima instruccin (PC+4).
Todas las comparaciones (mayor que, mayor o igual que, menor que, menor o igual que, igual
que, diferente de) pueden implementarse en base a slt y beq.
Lo cual puede concluirse de la siguiente tabla, en la cual se ha empleado los operadores del
lenguaje C, para escribir las expresiones. Todas las construcciones se elaboran en base al
operador < , menor que.
Expresin relacional
a <= b
a==b
a != b
a>=b
a>b
Expresin lgica equivalente

~( b < a )
( a<= b) & ( b <= a )
~( a = = b)
b <= a
b<a
En base a op. <

~( b < a )
~(b<a)&(~(a<b))
(b<a) | (a<b)
~( a < b )
b<a
Figura 4.22. Operadores relacionales.
30-08-2008
18
Puede usarse otro operador relacional (en lugar del menor, mostrado antes) a partir del cual
lograr todos los operadores relacionales.
4.6.7.2. Comparaciones de un registro con cero, seguida de bifurcacin.
assembler
BLEZ rs, offset
BGTZ rs, offset
BLTZ rs, offset
BGEZ rs, offset
BLTZAL rs, offset
BGEZAL rs, offset
Transferencias lgicas
if R[rs] <= 0 then PC =( PC+4) + offset*4;
if R[rs] > 0 then PC =( PC+4) + offset*4;
if R[rs] < 0 then PC =( PC+4) + offset*4;
if R[rs] >= 0 then PC =( PC+4) + offset*4;
if R[rs] < 0 then {ra = (PC+4); PC =(PC+4) + offset*4;}
if R[rs] >= 0 then {ra = (PC+4); PC =(PC+4) + offset*4;}
Figura 4.23. Comparaciones con cero.

ra es el mnemnico de return address y corresponde al registro $31.
Se pueden realizar otras comparaciones y bifurcaciones con dos instrucciones (ver macros en
assembler).
4.6.7.3. Estadsticas relativas a bifurcaciones.
Estadsticas muestran que en el caso de procesamiento de enteros, la frecuencia de ocurrencia de
bifurcaciones en promedio, por tipo es: 86 % pertenecen al grupo equal y no equal; un 7% al
grupo LT, GE y el 7% restante al grupo GT.
En caso de punto flotante, como se ensea en un curso de programacin, se evitan las
comparaciones con cero. La frecuencia del grupo LT, GE es de un 40 %, la de GT, LE es de un
23%; y la del grupo EQ, NE es de un 37%.
Otro aspecto estadstico notable es que las bifurcaciones en comparacin entre enteros, en un
25% de los casos saltan a instrucciones ubicadas a 3 4 instrucciones de la bifurcacin, tanto
hacia delante como hacia atrs. En general, la tendencia central de la distribucin est ubicada
en ms o menos 16 instrucciones relativas a la posicin donde se encuentra la bifurcacin.
Lo anterior implica una localidad espacial del cdigo (instrucciones); esto quiere decir que al
ejecutarse un programa es muy probable que en un pequeo grupo de palabras adyacentes de
memoria estn las instrucciones que corrientemente se estn ejecutando (esto justifica la
incorporacin de memoria cach, como se ver ms adelante).
30-08-2008
Organizacin MIPS
19
4.6.7.4. Flujo de ejecucin. Flags.

En los diseos de computadores se han empleado tres tcnicas para implementar el cambio de
flujo de la secuencia de ejecucin de instrucciones. En los diagramas de flujo se suele dibujar un
rombo, del modo siguiente, para indicar un cambio de la secuencia de ejecucin:
Figura 4.24. Decisin.

Esta componente est presente en las alternativas (if then else) y en las repeticiones (while,
repeat until, y for).
a) Cdigos de condicin:
Cuando se efecta una operacin aritmtica, se registran en flip-flops algunas condiciones (o
flags) de inters (rebalse, resultado cero, paridad del resultado, reserva de salida, resultado
positivo, resultado negativo). Esta informacin suele agruparse en un registro de estado del
procesador. Debe notarse que adems de efectuar la operacin se setean las condiciones; por
esta razn se dice que esto es un efecto lateral. Luego las instrucciones de bifurcacin o saltos
condicionales se implementan encuestando a dichos bits.
Esta metodologa est ampliamente difundida, y es la que emplea el microcontrolador 8051, por
ejemplo. Su principal ventaja es que logra reducir el nmero de instrucciones para implementar
una decisin.
Entonces el bloque de decisin se implementa ejecutando dos instrucciones, una que efecta el
seteo de los flags y la sigue a continuacin una instruccin de bifurcacin.
Desgraciadamente no todas las instrucciones setean dichos bits del mismo modo, y el
programador debe conocer una tabla de estados de los cdigos de condicin despus de
realizada cada instruccin. En esa tabla existen muchas condiciones superfluas, lo cual produce
confusin, si no se la tiene presente.
La mayor desventaja de esta metodologa es que provoca una dependencia entre las dos
instrucciones: la que setea las condiciones y la que hace un test sobre stas. En el caso de
ejecucin traslapada (segmentada o pipeline) esta forma de diseo provoca dificultades, esto
podr comprenderse ms adelante. Lo importante, por el momento, es aceptar que en mquinas
segmentadas no se disea con cdigos de condicin, y se emplea instrucciones de Comparacin
y salto (punto c).
Por ejemplo, la repeticin de un bloque de instrucciones, que comienza en el rtulo bloque,
mientras el registro R sea mayor que cero, puede codificarse:
30-08-2008
20
bloque:
.....
sub
brp
R, R, #1
bloque
;R--, se le resta un inmediato de valor uno a R. Setea flags.

; salto condicional con el flag Plus (resultado positivo)
b) Registro de Condiciones.
Los flags son ahora seteados slo por instrucciones especiales de comparacin. Las operaciones
aritmticas o de corrimiento no producen las condiciones. Esta forma evita los efectos laterales
y ofrece una metodologa ms simple para programar los bloques de decisin. Su desventaja
est en que se requieren ms instrucciones que en el caso anterior.
Por ejemplo, la repeticin de un bloque de instrucciones, que comienza en el rtulo bloque,
mientras el registro R sea mayor que cero, puede codificarse:
bloque:
.....
sub
R, R, #1
;R--, se le resta un inmediato de valor uno a R.
cmp
R, #0
;compara R con el inmediato 0. Setea flag.
brp
bloque
; salto condicional con el flag Plus(resultado positivo)
En MIPS se dispone de la instruccin set on less, que efecta una comparacin entre registros y
setea un registro. Y luego puede efectuarse una comparacin empleando el registro zero.
Se usa $t2 como registro de condiciones y $t1 como el registro R.
bloque:
.....
slt
bne
$t2, $zero, $t1 ; if ( 0< t1) t2= 1; else t2 =0;

$t2, #zero, bloque
; Si t2 no es cero, repite el bloque
c) Instruccin de Comparacin y Bifurcacin.

En este caso la instruccin compara dos operandos y efecta la bifurcacin.
Por ejemplo, en MIPS, la repeticin de un bloque de instrucciones, que comienza en el rtulo
bloque, mientras el registro R sea mayor que cero, puede codificarse segn:
bloque:
.....
BGTZ
$t1, bloque
Se emple $t1 como el registro R.

4.6.8. Saltos incondicionales y enlace a subrutinas.
Las siguientes son de formato J.
30-08-2008
Organizacin MIPS
Instruccin
jump
jump and link
21
Ejemplo
j rtulo
jal rtulo
Significado en C.
go to rtulo
$ra = (PC + 4);
go to rtulo;
Comentarios
Salto incondicional.
Para enlazar con subrutina (call )
Figura 4.25. Saltos y enlaces a subrutinas.

La codificacin del campo de 26 bits (add26) de la instruccin se logra, segn la ecuacin:
rtulo = (PC+4)&F0000000+add26*4
donde rtulo simboliza una direccin de 32 bits.
Las siguientes son de formato R.
Instruccin
Ejemplo
Significado en C.
jump register
jr $t1
PC = $t1;
jr $ra
PC = $ra
jump and link
jalr $t1
$ra = (PC + 4); PC = $t1;
va registro
Comentarios
go to $t1
Para retorno de subrutina
Para enlazar con subrutina (call )
Figura 4.26. Saltos y enlaces en formato R.

4.6.9. Control de coprocesadores.
Se tienen cerca de 10 instrucciones, en formato R.
Algunos ejemplos: syscall, break, nop, rfe, etc..
Para mayores detalles del repertorio, ver manual del programador.
4.7. Modos de direccionamiento MIPS.

Registro (directo):
El valor efectivo del operando es el contenido en el registro.
Inmediato:
El valor del operando es el campo inmediato de 16 bits.
Si el operando es un valor lgico, se extiende a 32 agregando ceros.
Si el operando es aritmtico se extiende con signo a 32 bits.
Base+ndice:
Se usa en load, store.
El contenido de rs + inmediato (extendido en forma aritmtica) es la direccin efectiva.
El campo inmediato se interpreta como el nmero de bytes relativo al registro base.
30-08-2008
22
Relativo a PC:
En bifurcaciones (branch )
Al valor de PC se le suma el valor inmediato extendido en forma aritmtica.
El valor inmediato es el nmero de instrucciones que salta.
En saltos ( j, jal,jr):
El valor inmediato (que en este caso es de 26 bits) se multiplica por cuatro (de esta
forma quedan 28 bits), y los primeros 4 bit se toman del valor de PC de la instruccin siguiente
(formando as los 32 de la direccin).
Otros modos.
El direccionamiento del tipo registro indirecto, puede lograrse con el de base+offset, empleando
offset cero.
En base a estos direccionamientos pueden obtenerse otros ms complejos. Pero se requiere
ejecutar ms de una instruccin.
Existen algunos macros en el ensamblador que operan de este modo. Ejemplos son la (por load
address) y li (por load immediate), Move (por mover de un registro a otro).
Como no se puede cargar un inmediato de 32 bits en un registro. Para poder tener acceso a toda
la memoria, se dispone de la instruccin lui (Load upper immediate). Carga en los 16 bits ms
significativos de un registro el campo inmediato. Coloca ceros en los 16 menos significativos.
En repertorios con modos complejos de direccionamiento y operandos que hacen referencias a
la memoria suele emplearse un campo de la instruccin para especificar el modo de
direccionamiento; pero cuando se tiene un modelo de carga-almacenamiento y uno o dos modos
de direccionamiento suele especificarse el modo de direccionamiento a travs del cdigo de
operacin.
4.8. Niveles de Representacin

Cualquier algoritmo (secuencia organizada de acciones para cumplir un objetivo dado) puede
describirse en diferentes niveles.
Lenguaje de alto nivel. Por ejemplo C.
Puede ser un buen punto de partida para describir en general las ideas. Especifica las variables y
sus tipos, y la accin que se realiza sobre ellos. Reemplaza a un diagrama de flujo, y tiene la
ventaja de que puede ejecutarse y permitir su depuracin, hasta comprobar que realiza la accin
requerida.
Por ejemplo la descripcin de intercambiar dos elementos de un arreglo, puede representarse
segn:
30-08-2008
Organizacin MIPS
23
1
v[k]
temp = v[ k];
v[ k] = v[ k+ 1];
v[ k+ 1] = temp;
temp
2
3
v[k+1]
Figura 4.27. Intercambio de valores. Swap.
Los nmeros sobre las flechas indican el orden de ejecucin de las instrucciones del programa
en C.
Un compilador traduce un lenguaje de alto nivel en assembler.
Assembler Simblico. Por ejemplo un programa MIPS.
La descripcin del texto anterior, en assembler, es un nivel ms bajo de representacin.

$s2
$t0
v[k]
1
4
v[k+1]
3 $t1
Figura 4.28. Swap en assembler.

Suponiendo que las variables, almacenadas en la memoria, estn asociadas a los registros segn
se indica en el diagrama anterior, se tiene que la siguiente secuencia assembler realiza el
intercambio de variables. Ntese que el registro s2 es un puntero al elemento k del arreglo. Y
que el tipo de datos de las variables es entero, esto implica que la direccin de la componente
adyacente mayor est ubicada a 4 bytes de la direccin de v[k](que est almacenada en s2).
lw $t0, 0($s2)
lw $t1, 4($s2)
sw $t1, 0($s2)
sw $t0, 4($s2)
El texto anterior puede ser traducido a un assembler numrico, en el cual se reemplacen los
registros por sus nmeros:
lw $8, 0($18)
lw $9, 4($18)
sw $9, 0($18)
sw $8, 4($18)
30-08-2008
24
El ensamblador traduce el cdigo assembler a un programa objeto.

El ligador (linker) pasa el programa objeto a una secuencia binaria.
Lenguaje de Mquina. Binario.
El segmento anterior, una vez reemplazados los campos por sus cdigos binarios puede
escribirse en hexadecimal segn:
0x8e480000
0x8e490004
0xae490000
0xae480004
Y en binario segn:
1000 1110 0100
1000 1110 0100
1010 1110 0100
1010 1110 0100
1000
1001
1001
1000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0100
0000
0100
Transferencias.
Las instrucciones podran describirse por las transferencias lgicas que implican, segn:
R[8] = MEM[ R[18] + sign_ext(0)]; PC = PC + 4;
R[9] = MEM[ R[18] + sign_ext(4)]; PC = PC + 4;
MEM[ R[18] + sign_ext(0)] = R[9]; PC = PC + 4;
MEM[ R[18] + sign_ext(4)] = R[8]; PC = PC + 4;
Las que a su vez puede ser descritas por secuencias de transferencias fsicas entre registros:
IR = MemInst[PC], PC=PC+4;
A = R[18];
S = A + signext(0);
M = MemDat[S];
R[8] = M.
Unidad Instruccin.
Unidad Registros. Lectura.
Unidad Operaciones.
Unidad Memoria Datos.
Unidad Registros. Escritura.
IR = MemInst[PC], PC=PC+4;
A = R[18];
S = A + signext(4);
M = MemDat[S];
R[9] = M.
Unidad Instruccin.
Unidad Operaciones.
IR=MemInst[PC], PC=PC+4;
A=R[18], B=R[9];
S = A + signext(0);
MemDat[S] = B.
Unidad Instruccin.
Unidad Operaciones.
IR=MemInst[PC], PC=PC+4;
Unidad Instruccin.
30-08-2008
Organizacin MIPS
25
A=R[18], B=R[8];
S = A + signext(4);
MemDat[S] = B.

Unidad Operaciones.
Las secuencias anteriores se explicarn ms adelante, y dependen de las conexiones internas del
procesador y de los recursos que ste disponga.
Control.
En forma alternativa puede describirse las secuencias de las seales de control que activan las
transferencias fsicas.
El hardware interpreta el lenguaje de mquina, mediante una secuencia de microinstrucciones,
cuya descripcin son las seales de control que se activan en cada ciclo del reloj:.
nPC_sel = +4, WEPC , WEIR ;
WEA ;
AluSrc = "Op32", ExtOp = sign, AluCtr = add,WES ;
MemRd, WEM ;
RegDst = "rt", Memtoreg = "mem", RegWr.
Unidad Instruccin.
Unidad Operaciones.

WEA ;
MemRd, WEM ;
RegDst = "rt", Memtoreg = "mem", RegWr.
Unidad Instruccin.
Unidad Operaciones.

WEA ; WEB ;
MemWr.
Unidad Instruccin.
Unidad Operaciones.

WEA ; WEB ;
MemWr.
Unidad Instruccin.
Unidad Operaciones.
Las secuencias de control anteriores se explicarn ms adelante, y dependen de las conexiones

internas del procesador y de los recursos que ste disponga.
30-08-2008
26
ndice general.
CAPTULO 4. .............................................................................................................................................1
ORGANIZACIN MIPS...........................................................................................................................1
4.1. MEMORIA...........................................................................................................................................2
4.2. NOMBRES DE LOS TIPOS DE DATOS. (USUALES EN PROCESADORES)...............................................4
4.3. REGISTROS MIPS. ..............................................................................................................................5
4.4. CICLO DE EJECUCIN. ........................................................................................................................6
4.5. FORMATOS DE INSTRUCCIONES MIPS. ..............................................................................................7
4.5.1. Formato R. Para Operaciones...................................................................................................7
4.5.2. Formato I. Para Inmediatas, transferencias y bifurcaciones....................................................8
4.5.3. Formato J. Para Saltos (Jumps). ...............................................................................................8
4.6. REPERTORIO MIPS I (TIPO LOAD-STORE). .........................................................................................9
4.6.1. Descripcin general de las Operaciones. ..................................................................................9
4.6.2. Aritmticas y Lgicas................................................................................................................9
4.6.3. Corrimientos Aritmticos y Lgicos........................................................................................13
4.6.4. Aritmticas y Lgicas. Inmediatas. .......................................................................................14
4.6.5. Accesos a Memoria. ................................................................................................................14
4.6.6. Multiplicacin y Divisin. (8 instrucciones, en formato R). ....................................................15
4.6.6.1. Inicio de multiplicacin y divisin entera. ........................................................................................16
4.6.6.2. Move result from...............................................................................................................................16
4.6.6.3. Move to HI or LO. ...........................................................................................................................16
4.6.7. Comparaciones y Bifurcaciones. (8 instrucciones, en formato I) ...........................................17

4.6.7.1. Comparaciones entre registros y bifurcacin. ...................................................................................17
4.6.7.2. Comparaciones de un registro con cero, seguida de bifurcacin. ......................................................18
4.6.7.3. Estadsticas relativas a bifurcaciones. ...............................................................................................18
4.6.7.4. Flujo de ejecucin. Flags...................................................................................................................19
4.6.8. Saltos incondicionales y enlace a subrutinas...........................................................................20

4.6.9. Control de coprocesadores. ...................................................................................................21
4.7. MODOS DE DIRECCIONAMIENTO MIPS. ............................................................................................21
4.8. NIVELES DE REPRESENTACIN .........................................................................................................22
Lenguaje de alto nivel. Por ejemplo C. ....................................................................................22
Assembler Simblico. Por ejemplo un programa MIPS...........................................................23
Lenguaje de Mquina. Binario..................................................................................................24
Transferencias...........................................................................................................................24
Control. .....................................................................................................................................25
NDICE GENERAL. ....................................................................................................................................26
NDICE DE FIGURAS. ................................................................................................................................27
30-08-2008
Organizacin MIPS
27
ndice de figuras.
FIGURA 4.1. DIAGRAMA FUNCIONAL. ........................................................................................................... 1
FIGURA 4.2. NUMERACIN BIG-ENDIAN........................................................................................................ 2
FIGURA 4.3. BYTES EN LA MEMORIA............................................................................................................. 3
FIGURA 4.4. NUMERACIN LITTLE-ENDIAN. ................................................................................................. 3
FIGURA 4.5. BYTES EN LA MEMORIA............................................................................................................. 3
FIGURA 4.6. REGISTROS, SUS NOMBRES Y USOS. ........................................................................................... 6
FIGURA 4.7. FORMATO R. ............................................................................................................................. 7
FIGURA 4.8. FORMATO I. .............................................................................................................................. 8
FIGURA 4.9. FORMATO J. .............................................................................................................................. 8
FIGURA 4.10. ISTRUCCIONES ARITMTICAS Y LGICAS. FORMATO R............................................................ 9
FIGURA 4.11. INTERPRETACIN DE SECUENCIAS BINARIAS NUMRICAS. .................................................... 10
FIGURA 4.12. GENERACIN COMPLEMENTO A UNO..................................................................................... 11
FIGURA 4.13. SUMAS Y RESTAS EN COMPLEMENTO A DOS. ......................................................................... 12
FIGURA 4.14. TABLA DE VERDAD DEL SUMADOR COMPLETO. ..................................................................... 12
FIGURA 4.15. CORRIMIENTOS ARITMTICOS Y LGICOS. ............................................................................ 13
FIGURA 4.16. INSTRUCCIONES ARITMTICAS Y LGICAS............................................................................. 14
FIGURA 4.17. MOVIMIENTOS ENTRE REGISTROS Y MEMORIA. ..................................................................... 15
FIGURA 4.18. INICIO DE MULTIPLICACIN O DIVISIN................................................................................. 16
FIGURA 4.19. MUEVE EL RESULTADO. ........................................................................................................ 16
FIGURA 4.20. CARGA REGISTROS EN LA UNIDAD DE MULTIPLICACIN........................................................ 16
FIGURA 4.21. COMPARACIONES ENTRE REGISTROS..................................................................................... 17
FIGURA 4.22. OPERADORES RELACIONALES. .............................................................................................. 17
FIGURA 4.23. COMPARACIONES CON CERO. ................................................................................................ 18
FIGURA 4.24. DECISIN. ............................................................................................................................. 19
FIGURA 4.25. SALTOS Y ENLACES A SUBRUTINAS. ...................................................................................... 21
FIGURA 4.26. SALTOS Y ENLACES EN FORMATO R. ..................................................................................... 21
FIGURA 4.27. INTERCAMBIO DE VALORES. SWAP........................................................................................ 23
FIGURA 4.28. SWAP EN ASSEMBLER............................................................................................................ 23
30-08-2008

C 3

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

C 3

Încărcat de

Drepturi de autor:

Formate disponibile

1

Figura 4.1. Diagrama funcional.

Estructuras de Computadores Digitales

Se dispone adems de una unidad aritmtica entera especializada en las operaciones de

Figura 4.2. Numeracin big-endian.

Profesor Leopoldo Silva Bijit

Figura 4.4. Numeracin little-endian.

Profesor Leopoldo Silva Bijit

Estructuras de Computadores Digitales

4.2. Nombres de los Tipos de Datos.

Bit String: secuencias de bits de determinado largo

Las representaciones de nmeros reales en binario se tratarn ms adelante.

Profesor Leopoldo Silva Bijit

4.3. Registros MIPS.

Profesor Leopoldo Silva Bijit

Estructuras de Computadores Digitales

Reservado para el ncleo del Sist. Operativo

El registro zero, contiene la constante cero, y no puede escribirse en l. En caso de intentarlo, no

4.4. Ciclo de Ejecucin.

Profesor Leopoldo Silva Bijit

4.5. Formatos de Instrucciones MIPS.

Figura 4.7. Formato R.

Profesor Leopoldo Silva Bijit

Estructuras de Computadores Digitales

Un procesador con repertorio CISC (conjunto complejo de instrucciones) puede tener un

Figura 4.8. Formato I.

Profesor Leopoldo Silva Bijit

4.6. Repertorio MIPS I (tipo load-store).

add unsigned addu

$t1 = $t2 + $t3

$t1 = $t2 $t3

$t1 = $t2 & $t3

Figura 4.10. Istrucciones aritmticas y lgicas. Formato R.

Estructuras de Computadores Digitales

Representacin Externa. Equivalente Decimal.

Figura 4.11. Interpretacin de secuencias binarias numricas.

Profesor Leopoldo Silva Bijit

El complemento a dos es el complemento a uno ms uno (sumarle uno en binario). Esto se

Figura 4.12. Generacin complemento a uno.

Profesor Leopoldo Silva Bijit

Estructuras de Computadores Digitales

Figura 4.14. Tabla de verdad del sumador completo.

Profesor Leopoldo Silva Bijit

Figura 4.15. Corrimientos aritmticos y lgicos.

Profesor Leopoldo Silva Bijit

Estructuras de Computadores Digitales

4.6.4. Aritmticas y Lgicas. Inmediatas.

$t1 = $t2 + 100

$t1 = $t2 & 10

set less than sltiu $t1,$t2,100

Figura 4.16. Instrucciones aritmticas y lgicas.

Profesor Leopoldo Silva Bijit

$t1 = M[ ($t2) + 40]

$t1 = M[ ($t2) + 40]

$t1, 40($t2) $t1 = M[ ($t2) + 40]

$t1 = M[ ($t2) + 40]

M[ ($t2)+ 42] = $t1

M[ ($t2)+ 100] = $t1

Carga los ocho bits menos

Figura 4.17. Movimientos entre registros y memoria.

Profesor Leopoldo Silva Bijit

Estructuras de Computadores Digitales

4.6.6.1. Inicio de multiplicacin y divisin entera.