Documente Academic
Documente Profesional
Documente Cultură
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
Realizada por Luis Panzano Barbero
Convertido de html a pdf por Miguel Angel Sanz
(Licencia Adobe - Universidad Complutense)
Arquitectura de Computadores
Pgina 1 de 22
ARQUITECTURA DE COMPUTADORES
Contenido
1. INTRODUCCIN *
1.1. Presentacin del alumno y objetivos *
1.2. Definiciones de: computador, arquitectura y organizacin del computador *
1.3. Resea histrica de los computadores *
2. LA UNIDAD CENTRAL DE PROCESO *
2.1. Funciones que realiza *
2.2. Elementos que la componen *
2.3. Tipos *
3. LA MEMORIA *
3.1. Funciones que realiza *
3.2. Elementos que la componen *
3.3. Tipos *
4. BUSES DEL SISTEMA *
4.1. Funciones que realiza *
4.2. Estructuras de interconexin *
4.3. Tipos *
5. ENTRADA Y SALIDA *
5.1. Funciones que realiza *
5.2. Dispositivos externos *
5.3. Uso de interrupciones *
5.4. Tipos *
6. MODOS DE DIRECCIONAMIENTO Y FORMATOS *
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 2 de 22
6.1. Introduccin *
6.2. Modos de direccionamiento ms usuales *
7. JUICIO CRTICO *
8. BIBLIOGRAFA *
1.
INTRODUCCIN
1. Presentacin del alumno y objetivos
Este trabajo ha sido realizado por Luis Panzano Barbero, n de matricula 92064, alumno de
quinto curso de la especialidad de Automtica en la E.T.S.I.I.M. En l se pretende exponer una
visin general de la arquitectura de un computador analizando sus distintos elementos.
del computador
Se puede definir la arquitectura de computadores como el estudio de la estructura,
funcionamiento y diseo de computadores. Esto incluye, sobre todo a aspectos de hardware, pero
tambin afecta a cuestiones de software de bajo nivel.
Computador, dispositivo electrnico capaz de recibir un conjunto de instrucciones y ejecutarlas
realizando clculos sobre los datos numricos, o bien compilando y correlacionando otros tipos
de informacin.
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 3 de 22
Generaciones de ordenadores
1.
Unidad aritmtico-lgica (ALU): encargada de llevar a cabo las funciones de procesamiento de datos del
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 4 de 22
computador.
n
Interconexiones CPU: Son mecanismos que proporcionan comunicacin entre la unidad de control, la ALU y los
registros.
1. Tipos
Bsicamente nos encontramos con dos tipos de diseo de los microprocesadores: RISC (Reduced-Instruction-Set
Computing) y CISC (complex-instruction-set computing). Los microprocesadores RISC se basan en la idea de que la
mayora de las instrucciones para realizar procesos en el computador son relativamente simples por lo que se minimiza
el nmero de instrucciones y su complejidad a la hora de disear la CPU. Algunos ejemplos de arquitectura RISC son el
SPARC de Sun Microsystem s, el microprocesador Alpha diseado por la antigua Digital, hoy absorbida por Compaq y
los Motorola 88000 y PowerPC. Estos procesadores se suelen emplear en aplicaciones industriales y profesionales por
su gran rendimiento y fiabilidad.
Los microprocesadores CISC , al contrario, tienen una gran cantidad de instrucciones y por tanto son muy rpidos
procesando cdigo complejo. Las CPUs CISC ms extendidas son las de la familia 80x86 de Intel cuyo ltimo micro es
el Pentium II. ltimamente han aparecido otras compa as como Cirix y AMD que fabrican procesadores con el juego
de instrucciones 80x86 y a un precio sensiblemente inferior al de los microprocesadores de Intel. Adems, tanto Intel
con MMX como AMD con su especificacin 3D-Now! estn apostando por extender el conjunto de instrucciones de la
CPU para que trabaje ms eficientemente con tratamiento de imgenes y aplicaciones en 3 dimensiones.
1.
LA MEMORIA
1. Funciones que realiza
La memoria de un computador se puede definir como los circuitos que permiten almacenar y recuperar la
informacin. En un sentido m s amplio, puede referirse tambin a sistemas externos de almacenamiento,
como las unidades de disco o de cinta.
Hoy en da se requiere cada vez ms memoria para poder utilizar complejos programas y para gestionar
complejas redes de computadores.
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 5 de 22
mostrada en la figura 3-4. En este esquema las primeras puertas AND slo son necesarias en el una de las
clulas de cada palabra. Se debe comentar la necesidad de la puerta de tres estados a la salida del
biestable: esta puerta se pone para evitar que se unan las salidas de los circuitos de las clulas de
diferentes palabras a travs del hilo de bit. Si esa puerta no se pusiera (o hubiera otro tipo de puerta en su
lugar, como una puerta AND) la informaci n correspondiente a la palabra activa entrar a por los circuitos
de salida de las dems clulas, lo que los daara.
Organizar 1a memoria de esta forma, tiene el inconveniente de que la complejidad del decodificador
crece exponencialmente con el nmero de entradas y, en una memoria de mucha capacidad, la
complejidad del decodificador la hace inviable. Esto hace necesaria una alternativa que simplifique los
decodificadores. Esta alternativa la constituye la organizacin en dos dimensiones en que los bits del
registro de direccin se dividen en dos partes y cada una de ellas va a un decodificador diferente. En este
caso, las lneas procedentes de ambos decodificadores (X e Y) se cruzan formando un sistema de
coordenadas en que cada punto de cruce corresponde a una palabra de memoria. Dado que en cada
decodificador slo se activa una lnea, slo se activar la palabra correspondiente al punto de cruce de las
dos lneas activadas. Fcilmente se puede comprender que los decodificadores se simplifican mucho ya
que cada uno tiene la mitad de entradas que en el caso anterior. Hay que decir, sin embargo, que la clula
de memoria se complica un poco porque hay que aadir una puerta AND en cada palabra para determinar
si coinciden las lneas X e Y.
La organizacin de la memoria en dos dimensiones tambin es til para las memorias dinmicas ya que el
refresco de estas memorias se realiza por bloques y stos pueden coincidir con una de las dimensiones (la
que corresponda a los bits de direccin de mayor peso).
En la prctica, las memorias din micas son ms lentas que las estticas y adems son de lectura
destructiva, pero resultan ms baratas, aunque necesiten circuitos de refresco, si la memoria no es de
mucha capacidad.
3. Tipos
Jerarqua de memoria
En un ordenador hay una jerarqua de memorias atendiendo al tiempo de acceso y a la capacidad que.
normalmente son factores contrapuestos por razones econmicas y en muchos casos tambin fsicas.
Comenzando desde el procesador al exterior, es decir en orden creciente de tiempo de acceso y
capacidad, se puede establecer la siguiente jerarqua:
n
Memorias cach: Son memorias de pequea capacidad. Normalmente una pequea fraccin de la
memoria principal. y peque o tiempo de acceso. Este nivel de memoria se coloca entre la CPU y
la memoria central. Hace algunos aos este nivel era exclusivo de los ordenadores grandes pero
actualmente todos los ordenadores lo incorporan. Dentro de la memoria cach puede haber, a su
vez, dos niveles denominados cach on chip, memoria cach dentro del circuito integrado, y
cach on board, memoria cach en la placa de circuito impreso pero fuera del circuito integrado,
evidentemente, por razones fsicas, la primera es mucho ms rpida que la segunda. Existe
tambin una t cnica, denominada Arquitectura Harvard, en cierto modo contrapuesta a la idea de
Von Newmann, que utiliza memorias cach separadas para cdigo y datos. Esto tiene algunas
ventajas como se ver en este captulo.
Memoria central o principal: En este nivel residen los programas y los datos. La CPU lee y
escribe datos en l aunque con menos frecuencia que en los niveles anteriores. Tiene un tiempo de
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 6 de 22
Extensiones de memoria central: Son memorias de la misma naturaleza que la memoria central
que amplan su capacidad de forma modular. El tiempo de similar, a lo sumo un poco mayor, al
de la memoria central y su capacidad puede ser algunas veces mayor.
Las memorias se clasifican, por la tecnologa empleada y, adems segn la forma en que se puede
modificar su contenido, A este respecto, las memorias se clasifican en dos grandes grupos:
1) Memorias RAM: Son memorias en las que se puede leer y escribir, si bien su nombre (Random
access memory) no representa correctamente este hecho. Por su tecnologa pueden ser de ferritas (ya en
desuso) o electrnicas, Dentro de stas ltimas hay memorias estticas (SRAM, static RAM), cuya clula
de memoria est basada en un biestable, y memorias dinmicas (DRAM, dinamic RAM, en las que la
clula de memoria es un pequeo condensador cuya carga representa la informacin almacenada. Las
memorias dinmicas necesitan circuitos adicionales de refresco ya que los condensadores tienen muy
poca capacidad y, a travs de las fugas, la informacin puede perderse, por otra parte, son de lectura
destructiva.
2) Memorias ROM (Read 0nly Memory): Son memorias en las que s lo se puede leer. Pueden ser:
a.
EPROM (erasable PROM) o RPROM (reprogramable ROM), cuyo contenido puede borrarse
mediante rayos ultravioletas para regrabarlas.
d. EAROM (electrically alterable ROM) o EEROM (electrically erasable ROM), que son memorias
que est en la frontera entre las RAM y las ROM ya que su contenido puede regrabarse por
medios elctricos, estas se diferencian de las RAM en que no son voltiles. En ocasiones a este
tipo de memorias tambin se las denomina NYRAM (no vol til RAM).
e.
Memoria FLASH, denominada as por la velocidad con la que puede reprogramarse, utilizan
tecnologa de borrado elctrico al igual que las EEPROM. Las memorias flash pueden borrarse
enteras en unos cuantos segundos, mucho ms rpido que las EPROM.
Bsicamente las memorias ROM se basan en una matriz de diodos cuya unin se puede destruir
aplicando sobre ella una sobretensin (usualmente comprendida ente -12.5 y -40 v.) . D e fbrica la
memoria sale con 1's en todas sus posiciones, para grabarla se rompen las uniones en que se quieran
poner 0's. Esta forma de realizar la grabacin se denomina tcnica de los fusibles.
1.
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 7 de 22
Este mismo concepto es tambin la razn por la cual al utilizar tarjetas de ampliacin en
un PC surgen problemas una y otra vez, si hay dos tarjetas que reclaman para ellas el
mismo campo de direccin o campos de direccin que se solapan entre ellos.
Los datos en si no se mandan al bus de direcciones sino al bus de datos. El bus XT tena
solo 8 bits con lo cual slo poda transportar 1 byte a la vez. Si la CPU quera depositar el
contenido de un registro de 16 bits o por valor de 16 bits, ten a que desdoblarlos en dos
bytes y efectuar la transferencia de datos uno detrs de otro.
De todas maneras para los fabricantes de tarjetas de ampliacin, cuyos productos deben
atenderse a este protocolo, es de una importancia bsica la regulacin del tiempo de las
seales del bus, para poder trabajar de forma inmejorable con el PC. Pero precisamente
este protocolo no ha sido nunca publicado por lBM con lo que se obliga a los fabricantes a
medir las seales con la ayuda de tarjetas ya existentes e imitarlas. Por lo tanto no es de
extra ar que se pusieran en juego tolerancias que dejaron algunas tarjetas totalmente
eliminadas.
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 8 de 22
2. Estructuras de interconexin
Existen dos organizaciones fsicas de operaciones E/S que tienen que ver con los buses que son:
Bus nico
Bus dedicado
La primera gran diferencia entre estas dos tipos de estructuras es que el bus nico no permite un
controlador DMA (todo se controla desde la CPU), mientras que el bus dedicado si que soporta este
controlador.
El bus dedicado trata a la memoria de manera distinta que a los perifricos (utiliza un bus especial) al
contrario que el bus nico que los considera a ambos como posiciones de memoria (incluso equipara las
operaciones E/S con las de lectura/escritura en memoria). Este bus especial que utiliza el bus dedicado
tiene 4 componentes fundamentales:
n
La mayor ventaja del bus nico es su simplicidad de estructura que le hace ser ms econmico, pero no
permite que se realice a la vez transferencia de informacin entre la memoria y el procesador y entre los
perifricos y el procesador.
Por otro lado el bus dedicado es mucho ms flexible y permite transferencias simultneas. Por contra su
estructura es ms compleja y por tanto sus costes son mayores.
1. Tipos
Ahora vamos a ver los distintos tipos de buses que se han ido desarrollando y los que se emplean en la
actualidad.
Cuando en 1980 IBM fabric su primer PC, este contaba con un bus de expansin conocido como XT
que funcionaba a la misma velocidad que los procesadores Intel 8086 y 8088 (4.77 Mhz). El ancho de
banda de este bus (8 bits) con el procesador 8088 formaba un tandem perfecto, pero la ampliacin del
bus de datos en el 8086 a 16 bits dejo en entredicho este tipo de bus (aparecieron los famosos cuellos de
botella).
Dada la evolucin de los microprocesadores el bus del PC no era ni mucho menos la solucin para una
comunicacin fluida con el exterior del micro. En definitiva no poda hablarse de una autopista de datos
en un PC cuando esta slo tena un ancho de 8 bits. Por lo tanto con la introduccin del AT apareci un
nuevo bus en el mundo del PC, que en relacin con el bus de datos tena finalmente 16 bits (ISA), pero
que era compatible con su antecesor. La nica diferencia fue que el bus XT era sncrono y el nuevo AT
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 9 de 22
era asncrono. Las viejas tarjetas de 8 bits de la poca del PC pueden por tanto manejarse con las nuevas
tarjetas de 16 bits en un mismo dispositivo. De todas maneras las tarjetas de 16 bits son
considerablemente ms rpidas, ya que transfieren la misma cantidad de datos en comparacin con las
tarjetas de 8 bits en la mitad de tiempo (transferencia de 16 bits en lugar de transferencia de 8 bits).
No tan solo se ampli el bus de datos sino que tambin se ampli el bus de direcciones, concretamente
hasta 24 bits, de manera que este se poda dirigir al AT con memoria de 16 MB. Adems tambin se
aument la velocidad de cada una de las seales de frecuencia, de manera que toda la circulacin de bus
se desarrollaba ms rpidamente. De 4.77 Mhz en el XT se pas a 8.33 Mhz. Como consecuencia el bus
forma un cuello de botella por el cual no pueden transferirse nunca los datos entre la memoria y la CPU
lo suficientemente rpido. En los discos duros modernos por ejemplo, la relacin (ratio) de transferencia
de datos ya es superior al ratio del bus.
A las tarjetas de ampliacin se les ha asignado incluso un freno de seguridad, concretamente en forma de
una seal de estado de espera (wait state), que deja todava mas tiempo a las tarjetas lentas para
depositar los datos deseados en la CPU.
Especialmente por este motivo el bus AT encontr sucesores de ms rendimiento en Micro Channel y en
el Bus EISA, que sin embargo, debido a otros motivos, no han tenido xito.
Vistas las limitaciones que tena el diseo del bus ISA en IBM se trabaj en un nueva tecnologa de bus
que comercializ con su gama de ordenadores PS/2. El diseo MCA (Micro Channel Arquitecture)
permita una ruta de datos de 32 bits, ms ancha, y una velocidad de reloj ligeramente ms elevada de 10
Mhz, con una velocidad de transferencia mxima de 20 Mbps frente a los 8 Mbps del bus ISA.
Pero lo que es ms importante el novedoso diseo de bus de IBM incluy un circuito de control especial
a cargo del bus, que le permita operar independientemente de la velocidad e incluso del tipo del
microprocesador del sistema.
Bajo MCA, la CPU no es ms que uno de los posibles dispositivos dominantes del bus a los que se
puede acceder para gestionar transferencias. La circuitera de control, llamada CAP (punto de decisin
central), se enlaza con un proceso denominado control del bus para determinar y responder a las
prioridades de cada uno de los dispositivos que dominan el bus.
Para permitir la conexin de ms dispositivos, el bus MCA especifica interrupciones sensibles al nivel,
que resultan ms fiables que el sistema de interrupciones del bus ISA. De esta forma es posible
compartir interrupciones. Pero adems se impusieron estndares de rendimiento superiores en las
tarjetas de expansin.
Es cierto que el progreso conlleva un precio: La arquitectura de IBM era totalmente incompatible con las
tarjetas de expansin que se incluyen en el bus ISA. Esto viene derivado de que los conectores de las
tarjetas de expansin MCA eran ms pequeos que las de los buses ISA. De esto se pueden sacar dos
conclusiones. Por un lado el coste de estas tarjetas era menor y por otro ofreca un mayor espacio
interior en las pequeas cajas de sobremesa.
Las seales del bus estaban reorganizadas de forma que se introduca una seal de tierra cada 4
conectores. De esta forma se ayudaba a reducir las interferencias.
n
El principal rival del bus MCA fue el bus EISA, tambin basado en la idea de controlar el bus desde el
microprocesador y ensanchar la ruta de datos hasta 32 bits. Sin embargo EISA mantuvo compatibilidad
con las tarjetas de expansin ISA ya existentes lo cual le obligo a funcionar a una velocidad de 8 Mhz
(exactamente 8.33). Esta limitacin fue a la postre la que adjudico el papel de estndar a esta
arquitectura, ya que los usuarios no vean factible cambiar sus antiguas tarjetas ISA por otras nuevas que
en realidad no podan aprovechar al 100%.
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 10 de 22
Su mayor ventaja con respecto al bus MCA es que EISA era un sistema abierto, ya que fue desarrollado
por la mayora de fabricantes de ordenadores compatibles PC que no aceptaron el monopolio que intent
ejercer IBM. Estos fabricantes fueron: AST, Compaq, Epson, Hewlett Packard, NEC, Olivetti, Tandy,
Wyse y Zenith.
Esta arquitectura de bus permite multiproceso, es decir, integrar en el sistema varios buses dentro del
sistema, cada uno con su procesador. Si bien esta caracterstica no es utilizada ms que por sistemas
operativos como UNIX o Windows NT.
En una mquina EISA, puede haber al mismo tiempo hasta 6 buses principales con diferentes
procesadores centrales y con sus correspondientes tarjetas auxiliares.
En este bus hay un chip que se encarga de controlar el trfico de datos sealando prioridades para cada
posible punto de colisin o bloqueo mediante las reglas de control de la especificacin EISA. Este chip
recibe el nombre de Chip del Sistema Perifrico Integrado (ISP). Este chip acta en la CPU como un
controlador del trfico de datos.
El motivo para que ni MCA ni EISA hayan sustituido por completo a ISA es muy sencillo: Estas
alternativas aumentaban el coste del PC (incluso ms del 50%) y no ofrecan ninguna mejora evidente en
el rendimiento del sistema. Es ms, en el momento en que se presentaron estos buses (1987 -1988) esta
superioridad en el rendimiento no resultaba excesivamente necesaria: Muy pocos dispositivos llegaban a
los l mites del rendimiento del bus ISA ordinario.
LOCAL BUS
Teniendo en cuenta las mencionadas limitaciones del bus AT y la infalibilidad de los buses EISA y
MCA para asentarse en el mercado, en estos aos se han ideado otros conceptos de bus. Se inici con el
llamado Vesa Local Bus (VL-Bus), que fue concebido y propagado independientemente por el comit
VESA, que se propuso el definir estndares en el mbito de las tarjetas grficas y as por primera vez y
realmente tuviera poco que ver con el diseo del bus del PC. Fueron y son todava las tarjetas grficas
quienes sufren la menor velocidad del bus AT. Por eso surgi, en el Comit VESA, la propuesta para un
bus ms rpido que fue el VESA Local Bus.
Al contrario que con el EISA, MCA y PCI, el bus VL no sustituye al bus ISA sino que lo complementa.
Un PC con bus VL dispone para ello de un bus ISA y de las correspondientes ranuras (slots) para
tarjetas de ampliacin. Adems, en un PC con bus VL puede haber, sin embargo, una, dos o incluso tres
ranuras de expansin, para la colocacin de tarjetas concebidas para el bus VL, casi siempre grficos.
Solamente estos slots estn conectados con la CPU a travs de un bus VL, de tal manera que las otras
ranuras permanecen sin ser molestadas y las tarjetas ISA pueden hacer su servicio sin inconvenientes.
El VL es una expansin homogeneizada de bus local, que funciona a 32 bits, pero que puede realizar
operaciones a 16 bits.
VESA present la primera versin del estndar VL-BUS en agosto de 1992. La aceptacin por parte del
mercado fue inmediata. Fiel a sus orgenes, el VL-BUS se acerca mucho al diseo del procesador 80486.
De hecho presenta las mismas necesidades de seal de dicho chip, exceptuando unas cuantas menos
estrictas destinadas a mantener la compatibilidad con los 386.
La especificacin VL-Bus como tal, no establece lmites, ni superiores ni inferiores, en la velocidad del
reloj, pero una mayor cantidad de conectores supone una mayor capacitancia, lo que hace que la
fiabilidad disminuya a la par que aumenta la frecuencia. En la prctica, el VL-BUS no puede superar los
66 Mhz. Por este motivo, la especificacin VL-BUS original recomienda que los diseadores no
empleen ms de tres dispositivos de bus local en sistemas que operan a velocidades superiores a los 33
Mhz. A velocidades de bus superiores, el total disminuye: a 40 Mhz solo se pueden incorporar dos
dispositivos; y a 50 Mhz un nico dispositivo que ha de integrarse en la placa. En la prctica, la mejor
combinacin de rendimiento y funciones aparece a 33 Mhz.
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 11 de 22
Tras la presentacin del procesador Pentium a 64 bits, VESA comenz a trabajar en un nuevo estndar
(VL-Bus versin 2.0).
La nueva especificacin define un interface de 64 bits pero que mantienen toda compatibilidad con la
actual especificacin VL-BUS. La nueva especificacin 2.0 redefine adems la cantidad mxima de
ranuras VL-BUYS que se permiten en un sistema sencillo. Ahora consta de hasta tres ranuras a 40 Mhz
y dos a 50 Mhz, siempre que el sistema utilice un diseo de baja capacitancia.
En el nombre del bus VL queda de manifiesto que se trata de un bus local. De forma distinta al bus ISA
ste se acopla directamente en la CPU. Esto le proporciona por un lado una mejora substancial de la
frecuencia de reloj (de la CPU) y hace que dependa de las lnea de control de la CPU y del reloj. A estas
desventajas hay que aadirle que no en todos los puntos estn bien resueltas las especificaciones del
comit VESA, hecho que a la larga le llevar a que el xito del bus VL se vea empaado por ello. En
sistemas 486 econmicos se poda encontrar a menudo, pero su mejor momento ya ha pasado.
Visto lo anterior, se puede ver que el bus del futuro es claramente el PCI de Intel. PCI significa:
interconexin de los componentes perifricos (Peripheral Component Interconnect) y presenta un
moderno bus que no slo est meditado para no tener la relacin del bus ISA en relacin a la frecuencia
de reloj o su capacidad sino que tambin la sincronizacin con las tarjetas de ampliacin en relacin a
sus direcciones de puerto, canales DMA e interrupciones se ha automatizado finalmente de tal manera
que el usuario no deber preocuparse ms por ello.
El bus PCI es independiente de la CPU, ya que entre la CPU y el bus PCI se instalar siempre un
controlador de bus PCI, lo que facilita en gran medida el trabajo de los diseadores de placas. Por ello
tambin ser posible instalarlo en sistemas que no estn basados en el procesador Intel si no que pueden
usar otros, como por ejemplo, un procesador Alpha de DEC. Tambi n los procesadores PowerMacintosh
de Apple se suministran en la actualidad con bus PCI.
Las tarjetas de expansin PCI trabajan eficientemente en todos los sistemas y pueden ser intercambiadas
de la manera que se desee. Solamente los controladores de dispositivo deben naturalmente ser ajustados
al sistema anfitrin (host) es decir a su correspondiente CPU.
Como vemos el bus PCI no depende del reloj de la CPU, porque est separado de ella por el controlador
del bus. Si se instalara una CPU ms rpida en su ordenador. no debera preocuparse porque las tarjetas
de expansin instaladas no pudieran soportar las frecuencias de reloj superiores, pues con la separaci n
del bus PCI de la CPU stas no son influidas por esas frecuencias de reloj. As se ha evitado desde el
primer momento este problema y defecto del bus VL.
El bus PCI emplea un conector estilo Micro Channel de 124 pines (188 en caso de una implementaci n
de 64 bits) pero nicamente 47 de estas conexiones se emplean en una tarjeta de expansin( 49 en caso
de que se trate de un adaptador bus-master); la diferencia se debe a la incorporacin de una lnea de
alimentacin y otra de tierra. Cada una de las seales activas del bus PCI est bien junto o frente a una
seal de alimentacin o de tierra, una tcnica que minimiza la radiacin.
El lmite prctico en la cantidad de conectores para buses PCI es de tres; como ocurre con el VL, ms
conectores aumentaran la capacitancia del bus y las operaciones a mxima velocidad resultaran menos
fiables.
A pesar de presentar un rendimiento similar al de un bus local conectado directamente, en realidad PCI
no es ms que la eliminacin de un paso en el microprocesador. En lugar de disponer de su propio reloj,
un bus PCI se adapta al empleado por el microprocesador y su circuitera, por tanto los componentes del
PCI estn sincronizados con el procesador. El actual estndar PCI autoriza frecuencias de reloj que
oscilan entre 20 y 33 Mhz.
A pesar que de que las tarjetas ISA no pueden ser instaladas en una ranura PCI, no debera renunciarse a
la posibilidad de inserci n de una tarjeta ISA. As pues, a menudo se puede encontrar en un equipo con
bus PCI la interfaz puente llamada PCI-To-ISA -Bridge. Se trata de un chip que se conecta entre los
distintos slots ISA y el controlador del bus PCI. Su tarea consiste en transponer las seales provenientes
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 12 de 22
del bus PCI al bus ISA. De esta manera pueden seguir siendo utilizadas las tarjetas ISA al amparo del
bus PCI.
A pesar de que el bus PCI es el presente, sigue habiendo buses y tarjetas de expansin ISA ya que no
todas las tarjetas de expansin requieren las ratios de transferencia que permite el bus PCI. Sin embargo
las tarjetas grficas, tarjetas SCSI y tarjetas de red se han decantando cada vez ms fuertemente hacia el
bus PCI. La ventaja de la velocidad de este sistema de bus es que este hardware puede participar del
continuo incremento de velocidad de los procesadores.
n
Adems de todas las arquitecturas mencionadas anteriormente, tambin hay que mencionar a SCSI. Esta
tecnologa tiene su origen a principios de los aos 80 cuando un fabricante de discos desarrollo su propia
interface de E/S denominado SASI (Shugart Asociates System Interface) que debido a su gran xito
comercial fue presentado y aprobado por ANSI en 1986.
SCSI no se conecta directamente al microprocesador sino que utiliza de puente uno de los buses
anteriormente nombrados.
Podramos definir SCSI como un subsistema de E/S inteligente, completa y bidireccional. Un solo
adaptador host SCSI puede controlar hasta 7 dispositivos inteligentes SCSI conectados a l.
Una ventaja del bus SCSI frente a otros interfaces es que los dispositivos del bus se direccionan
lgicamente en vez de f sicamente. Esto sirve para 2 propsitos:
1.
2.
El direccionamiento lgico elimina la sobrecarga que el host podr a tener en manejar los aspectos
fsicos del dispositivo como la tabla de pistas da adas. El controlador SCSI lo maneja.
Es un bus que a diferencia de otros buses como el ESDI puede tener hasta 8 dispositivos diferentes
conectados al bus (incluido el controlador). Aunque potencialmente varios dispositivos pueden
compartir un mismo adaptador SCSI, slo 2 dispositivos SCSI pueden comunicarse sobre el bus al
mismo tiempo.
El bus SCSI puede configurarse de tres maneras diferenciadas que le dan gran versatilidad a este bus:
1.
2.
3.
Mltiple iniciador/Mltiple objetivo: Es mucho menos comn que las anteriores pero as es
como se utilizan a fondo las capacidades del bus.
Dentro de la tecnologa SCSI hay 2 generaciones y una tercera que est a punto de generalizarse. La
primera generacin permita un ancho de banda de 8 bits y unos ratios de transferencia de hasta 5 MBps.
El mayor problema de esta especificacin fue que para que un producto se denominara SCSI solo deba
cumplir 4 cdigos de operacin de los 64 disponibles por lo que proliferaron en el mercado gran
cantidad de dispositivos SCSI no compatibles entre s.
Esto cambi con la especificacin 2.0 ya que exiga un mnimo de 12 cdigos, por lo que aumentaba la
compatibilidad entre dispositivos. Otro punto a favor de SCSI 2.0 es el aumento del ancho de banda de 8
a 16 y 32 bits. Esto se consigue gracias a las implementaciones wide (ancho) y fast (rpido).
Combinando estas dos metodologas se llega a conseguir una transferencia mxima de 40 Mbps con 32
bits de ancho (20 Mbps con un ancho de banda de 16 bits).
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 13 de 22
El protocolo SCSI 3.0 no establecer nuevas prestaciones de los protocolos, pero si refinar el
funcionamiento de SCSI.
La tecnologa AGP, creada por Intel, tiene como objetivo fundamental el nacimiento de un nuevo tipo de
PC, en el que se preste especial atencin a dos facetas: grficos y conectividad.
La especificacin AGP se basa en la especificacin PCI 2.1 de 66 Mhz (aunque sta apenas se usa, dado
que la mayora de las tarjetas grficas disponibles tan slo son capaces de utilizar la velocidad de bus de
33 Mhz), y aade tres caractersticas fundamentales para incrementar su rendimiento: operaciones de
lectura/escritura en memoria con pipeline, demultiplexado de datos y direcciones en el propio bus, e
incremento de la velocidad hasta los 100 Mhz (lo que supondra unos ratios de transferencia de unos 800
Mbytes por segundo, superiores en ms de 4 veces a los alcanzados por PCI).
Pero el bus AGP es tambi n un bus exclusivamente dedicado al apartado grfico, tal y como se deriva de
su propio nombre, Accelerated Graphics Port o bus acelerado para grficos. Esto tiene como
consecuencia inmediata que no se vea obligado a compartir el ancho de banda con otros componentes,
como sucede en el caso del PCI.
Otra caracterstica interesante es que la arquitectura AGP posibilita la comparticin de la memoria
principal por parte de la aceleradora grfica, mediante un modelo que Intel denomina DIME (Direct
Memory Execute, o ejecucin directa a memoria) y que posibilitar mejores texturas en los futuros
juegos y aplicaciones 3D, al almacenar stas en la RAM del sistema y transferirlas tan pronto como se
necesiten.
1.
ENTRADA Y SALIDA
1. Funciones que realiza
Vamos a sealar las funciones que debe realizar un computador para ejecutar trabajos de entrada/salida:
n
Direccionamiento o seleccin del dispositivo que debe llevar a cabo la operacin de E/S.
Transferencia de los datos entre el procesador y el dispositivo (en uno u otro sentido).
Esta ltima funcin es necesaria debido a la deferencia de velocidades entre los dispositivos y la CPU y
a la independencia que debe existir entre los perifricos y la CPU (por ejemplo, suelen tener relojes
diferentes).
Se define una transferencia elemental de informacin como la transmisin de una sola unidad de
informacin (normalmente un byte) entre el procesador y el perifrico o viceversa. Para efectuar una
transferencia elemental de informacin son precisas las siguientes funciones:
n
Control de los perifricos, en que se incluyen operaciones como prueba y modificacin del
estado del perifrico. Para realizar estas funciones la CPU gestionar las lneas de control
necesarias.
Definiremos una operacin de E/S como el conjunto de acciones necesarias para la transferencia de un
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 14 de 22
conjunto de datos (es decir, una transferencia completa de datos). Para la realizacin de una operaci n
de E/S se deben efectuar las siguientes funciones:
n
1. Dispositivos externos
Una de las funciones bsicas del computador es comunicarse con los dispositivos
exteriores, es decir, el computador debe ser capaz de enviar y recibir datos desde estos
dispositivo. Sin esta funcin, el ordenador no sera operativo porque sus clculos no
seran visibles desde el exterior.
Existe una gran variedad de dispositivos que pueden comunicarse con un computador,
desde los dispositivos clsicos (terminales, impresoras, discos, cintas, cte.) hasta
convertidores A/D y D/A para aplicaciones de medida y control de procesos, De todos los
posibles perifricos, algunos son de lectura, otros de escritura y otros de lectura y
escritura (es importante resaltar que este hecho siempre se mira desde el punto de vista
del proceso). Por otra parte, existen perifricos de almacenamiento tambin llamados
memorias auxiliares o masivas.
La mayora de los perifricos estn compuestos por una parte mecnica y otra parte
electrnica. Estas partes suelen separarse claramente para dar una mayor modularidad. A
la componente electrnica del perifrico se le suele denominar controlador del dispositivo
o, tambin, adaptador del dispositivo. Si el dispositivo no tiene parte mecnica (como,
por ejemplo, la pantalla de un terminal), el controlador estar formado por la parte digital
del circuito. Frecuentemente los controladores de los dispositivos estn alojados en una
placa de circuito impreso diferenciada del resto del perifrico. En este caso es bastante
habitual que un mismo controlador pueda dar servicio a dispositivos de caractersticas
similares.
El principal problema planteado por los perifricos es su gran variedad que tambin
afecta a las velocidades de transmisin. Por tanto, el mayor inconveniente que
encontramos en los perifricos es la diferencia entre sus velocidades de transmisin y la
diferencia entre stas y la velocidad de operacin del computador.
2. Uso de interrupciones
Un computador debe disponer de los elementos suficientes para que el programador tenga un control
total sobre todo lo que ocurre durante la ejecucin de su programa. La llegada de una interrupcin
provoca que la CPU suspenda la ejecucin de un programa e inicie la de otro (rutina de servicio de
interrupcin). Como las interrupciones pueden producirse en cualquier momento, es muy probable que
se altere la secuencia de sucesos que el programador haba previsto inicialmente. Es por ello que las
interrupciones deber controlarse cuidadosamente.
De esta forma, podemos resumir todos las etapas seguidas ante una interrupcin en un sistema dotado
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 15 de 22
2.
3.
4.
El dispositivo que reciba la seal INTA env a el cdigo de interrupcin por el bus de datos.
5.
6.
7.
8.
9.
Normalmente la primera instruccin de la rutina de servicio tendr como fin desactivar las
interrupciones para impedir el anidamiento, por otra parte, antes de devolver el control al programa
interrumpido se volvern a habilitar si es necesario.
1. Tipos
Dispositivos de entrada
Dispositivos de Entrada/Salida
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 16 de 22
magn ticamente sensible, por ejemplo una cinta de sonido o, lo que es ms comn, sobre
un disco revestido de una fina capa de partculas metlicas. Los dispositivos de
almacenamiento externo ms frecuentes son los disquetes y los discos duros, aunque la
mayora de los grandes sistemas informticos utiliza bancos de unidades de
almacenamiento en cinta magntica. Los discos flexibles pueden contener, segn sea el
sistema, desde varios centenares de miles de bytes hasta bastante ms de un milln de
bytes de datos. Los discos duros no pueden extraerse de los receptculos de la unidad de
disco, que contienen los dispositivos electrnicos para leer y escribir datos sobre la
superficie magntica de los discos y pueden almacenar desde varios millones de bytes
hasta algunos centenares de millones. La tecnologa de CD -ROM, que emplea las
mismas tcnicas lser utilizadas para crear los discos compactos (CD) de audio, permiten
capacidades de almacenamiento del orden de varios cientos de megabytes (millones de
bytes) de datos. Tambin hay que aadir los recientemente aparecidos DVD que permiten
almacenar ms de 4 Gb de informacin.
Dispositivos de salida
1.
MODOS DE DIRECCIONAMIENTO
Y FORMATOS
1. Introduccin
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 17 de 22
manejar estructuras de datos complejas como vectores, matrices, cte.
Direccionamiento implcito
Operandos en la pila: En el caso de que la operacin se realice siempre sobre el dato situado
en la cima de pila.
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 18 de 22
Se mencion anteriormente que el campo de direccin de una instruccin puede especificar una
palabra de memoria o un registro M procesador. Cuando se da este ltimo caso se dice que el operando
est especificado con direccionamiento directo por registro, en tal caso, el operando reside en uno de
los registros del procesador que es seleccionado por un campo de registro de k bits en la instruccin.
Un campo de k bits puede especificar uno de 2 k registros. Este modo es tpico de los ordenadores con
organizacin de registros de uso general.
Las ventajas de este modo son:
n
El acceso a los registros es muy rpido , por tanto el direccionamiento por registro debe
usarse en las variables que se usen con ms frecuencia para evitar accesos a memoria que son
ms lentos, un ejemplo muy tpico del uso de este direccionamiento son los ndices de los
bucles.
Direccionamiento indirecto
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 19 de 22
Direccionamiento relativo
Hay algunos modos de direccionamiento en que se hace uso de una propiedad muy generalizada de los
programas denominada localidad de referencia , esta propiedad consiste en que las direcciones
referenciadas por los programas no suelen alejarse mucho unas de otras y, por tanto, suelen estar
concentradas en una parte de la memoria. Estas consideraciones nos llevan a la conclusin de que no
es necesario utilizar todos los bits de la direccin de memoria en el campo de operando, basta utilizar
los bits precisos para cubrir la parte de memoria donde estn incluidas las direcciones a las que el
programa hace referencia. Esto puede hacerse tomando corno referencia un punto de la memoria y
tomando como campo de operando la diferencia entre ese punto y la direccin efectiva del operando.
La direcci n que se toma como punto de referencia puede residir en un registro de la CPU y, por tanto,
sumando el contenido de ese registro con el campo de operando obtendremos la direccin efectiva.
Hay varios direccionamientos basados en esta tcnica que reciben diferentes nombres dependiendo de
cu l sea el registro en el que radica la direccin tomada como referencia. Todos ellos podran
catalogarse como direccionamientos relativos a un registro.
El direccionamiento denominado habitualmente relativo toma como valor de referencia el registro
contador de programa. Cuando se usa este modo de direccionamiento, el campo de operando
consiste en un n mero (normalmente con signo) que expresa la diferencia entre la direccin del dato y
la direccin siguiente a la instruccin en curso (contenida en el contador de programa). Si el campo de
operando, llamado en este caso desplazamiento u offset, es positivo el operando residir en una
direccin posterior a la de la instruccin y si es negativo, en una direccin anterior.
Este modo de direccionamiento es usado muy frecuentemente en programas cuyo cdigo deba ser
independiente de la posicin de memoria donde estn situados (programas relocalizables) ya que el
desplazamiento es independiente de la localizacin del programa. Tambin se usa con mucha
frecuencia en instrucciones de bifurcacin.
Los apartados siguientes se refieren a diferentes versiones de direccionamientos
relativos a registros.
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
Pgina 20 de 22
direccionamiento indexado
En este modo de direccionamiento, la direccin del operando tambin se calcula sumando un registro
de la CPU al campo de operando, este registro es un registro especfico para este uso llamado
registro ndice. En los ordenadores con organizacin de registros generales, el registro ndice puede
ser cualquiera de los registros de la CPU. En los ordenadores en que el contador de programa es
considerado como un registro de uso general (PDP-11 y VAX) el modo relativo es un caso particular
del direccionamiento indexado. A la cantidad que hay que sumar al registro ndice para conseguir la
direccin del operando tambin se le llama desplazamiento u offset. Este modo de direccionamiento
es especialmente til para el direccionamiento de vectores y matrices en bucles ya que, si se quieren
direccionar elementos consecutivos del vector o matriz, basta mantener en el desplazamiento la
direccin del primer elemento e ir incrementando el registro ndice. Tambin sirve para acceder de
forma relativa a elementos de vectores cercanos a uno dado, para ello, se carga la direccin del
elemento de referencia en el registro ndice y despus se accede mediante direccionamiento indexado,
con el desplazamiento adecuado, al anterior, al siguiente, etc., esto mismo tambin es aplicable a pilas,
en que, en ocasiones, hay que acceder a datos cercanos, por encima o por debajo, al dato sealado por
algn apuntador. Una consecuencia de todo esto es una modalidad de direccionamiento indexado de que disponen algunos ordenadores, denominada autoindexacin, que hace que el registro ndice sea
incrementado o decrementado en el tamao del operando antes o despu s de acceder al mismo. Los
ordenadores que poseen autoindexacin incorporan los modos de direccionamiento descritos en los
dos apartados siguientes. En algunos ordenadores existen variantes del direccionamiento indexado en
que se obtiene la direccin del operando sumando el contenido de varios registros con el
desplazamiento, esto puede servir para especificar el comienzo de un vector mediante un
desplazamiento respecto a un registro y el elemento del vector mediante un registro ndice.
En este modo, la direccin del operando se encuentra en un registro y ste es incrementado, despus
de acceder al operando, en el tamao del mismo.
Este modo es til para manejar vectores y matrices como se vea en el apartado anterior. Tambin se
puede utilizar para extraer datos de pilas (que crezcan hacia direcciones bajas) ya que, si el registro
sobre el que se aplica este modo es el apuntador de pila, despus de la operacin el apuntador sealar
al siguiente elemento de la pila.
En este modo para obtener la direccin del operando hay que decrementar un registro en el tamao
del operando; el nuevo contenido del registro despus de efectuar esa operacin, es la direccin del
operando.
Para finalizar, veamos un resumen de las utilidades de los modos de direccionamiento usados con ms
frecuencia.
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
1.
Pgina 21 de 22
JUICIO CRTICO
En este trabajo se ha tratado de describir los distintos elementos que forman parte de un
computador y la relacin que existe entre ellos. Se ha tratado de abordar el tema desde un
punto de vista generalista, ya que el sector de la microelectrnica est en continuo desarrollo y
lo que hoy puede ser un estndar, es muy posible que est desfasado dentro de unos pocos
aos. Este dinamismo del sector, en principio, tiene muchos efectos positivos para las empresas
y los consumidores como son el abaratamiento de los costes y el aumento de la potencia de los
equipos. De esta forma, equipos que antes ocupaban un armario entero son mucho menos
potentes que la gran mayora de los ordenadores personales que cualquiera puede adquirir hoy
por poco ms de 100.000 ptas. Adems, gran parte del xito de estos ordenadores ha sido el
que existan una serie de especificaciones comunes que todos los fabricantes respetan (PCI,
SCSI, SVGA, x86, etc.) de forma que se puede construir un PC a partir de componentes de
distintas marcas sin demasiados problemas lo que evita los sistemas propietarios siempre caros
de mantener al estar sujeto a los designios del fabricante. Incluso monopolios de hecho como el
de Intel en el desarrollo de CPUs empiezan a tambalearse ante el afianzamiento de
microprocesadores como el K6-2 de la empresa americana AMD que consiguen rendimientos
similares al Pentium II con precios mucho ms reducidos y una total compatibilidad con todo
el software y hardware actual.
Por otro lado, en la informtica corporativa, las cosas no son siempre as. Este mercado est
dominado por empresas como Hewlett Packard, Compaq(gracias a la reciente adquisicin de
Digital), Sun Microsystems o IBM. Los sistemas profesionales integran procesadores
much simo ms potentes que cualquier Pentium II (SPARC,Alpha, etc.), corriendo bajo
sistemas operativos Unix o NT y en los que la fiabilidad es un factor fundamental. En estos
computadores hay una gran incompatibilidad entre las distintas plataformas, pues al ser
equipos tan especficos y especializados, los fabricantes optan por producir el mejor sistema
operativo (Sun con Solaris o Compaq con Digital-Unix) y los mejores componentes hardware
para sus sistemas.
En definitiva, el sector informtico aparece como uno de los ms competitivos y con mayor
desarrollo en el mundo actual tanto a nivel empresarial, industrial como en el mbito
domstico. Es ms, se podra decir que estamos en la "era del chip" . Hoy, se hace pues
inconcebible, el intentar llevar a cabo cualquier proyecto empresarial sin contar con el
componente informtico y el capital humano necesario para trabajar con l.
"Jams se descubrir a nada si nos considersemos satisfechos con las cosas descubiertas."
Sneca el Fil sofo, Lucius Annaeus (c.5 a. C.-65 d. C.).
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003
Arquitectura de Computadores
2.
Pgina 22 de 22
BIBLIOGRAFA
lafacu.com no se responsabiliza por el uso que otros o terceros, puedan darle a esta informaci n.
http://www.lafacu.com/apuntes/informatica/arquitec/default.htm
24/02/2003