Fuentes de corriente

Dragomir, Alin Ovidiu - aldra@teleco.upv.es

Monsalve Madrid, Antonio Samuel - anmonmad@teleco.upv.es

06/11/2015

Resumen
En esta prctica hemos diseado una fuente de corriente de tipo Low Voltage Cascode
de tres maneras distintas. en primer lugar, hemos diseado la fuente a partir de intensidades de referencia y espejos de corriente. Despus, hemos sustituido uno de los espejos
de corriente por una resistencia, y posteriormente hemos sustituido la resistencia por un
MOSFET que cumple el papel de resistencia.

1. Desarrollo terico
En el primer ejercicio, tenemos el esquema de la fuente de corriente que vemos en la Figura
1. En este esquemtico, el generador del que disponemos no proporciona IRef , sino

IRef
4 ,

usamos los espejos de corriente que son necesarios para obtener la corriente que nos interesa,
en este caso 2IRef .
Para dimensionar estos transistores hay que tener en cuenta 2 aspectos fundamentales:
que trabajen en zona de inversin fuerte, y que maximicen el output swing. Las 2 ecuaciones
que garantizan estas condiciones son:
(

IRef
W
)>
= 3, 6
L
3, 2

(1)

W
1 W
)Bias = ( )
L
4 L

(2)

(
W
L
misma W
L

La

de la segunda ecuacin no es la de los transistores M1 y M2 de la figura 1, sino esa

escalada por un factor 14 , debido a que por esa rama pasa una corriente de

IRef
4 .

Esto

se debe a que la relacin de corriente que pasa por los transistores de las ramas de un espejo
de corriente es directamente proporcional a la relacin de
de los transistores M3 y M4 ser el doble de la

W
L

W
L

de esas ramas. Por tanto, la

W
L

de los transistores M1 y M2.

En algunos casos vamos a necesitar transistores bastante anchos, y para evitar efectos
indeseados vamos a usar transistores de varias puertas.

2. Tarea1 - Diseo del esquemtico

El esquemtico final de la tarea 1 es el que puede observarse en la figura 2, donde lo que
nos proporciona la

IRef
4

es el conjunto formado por la BBIAS y el primer espejo de corriente,

que puede verse ms en detalle en la figura 3. A lo largo de estos esquemticos, hemos usado
la variable wl para parametrizar el ancho en funcin de la longitud y la relacin

W
L.

Pgina 1

Tabla 1:
Transistor

Width

Stripe Width

Length

Number of gates

ID

VDS

Q1

wl*0.8u

(wl*0.8u)/1

0.8u

11.45u

752.9m

Q2

wl*0.8u

(wl*0.8u)/1

0.8u

11.89u

2.117

Q3

wl*0.8u

(wl*0.8u)/4

0.8u

11.89u

1.183

Q4

(wl*0.8u)/4

((wl*0.8u)/4)/1

0.8u

3.146u

2.284

Q5

wl*0.8u

(wl*0.8u)/4

0.8u

12.7u

2.522

Mbias

(wl*2u)/16

((wl*2u)/16)/1

2u

3.146u

1.016

M1

wl*0.8u

(wl*0.8u)/1

0.8u

12.7u

195.4m

M2

wl*0.8u

(wl*0.8u)/1

0.8u

12.7u

582.3m

M3

2(wl*0.8u)

2(wl*0.8u)/2

0.8u

25.5u

201.2m

M4

2(wl*0.8u)

2(wl*0.8u)/2

0.8u

26u

3.099

El funcionamiento de la fuente es el que

vamos a explicar a continuacin. Primero, el
BBIAS inyecta una corriente de 11.5uA al Q1,
y mediante el primer espejo de corriente se
repite esa misma corriente en Q2 y Q3. Como Q4 es 4 veces ms pequeo, la corriente que pasa por Q4 es 4 veces ms pequea
(aproximadamente, ya que la corriente an no
es estable). Esta es la corriente que acaba
pasando por Mbias, y que iremos multiplicando en los siguientes espejos de corriente para
obtener la corriente deseada.
La fuente de corriente como tal se puede

Figura 1: Generador de corriente

ver en el esquemtico de la figura 4. La relacin de anchos de M1 y M2 con el Mbias proporciona en la rama de Q5 la corriente Iref . El
Mbias est dimensionado para proporcionar un output swing mximo, de acuerdo a la frmula
siguiente:
(

W
1 W
) = ( )Inv.F uerte
L bias
16 L

(3)

En la Tabla 1 se detallan los dimensionamientos de todos los transistores del diseo. En

este diseo wl = 3,6.

Pgina 2

Figura 2: Esquemtico de la tarea 1

Figura 3: Primer espejo de corriente de la tarea 1

3. Tarea1 - Resultados de la simulacin

Como podemos ver en la figura 5, la corriente nominal que obtenemos al final es de unos
25.5uA. Esto no corresponde exactamente con 2 Iref , que seran 22.8uA, pero lo importante
es que la corriente que obtenemos es bastante estable en el rango de tensin de la fuente. De
hecho, mantenemos un margen de desviacin del 1 % respecto al valor central de 25.4853uA
en el rango de tensin [0.41, 3.02] V.
El rea total ocupada por este diseo es de 24.516u y la potencia total consumida, que se obtiene multiplicando VCC por la intensidad total que sale de la fuente de VCC , es de 3,3V 59,52uA =
196,4uW

Pgina 3

Figura 4: Fuente de corriente de la tarea 1

4. Tarea 2 - Diseo del esquemtico

En la tarea 2, hemos
aadido una resistencia al
diseo, tal y como se puede ver en la figura 6, cuyo
valor hemos calculado a
partir de la siguiente ecuacin:

R=

VDM 2
= 67,62k
IRef
(4)

Figura 5: Resultado de la simulacin de la tarea 1

De esta manera podemos prescindir del Mbias en la polarizacin de los transistores, y realizar el mismo trabajo con la resistencia. En trminos de rea tenemos que restar al rea del
apartado 1 el rea de Mbias, y sumar el rea total de la resistencia, obteniendo un rea de
120.096u, ya que la resistencia tiene un ancho de 3.6*0.8u y un largo de 33.5u, y por tanto un
rea total de 96.48. La potencia consumida es 3,3V 55,93uA = 184,6uW .

5. Tarea 2 - Resultados de la simulacin

Como podemos ver en la figura 7, el valor central de IRef es de 24.9267uA, y el Output
Swing es mejor, mantenindonos en un margen de 1 % entre 0.545 y 3.3 V (en la simulacin
hemos evaluado el diseo a ms voltaje que el de la fuente, pero en la prctica es imposible
pasar de los 3.3 V de la alimentacin).

Pgina 4

Figura 6: Esquemtico de la Tarea 2

6. Tarea 3 - Diseo del esquemtico

A continuacin, sustituimos la resistencia por
un transistor que va a actuar como una resistencia.
Adems, vamos a conectarle la puerta a VCC con
una resistencia de 1.5 k
en medio. Esto se puede
ver en la figura 8.
El transistor que hace
el papel de resistencia (TR

Figura 7: Resultado de la simulacin de la tarea 2

de aqu en adelante) tiene las siguientes dimensiones: W=1u, L=3.2u.

La resistencia que conecta VCC con la puerta de TR (Rpoly de aqu en adelante) es de 1500
y tiene las siguientes dimensiones: W=2u, L=2.225u.
El rea total ocupada por este esquemtico es de 31.266u, y la potencia consumida es de
3,3V 56,28uA = 185,7uW

7. Tarea 3 - Resultados de la simulacin

En la figura 9 vemos que el valor central de IRef es de 25.3274 uA, y tenemos un output
swing del 1 % entre 0.46 y 2.917 V

Pgina 5

Figura 9: Simulacin de la tarea 3

Figura 8: Esquemtico de la tarea 3

Pgina 6