1

UNIVERSIDAD INDUSTRIAL DE SANTANDER

ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES

Perfecta Combinacin entre Energa e Intelecto

ETAPA DE SALIDA
JEFFERSON MANUEL VEGA SUAREZ

REQUERIMIENTOS DEL DISEO

: = 500[]
= 10 []
= 1
1
= 20
= 20

Introduccin
Las etapas de salida, tambin denominadas etapas de
potencia, son configuraciones especiales localizadas a la
salida de un amplificador utilizadas para proporcionar
cierta cantidad de potencia a una carga con aceptables
niveles de distorsin. Adems, una etapa de salida debe
ser independiente del propio valor de la carga, tener
reducido consumo esttico de potencia y no limitar la
respuesta en frecuencia del amplificador completo.

COD: 2093253

Como se puede ver est formada por un par

complementario de transistores, conectados en forma tal
que ambos no pueden conducir simultneamente.

Operacin del circuito

Cuando el voltaje de entrada es cero, ambos
transistores estn en corte y el volteje de salida 0 es cero.
A medida que se hace positivo y rebasa unos 0.5 V,
conduce y opera como seguidor de emisor. En este
caso 0 sigue a (es decir, 0 = ) y
proporciona la corriente de carga. Entre tanto, la unin
entre emisor y base de estar polarizada inversamente
por el de , que es aproximadamente de 0.7 V.
Entonces, estar en corte.
Si la entrada se hace negativa en ms de unos 0.5 V,
conduce y acta como seguidor de emisor. De nueva
cuenta, 0 sigue a (esto es, 0 = + ), pero en
este caso proporciona la corriente de carga y estar
en corte.

Existen diferentes tipos de etapas de salida, entre ellas la

clase A, clase B, clase AB y clase C. Dado que la etapa de
salida clase A tiene consumo esttico de potencia incluso
en ausencia de seal de entrada se opt por seleccionar
para este laboratorio la etapa de salida clase B, dado que
no se exige reducir enormemente la distorsin de cruce
en caso contrario es preferible utilizar la clase AB.
Adems para reducir un poco ms la distorsin de cruce
Se utiliz el siguiente circuito:

Figura 2. Ilustracin del voltaje a la salida de una etapa de

salida clase B
En la figura 3, se puede apreciar mejor la distorsin de cruce
para diferentes amplitudes.

Figura 1. Circuito de clase B con un op amp conectado en un

circuito de retroalimentacin negativa para reducir la
distorsin de cruce

2
UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES

Perfecta Combinacin entre Energa e Intelecto

Que sera la tensin mnima de polarizacin del circuito,

por lo tanto es posible cumplir el requerimiento de la
tensin de polarizacin.
Una vez determinado estos parmetros se procede a
realizar la respectiva simulacin y de esta manera
comprobar que los datos obtenidos tericamente se
asemejan a los experimentales.
Figura 3. Esquema etapa de salida clase B

En la curva de la izquierda se observa una seal de entrada

con diferentes amplitudes y en la derecha la tensin de
salida. En el caso 1, una seal de entrada de amplitud
pequea resulta fuertemente distorsionada debido al
rango de valores necesarios para que algn transistor entre
en conduccin.
En el caso 2, al tener la seal de entrada suficiente
amplitud este efecto es menos importante pero sigue
existiendo un intervalo nulo de tensin en la salida. El
caso 3, una amplitud excesiva a la entrada origina recorte
a la salida.
Diseo
Basandonos en los requerimientos de diseo se utilizo la
expresin que permite calcular el promedio de esta onda:
=

(1)

Seleccin de componentes
Vsupply
[V]
18
18
20
30

Componente
OPA228
OPA404
LM318
LM324

Slew
rate[V/s]
10
35
50
0.3

BW[MHz]
33
6.4
15
1.3

Dados estos datos y para obtener una mejor respuesta de

la Etapa de salida es posible trabajar con el amplificador
OPA228 o el OPA404, sin embargo para no verse muy
afectado por la distorsin de cruce se opt por utilizar el
OPA404 debido a que presenta mayor Slew Rate que el
OPA228, para no notar la conduccin y no conduccin de
los transistores de salida.

Simulacin

Donde:
=

(2)

Siendo la tensin pico de polarizacin y la

resistencia de carga.

4
3

V1

Siendo esto as, tenemos que:

=

Q1

(3)

VOFF = 0
VAMPL = 15
FREQ = 1.5k
AC = 0

OUT
2

- 11

V2

V+
U1A

TIP41

18

1
R1

OPA404/BB
VV

10

V3
TIP42

Con

Q2

= 10[]
= 3.1416
= 500[]
Por lo tanto:
= 10 3.1416 500 3 = 15.7[]

Figura 4. Esquema de simulacin.

18

3
UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES

Perfecta Combinacin entre Energa e Intelecto

20V
(335.028u,12.011)

10V

0V

-10V

-20V
0s

0.5ms

1.0ms

1.5ms

2.0ms

2.5ms

3.0ms

3.5msFigura4.0ms
4.5ms
7. Corriente

5.0ms del circuito

5.5ms
promedio

6.0ms

V(R1:2)
Time

Figura 5. Resultado de Vout de la simulacin para un

barrido de tensin en la entrada de la configuracin tipo B.

En la figura 7, se observa la corriente promedio de la cual

podemos decir tiende a un valor aproximado a 478 mA,
lo cual se acerca mucho a los 500 mA requeridos en las
especificaciones.
DATOS EXPERIMENTALES

Figura 8. Tensin experimental en la entrada y en

resistencia de carga

Figura 6. Tensin de entrada (verde) y salida (azul)

Como se puede observar en la figura 6. Las tensiones son

muy similares por lo tanto la ganancia del circuito debe
ser muy prxima a la unidad, cumpliendo con uno de las
especificaciones dadas.

Cabe aclarar que no se obtuvo la misma tensin de la

entrada a la salida porque se acoplo una etapa de ganancia,
debido a que el generador de seal utilizado no suministro
la cantidad suficiente para llevar con xito la realizacin
de la prctica.

4
UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES

Perfecta Combinacin entre Energa e Intelecto

BIBLIOGRAFIA
[1] Circuitos microelectrnicos, Adel S. Sedra, Kenneth
C. Smith, 5ta edicin, Mc Graw Hill.
[2] ELECTRNICA DE POTENCIA: CIRCUITOS,
DISPOSITIVOS Y APLICACIONES.
MUHAMMAD RASHID
Figura 9. Corriente promedio de circuito

TABLA DE COMPARACION

SIM.

EXP. ERROR

1.02

1.96%

[mA]

490

502

2.39%

V de
polarizacin

20

10.3

Av

CONCLUSIONES

Se concluy que los transistores de la etapa

utilizada estn polarizados a cero corriente y
conducen solo cuando est presente la seal de
entrada, para demostrar esto se procedi a
observar el comportamiento de la etapa sin seal
y se obtuvo lo siguiente:

Figura 10. Comportamiento de la etapa sin seal de entrada

Los parmetros de diseo ms importantes en el

momento de realizar una etapa de salida como la
que se acaba de disear son la resistencia de
carga, la corriente promedio deseada, la cual debe
ser aceptada por los transistores.
Se pudo observar que es de suma importancia
saber seleccionar la tensin de polarizacin, para
evitar posibles saturaciones, aunque la etapa de
salida tenga ganancia unitaria, es mejor no
trabajar sobre el lmite.