Documente Academic
Documente Profesional
Documente Cultură
Seja um computador cujas clulas da MP, Acumulador, Registradores de emprego geral, Registrador de ndice RDM e
RI tm 8 bits. Seu barramento de endereos tem 16 bits. Suas instrues podem ter 1, 2 ou 3 bytes e obedecem ao
formato que definido a seguir.
Todas as instrues usam o Acumulador com 1 operando (implcito) e tm o seguinte significado: Carregar o
Acumulador com o 2 operando, explicitado pelo modo de endereamento indicado pela instruo.
Os endereos so armazenados na Memria Principal com sua parte mais significativa na clula de endereo mais
alto.
As memrias locais foram previamentre carregadas com os contedos abaixo: Registrador de ndice: 02H;
Registrador B: 23H; Registrador C: 14H.
RESP: A
Termoau cesgranrio Janeiro de 2008
32 B
31 : D
PETROBRAS - 2008
RESPOSTA C
51 BNDES-JUNHO 2008
O hardware de um sistema microprocessado foi projetado para funcionar com uma memria de 20 bits de
endereamento e palavra de 16 bits. Se neste sistema j esto instalados 1.024 KB de memria, qual a quantidade
mxima de memria possvel para expanso, em KB?
(A) 1.024
(B) 924
(C) 768
(D) 512
(E) 256
RESPOSTA A
60) Nos processadores que suportam um modo de operao protegido, um programa executado nesse modo
tipicamente pode executar instrues no disponveis no modo usurio. H processadores nos quais a
mudana entre modos pode ocorrer executando-se uma chamada de sistema (system call). (VERDADEIRO)
61) Em alguns computadores, os registradores das controladoras de perifricos so mapeados para posies na
memria e so acessados via instrues que acessam a memria. Tambm h computadores em que esses
registradores ocupam endereos destinados a portas para entrada e sada de dados, sendo acesssados via
instrues destinadas a entrada e sada de dados. (VERDADEIRO)
62 Se h um s barramento para acesso memria e um controlador de acesso direto memria (DMA)
controla esse barramento via cycle stealing, a computao no retardada pois o processador continua
executando e acessando o barramento durante a transferncia via DMA. (FALSO)
63 H processadores em que interrupes podem ser mascarveis (maskable) ou no mascarveis; as
interrupes no mascarveis so desabilitadas pelos programas, por exemplo, antes da execuo de
seqncias de instrues que no possam ser interrompidas. (FALSO)
64) Uma das diferenas entre uma memria buffer e uma cache que uma memria cache armazena sempre a
nica cpia existente de um item de dado, enquanto uma memria buffer armazena, tipicamente em uma
memria de alta velocidade, uma cpia de um item de dado que se encontra tambm armazenado em outra
rea de memria. (FALSO)
Petrobrs 2008 Engenharia de Software
Resposta: E
Resposta C
Resposta C
Resposta D
Resposta A
Resposta B
Resposta D