1.

CONVERSIN ANALGICA
DIGITAL (ADC)

La conversin analgico-digital es el
proceso de convertir la salida del circuito de
muestreo y retencin en una serie de cdigos
binarios que representan la amplitud de la
entrada analgica en cada uno de los instantes
de muestreo. El proceso de muestreo y
retencin hace que se mantenga constante la
amplitud de la seal analgica de entrada entre
sucesivos impulsos de muestreo; as, la
conversin analgico-digital puede realizarse
utilizando un valor constante, en lugar de
permitir que la seal analgica vare durante el
intervalo de conversin, que es el intervalo
comprendido entre los impulsos de muestreo.
(Floyd, 2006)

2. CONVERTIDOR ANALGICODIGITAL FLASH (PARALELO)

El mtodo flash utiliza comparadores que
comparan una serie de tensiones de referencia
con la tensin de entrada analgica. Cuando la
tensin analgica sobrepasa a la tensin de
referencia de un comparador determinado, se
genera un nivel ALTO. La Figura 6 presenta un
convertidor de 3 bits que utiliza siete circuitos
comparadores; no se necesita comparador para
el caso de que todas las comparaciones sean
cero. (Floyd, 2006)
En
general,
se
requieren
2n1
comparadores para la conversin a un cdigo
binario de n bits. El nmero de bits empleado en
un ADC es su resolucin. Una de las
desventajas del ADC flash es el gran nmero de
comparadores necesarios para un nmero
binario de tamao razonable. Su principal
ventaja es que tiene un tiempo de conversin
rpido, gracias a su alta tasa de transferencia, la
cual se mide en muestras por segundo. La
tensin de referencia de cada comparador se
establece mediante un circuito divisor de tensin
resistivo. La salida de cada comparador se
conecta a una entrada del codificador de
prioridad. El codificador se habilita mediante un
impulso aplicado a la entrada de habilitacin EN,
y el cdigo de tres bits que representa el valor
de la entrada analgica se presenta en las
salidas del codificador. El cdigo binario queda
determinado por la entrada de mayor orden que
se encuentre a nivel ALTO. La frecuencia de los
impulsos de habilitacin y el nmero de bits del
cdigo binario determinan la precisin con la
que la secuencia de cdigos digitales representa
la entrada del ADC. Debe haber un pulso de

Fig7. ADC flash de 3 bits (Floyd, 2006)

3. CONVERTIDOR ANALGICODIGITAL
POR
APROXIMACIONES SUCESIVAS
Quizs el mtodo de conversin A/D ms
ampliamente
utilizado
es
el
de
las
aproximaciones sucesivas. Tiene un tiempo de
conversin mucho menor que la conversin de
pendiente doble, aunque es ms lento que el
mtodo flash. Asimismo, el tiempo de
conversin es fijo para cualquier valor de la
entrada analgica. (Floyd, 2006)
La Figura 7 muestra un diagrama de
bloques bsico de un ADC por aproximaciones
sucesivas de 4 bits. Est formado por un DAC,
un registro de aproximaciones sucesivas (SAR,
Successive-Approximation Register) y un
comparador. Su funcionamiento bsico es el
siguiente: los bits de entrada al DAC se habilitan
(se ponen a 1) de uno en uno sucesivamente,
comenzando por el bit ms significativo (MSB).
Cada vez que se habilita un bit, el comparador
produce una salida que indica si la tensin
analgica de entrada es mayor o menor que la
salida del DAC. Si la salida del DAC es mayor
que la seal de entrada, la salida del
comparador est a nivel BAJO, haciendo que el
bit en el registro pase a cero. Si la salida es
menor que la entrada, el bit 1 se mantiene en el
registro. El sistema realiza esta operacin con el
MSB primero, luego con el siguiente bit ms
significativo, despus con el siguiente, y as
sucesivamente. Despus de que todos los bits
del DAC hayan sido aplicados, el ciclo de
conversin estar completo. (Floyd, 2006)

habilitacin por cada nivel de muestreo de

la seal de entrada. (Floyd, 2006)
Fig8. ADC por aproximaciones sucesivas
(Floyd, 2006)

4. EL
CONVERTIDOR
ANALGICO-DIGITAL ADC0804
El ADC0804 es un ejemplo de ADC por
aproximaciones sucesivas. En la Figura 8 se
presenta el diagrama de bloques. Este
dispositivo funciona con una alimentacin de
+5V y tiene una resolucin de ocho bits, con un
tiempo de conversin de 100 s. Tambin
dispone de un generador de reloj interno. Las
salidas de datos triestado sirven para realizar la
interfaz con el sistema de buses de un
microprocesador. (Floyd, 2006)

ADC. A continuacin, la secuencia de salida

binaria se aplica al DAC de la unidad de prueba
y se convierte en una rampa escalonada. Por
ltimo, se comparan las rampas de entrada y de
salida para ver si existe alguna desviacin.
(Floyd, 2006)

Fig10. Mtodo de prueba de un convertidor

ADC (Floyd, 2006)

6. Referencias

Fig9. Convertidor analgico-digital ADC0804

(Floyd, 2006)

5. PRUEBA DE CONVERTIDORES
ANALGICO-DIGITALES
En la Figura 9 se presenta un mtodo para
la prueba de convertidores ADC. Se utiliza un
DAC como parte de la configuracin de pruebas,
con el fin de convertir de nuevo a forma
analgica la salida del ADC, para compararla
con la entrada de prueba. Aplicamos una
entrada de prueba en forma de rampa lineal al

Colombia, U. (10 de Marzo de 2007).

ELECTRONICA DIGITAL I.
Recuperado el 14 de Julio de 2014, de
http://www.virtual.unal.edu.co/cursos/in
genieria/2000477/lecciones/060501.ht
m
Floyd, T. L. (2006). Fundamentos de sistemas
digitales.
Navarrete, D. (Octubre de 2015). Digitales.
Obtenido de
http://www.el.uma.es/marin/Practica3.p
df
Nuez, D. (Enero de 2015). Electronica.
Obtenido de
http://tec.upc.es/el/lamaison/DAC_ADC
.pdf
Tocci, W. (2003). Sistemas digitales principios y
aplicaciones . En T. Widmer, Sistemas
digitales principios y aplicaciones
(pgs. 370-375). Mxico.
Torres, M. (Marzo de 2015). Conversores.
Obtenido de
http://electrouni.files.wordpress.com/20
10/08/unidad-3.pdf