UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E

INDUSTRIAL
PERIODO ACADEMICO: OCTUBRE 2015 MARZO 2016
Tema:
Contador sncrono ascendente y descendente de tres bits
CARRERA:
Ingeniera en Electrnica y Comunicacin
REA ACADMICA:
Fsica y Electrnica
CICLO ACADMICO Y PARALELO:
Cuarto Ciclo B
ALUMNO:
Murillo Unda Roberto Carlos

MDULO:
Electrnica Digital I
DOCENTE:
Ing. Santiago Manzano

AMBATO-ECUADOR

1
Electrnica Digita I

TEMA:
Contador sncrono ascendente descendente de tres bits
DESARROLLO DEL LABORATORIO
1.- OBJETIVOS:
1.1OBJETIVO GENERAL

Implementar el circuito de un contador sncrono ascendente y descendente de tres bits.

1.2 OBJETIVOS ESPECIFICOS:

Analizar el funcionamiento de los flip-flops aplicados a los contadores sncronos de

tres bits.
Verificar el funcionamiento de un contador sncrono ascendente y descendente de tres
bits.

2.- MARCO TERICO:

CONTADORES
Los contadores cumple al tarea de del contador la cual consiste en contar eventos o periodos o
colocar eventos en determinada secuencia. De igual forma los contadores efectan otras tareas
no tan obvias: las cuales son dividen la frecuencia, direccionan y sirven como unidades de
memoria.
Los flips-flops se cablean entre s para formar circuitos que cuentan, debido al amplio uso de
contadores los fabricantes tambin disean contadores integrados en forma de CI, los cuales se
encuentran disponibles en el mercado en todas las familias TTL y CMOS [1].
CONTADORES SINCRONOS
La diferencia de los contadores asncrono y sncronos se basan en que la seal de reloj va ser
comn a todos los biestables, lo que causan todos los cambios que se van a realizar en su
momento. Los contadores sncronos necesitan una lgica adicional conectada atravez de los
biestables.
Un contador sncrono se realiza mediante el uso de biestables entre los cuales pueden ser de tipo
T o JK.
Entrada:

DEC/INC. Determina si la cuenta es ascendente o descendente.

DEC/INC: 0 ascendente
DEC/INC:1 descendente

CLK: seal de reloj

Con cada transicin a cero se produce si es ascendente o descendente.
Salida:
Q=Qm.Q0: nmero de la cuenta.

2
Electrnica Digita I

Fig1 Contador sncrono de Tres Bits

NUMERO DE
SECUENCIA
CONTEO
PULSOS DE
DE CONTEO
DECIMAL
RELOJ
C
B
A
0
0
0
0
0
1
0
0
1
1
2
0
1
0
2
3
0
1
1
3
4
1
0
0
4
5
1
0
1
5
6
1
1
0
6
7
1
1
1
7
8
0
0
0
0
Fig2 Secuencia de conteo
CONTADOR SINCRONO ASCENDENTE DESCENDENTE
En algunas ocasiones debemos contar en forma descendente un contador que cuente como su
nombre lo dice de mayor a menor sus nmeros.
Un contador sncrono ascendente descendente es aquel que pueda contar en una secuencia
determinada en cualquier estado. Un contador binario de tres bits puede contar de 0-7 o
viceversa 7-0, el cual es controlado por una entrada extra para su respectivo funcionamiento [2].

3
Electrnica Digita I

Para disear un contador ascendente descendente binario de tres bits se debe tomar en cuanta la
siguiente tabla:
A/D
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1

Q2
0
0
0
0
1
1
1
1
0
0
1
1
1
1
0
0
0
0
1

Q1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1

Q0
0
1
0
1
0
1
0
1
0
0
1
0
1
0
1
0
1
0

ESTADOS DEL FLIP-FLOP J/K

Para la implementacin del contador, es necesario escoger un tipo de Flip-Flop.
Generalmente se elige Flip-Flop J-K gracias a sus 4 posibles estados, el cual me permite
determinar qu valores se van a utilizar en las entradas J y K para ver su estado actual y su
posterior estado a ese, el estado actual en si se refiere al valor que se obtiene de Q en un instante
antes de su seal de reloj y un posterior despus de la seal de reloj [3].

ESTADOS
SALIDA

DE SALIDA

Qt

Qt+1

4
Electrnica Digita I

3.- EQUIPOS Y MATERIALES

Software Isis Proteus

Laptop

4.- PROCEDIMIENTO
En el software proteus se coloca cada elemento que se va a utilizar en el contador
ascendente descendente entre los cuales:
compuerta 7404, 7408, 7432, 7447
Potencimetro
Resistencias
Se realiza el diseo de una seal de reloj de acuerdo a las necesidades del contador.
Donde la seal de reloj sale del pin 3 que va conectado al CLK del flip-flop JK.
Las compuertas del 7408 y 7432 deben cumplir la condicin que me permita establecer
si es ascendente y descendente.
Las compuertas del 7404 me permite establecer si es ascendente y descendente es decir
0/1.

5.- ANLISIS DE RESULTADOS

El esquema del circuito montado en proteus es dado por:
+5v

U2:A

U2:D

16

U4:A

15

CLK
K

7408

U2:B

14

12

7432

U4:B

11

CLK
K

16

7432

7408

7476

10
7408

2
7404

+5v

R3
8
R

VCC

Q
DC

RV1

TR

U6

CV

GND

TH

35%

6.8k

U14

555

7
1
2
6
4
5
3

A
B
C
D
BI/RBO
RBI
LT

QA
QB
QC
QD
QE
QF
QG

13
12
11
10
9
15
14

7447
100k

C3
0.1uF

R4
C2

10k

10uF

5
Electrnica Digita I

14

7476

U3:A
1

15

CLK

8
8

U2:C

10

6
7476

7408

U5:A

11
13

12

U1:B

3
2

U1:A

Con la ayuda de nuestra seal de reloj nosotros podemos dar pulsos a

nuestro flip flops los cuales dan funcionamiento al mismo.

R3
8

VCC

Q
DC

TR

RV1

CV

GND

TH

35%

6.8k

U14

555
100k

C3
0.1uF

R4
C2

10k

10uF

Para generar una mayor velocidad que este fuera del alcance del
potencimetro en nuestro contador basta solo con modificar la valencia de
nuestro capacitor el cual modifica la velocidad de la seal.

6
Electrnica Digita I

En estado 1 el contador acta como un contador ascendente.

En estado 0 el contador acta como un contador descendente.

7
Electrnica Digita I

6.- CUESTIONARIO
a) Que es un contador sncrono?
En un contador sncrono la seal de reloj va ser comn a todos los biestables, lo que
causan todos los cambios que se van a realizar en su momento.
b) Cul es la diferencia entre un contador sncrono y asncrono?
Los contadores asncronos su lgica es de acuerdo a su anlisis, en cambio los
contadores sncronos necesitan una lgica adicional conectada atravez de los biestables.
c) Qu tipo de biestables se puede usar en un contador sncrono?
Biestables de tipo T o JK
d) De qu depende un contador que sea ascendente o descendente?
De la seal de reloj y una lgica adicional.
7.- CONCLUSIONES.

Un contador en si es un circuito secuencial en el cual la salida se obtiene en un cdigo

binario.

Un contador sncrono puede incrementar o decrementar un valor de uno en uno.

Los incrementos o decrementos se deben a la utilizacin de una seal de reloj.

8.- RECOMENDACIONES:

Es indispensable comprender el funcionamiento de contadores sncronos y asncronos.

Se debe realizar el diseo segn corresponda a un contador segn el nmero de bits que
se desee.
Si se desea realizar la implementacin fsica, los clear de los JK se manda a Vcc para su
correcto funcionamiento.

8
Electrnica Digita I

9.- BIBLIOGRAFIA:

[1] R. L. Tokheim, Electronica Dogital, Mexico D.F: McGraw-Hill , 2008.

[2] A. F. Cuenca, Foros de Electronica, 2 Octubre 2008. [En lnea]. Available:
http://www.forosdeelectronica.com/tutoriales/contadores-sincronos.htm. [ltimo acceso: 13
Febrero 2016].
[3] Algunas ideas de Ingenieria, 12 Octubre 2011. [En lnea]. Available: http://hflorezfes.blogspot.com/2011/10/contadores-sincronos.html. [ltimo acceso: 13 Febrero 2016].

9
Electrnica Digita I