SEGUNDA ACTIVIDAD EVALUABLE

1: Asignatura: FUNDAMENTOS de SISTEMAS DIGITALES

2: Ttulo de la Actividad: Diseo, Implementacin y Simulacin de un Circuito en
Lgica Secuencial
3: Datos personales:
- Nombre y Apellidos:
- DNI:
- Centro asociado:
4: Cdigo de la actividad que le ha correspondido realizar: A-E-2-060.doc
5: Enunciado.
Enunciado A-E-2-060.doc
Esta actividad consiste en el diseo e implementacin en l un circuito
secuencial que consta de tres bloques funcionales que realizan funciones
claramente diferentes. El primer bloque consiste en construir un reloj con el
circuito de tiempo 555 funcionando como astable. El segundo bloque consiste
en obtener, a partir de este reloj, una onda cuadrada de mayor periodo y, por
ltimo, el tercer bloque consiste en construir un autmata finito controlado por
el tren de pulsos anterior y que acte de una forma u otra en funcin de si este
pulso est en alta o en baja. Por tanto, el esquema a nivel de diagrama de
bloques del circuito a disear y simular es el de la siguiente figura:

Reloj
555

Reloj

t1 t 2

Generador
de la seal
de control,
x

Circuito
secuencial
de 2 bits

Q1
Q0

Reloj
X

tm = 4T

tm = 4T

Disee el sistema lgico secuencial de la figura para que el circuito

secuencial de 2 bits realice las siguientes funciones:
Si x=1 funciona como un contador que cuenta hacia arriba.
Si x=0 funciona como un contador que cuenta hacia abajo.
Para llevar a cabo esta actividad debemos disear, implementar y verificar
en el simulador los tres bloques que la forman por separado, unindolos
finalmente para formar el esquema completo solicitado y poder llevar a cabo su
verificacin en el simulador.

En el primer bloque debemos crear un circuito de tiempo basado en el tipo

555 funcionando en modo astable en el que debemos conseguir una onda
cuadrada donde el tiempo en alta sea igual al tiempo en baja. En nuestro caso
tomaremos un periodo T=2ms y por lo tanto t1=t2=1ms.
En el segundo bloque el objetivo consiste en a partir de la salida del reloj
del bloque anterior, obtener una onda cuadrada de mayor periodo,
concretamente tm=4T, para lo que utilizaremos un contador integrado SN7433.
Esto nos proporcionar la seal de control x que necesitamos para el siguiente
bloque.
En el tercer bloque debemos crear un circuito secuencial de dos bits que
funcione como contador ascendente o descendente en funcin de si x vale 1 o 0
respectivamente.
Comencemos pues con el primer bloque, para lo que debemos configurar
el circuito 555 en modo astable tal y como se muestra en la siguiente figura.

El primer paso consiste en decidir que alimentacin proporcionaremos al

circuito, para lo que consultamos su hoja de caractersticas, pero como a la salida
del circuito vamos a conectar el contador integrado SN74393, debemos consultar
tambin su hoja de caractersticas. Vemos que la tensin nominal del 74393 es
de 5 voltios, y que este es un valor admitido para el tipo 555, la alimentacin de
nuestro reloj ser 5 voltios.
Una vez que tenemos la alimentacin, debemos asegurar que los valores
de la tensin en la salida V0 (3) son lo ms cercanas a 5v y a 0v, lo que
constituiran el 1 y el 0 lgicos respectivamente. Para conseguirlo tenemos
que poner las resistencias RL (R1 yR2 en nuestro diseo) de un valor alto, en
este caso 1000k.
La patilla (5) del integrado se corresponde a la entrada de la seal de
control, que nos permite cambiar las tensiones de referencia de los
comparadores internos, pero dado que nosotros no la usaremos con tal fin,
debemos colocarle un condensador del orden de 0,01F para filtrar el ruido de la
fuente y evitar de este modo pulsos de ruido. Por ello ajustamos el valor del
condensador C1 de nuestro diseo a 10 nF.
Para calcular los valores de RA, RB y C nos valemos de las siguientes
ecuaciones del libro de teora: t10,69RAC y t20,69RBC. Como solo
disponemos de dos ecuaciones y tenemos tres incgnitas, hemos de dar un valor
arbitrario a una de ellas. Nos decidimos por el condensador, ya que en la prctica
conseguir un condensador de un valor no estndar puede ser caro y complicado,
mientras que en el caso de las resistencias no presenta ninguna dificultad

utilizando por ejemplo un potencimetro. Le damos al condensador C un valor de

1F y pasamos a calcular RA y RB:

Segn el libro de teora, al ser iguales t1 y t2 y haber colocado el diodo D

para mejorar el mximo ciclo de uso, RA y RB deberan ser iguales, lo cual en el
simulador no sucede, diferencindose t1 de t2, debido quizs a la resistencia que
ofrece el diodo D. Realizando pequeos ajustes en el valor de RA y RB (tal y
como se indic en el foro) y comprobando la simulacin se puede asegurar que
si RA=1081 y RB=1368 se obtiene t1t21ms.
Una vez terminados los clculos, procedemos a plasmar el circuito en el
simulador para proceder a su verificacin, resultando:

Una vez tenemos el esquema, que adjuntamos como Bloque1.sch,

configuramos el setup:
(Setup Transiert) Print Step= 2ns
(Setup Transiert) Final Time= 9ms
(Digital Setup) Flip-flop Initialization=All 0
Esto nos permite ver 4 ciclos completos de alta-baja ya que el transitorio
inicial del circuito dura aproximadamente 0.5ms.
Obtenemos el siguiente cronograma para la simulacin:

Que como podemos observar cumple con las especificaciones del primer
bloque de la actividad y por lo tanto podemos pasar al siguiente bloque funcional.
El segundo bloque es bastante sencillo, ya que para el generador de la
seal de control, segn la recomendacin de las guas de estudio, debemos
utilizar un contador integrado SN74393, que tiene una entrada A, otra para el
clear y cuatro salidas QD, QC, QB, QA.
Para realizar las pruebas conectaremos a la entrada A un reloj para
generar los pulsos, cuando unamos los bloques, conectaremos la salida de
nuestro reloj en su lugar.
Conectamos el clear a nivel bajo para activar el contador.
En cuanto a las salidas, como lo que los interesa es que la salida x sea
cuatro veces el periodo de la entrada (0100 en binario) y despus de comprobar
la hoja de caractersticas observamos que es la salida que se encuentra en QC.
De todo ello nos resulta el siguiente circuito para este bloque:

Una vez tenemos el esquema, que adjuntamos como Bloque1.sch, configuramos el

setup:

A RELOJ: ONTIME= 1mS OFFTIME = 1mS

(Setup Transiert) Print Step= 10ns
(Setup Transiert) Final Time= 32ms
(Digital Setup) Flip-flop Initialization=All 0
Esto nos permite comprobar dos ciclos completos de alta-baja para la
salida x.
Obtenemos el siguiente cronograma para la simulacin:

Del que podemos concluir que el resultado es exactamente igual al

buscado en el enunciado de la actividad para este bloque.
Pasemos al tercer bloque, que consiste en un circuito secuencial que
debemos disear de manera que sea sncrono con el reloj diseado en el primer
bloque, que utilice como seal de entrada x la salida del segundo bloque y que
se comporte como un contador reversible en funcin del valor del parmetro x.
Para ello vamos a proceder a identificar las variables y los estados, y a
partir de ellos y de las especificaciones del problema en lenguaje natural, obtener
el diagrama de estados y posteriormente las matrices de transicin, la matriz
funcional y las funciones de excitacin de los biestables D y su posterior
implementacin.

Obtenemos el diagrama de transicin de estados que acabamos de

incorporar de la descripcin de la actividad, en la que se nos indica que
el contador contar hacia arriba cuando x=1 y hacia abajo si x=0. Los
cuatro estados posibles para los pares Q1 Q0 los consideramos S0 = 00,

S1 = 01, S2 = 10 y S3 = 11 por ser coherentes con la notacin binaria de

los valores que toma el contador.
Una vez tenemos el diagrama de transicin de estados ya podemos
rellenar las matrices de transicin, que quedan de la siguiente forma:

T0 (x=0)

S0
00

S1
01

S2
10

S3
11

T1 (x=1)

S0
00

S1
01

S2
10

S3
11

S0

00

S0

00

S1

01

S1

01

S2

10

S2

10

S3

11

S3

11

A partir de las matrices de transicin obtenemos la matriz funcional:

Dado que en los biestables D la salida es igual a la entrada presente en

D y por la matriz antes calculada podemos obtener las expresiones
correspondientes para las seales de excitacin de los dos biestables, D1(t) y
D0(t):

Intentemos ahora su simplificacin utilizando el mtodo tabular de

Karnaugh para hacerlas mnimas:
Simplificacin de D1

Simplificacin de D0

Con las funciones ya simplificadas, podemos obtener el esquema del

tercer bloque, que consta de dos biestables D (SN7474) y las puertas lgicas
necesarias para que el autmata finito resulte acorde a lo indicado en el
enunciado de la actividad. Resultando el siguiente esquema.

Cabe destacar que hemos tenido que utilizar tres puertas or porque en
la versin de PSpice gratuita no se encuentran puertas lgicas de cuatro entradas
(4072) que podran simplificar an ms el circuito.

Una vez tenemos el esquema, que adjuntamos como Bloque3.sch, configuramos

el setup:

RELOJ: ONTIME= 1mS OFFTIME = 1mS

x: ONTIME= 10mS OFFTIME = 10mS
(Setup Transiert) Print Step= 10ns
(Setup Transiert) Final Time= 20ms
(Digital Setup) Flip-flop Initialization=All 0
Esto nos permite comprobar todas las transiciones posibles incluyendo la vuelta
al estado de partida tanto contando hacia arriba como hacia abajo, aunque una vez
montados los tres bloques en conjunto esto no se vaya a comprobar.
Obtenemos el siguiente cronograma para la simulacin:

En el comprobamos que nuestro contador se comporta de forma correcta tanto

contando hacia arriba como hacia abajo siguiendo el comportamiento descrito en nuestro
diagrama de transiciones.
Una vez que ya tenemos diseados y comprobados los tres bloques, ya solo nos
queda unirlos y formar un nuevo esquema con el desarrollo del circuito completo, que
resulta:

Una vez tenemos el esquema, que adjuntamos como Circuito.sch, configuramos

el setup:
(Setup Transiert) Print Step= 10ns
(Setup Transiert) Final Time= 17ms
(Digital Setup) Flip-flop Initialization=All 0
Esto nos permite comprobar todos los casos posibles, ya que recordamos que
como explicamos para el primer bloque se produce un transitorio inicial de alrededor de
0.5ms y si lo fijramos a 16 no veramos la ltima transicin.
Obtenemos el siguiente cronograma para la simulacin:

De este cronograma podemos concluir que nuestro circuito funciona

correctamente, pues produce los pulsos de reloj de 1ms, la seal x con tm=4T y cuenta
hacia arriba o hacia abajo segn el valor de x y siguiendo la secuencia correcta, pues
obtenemos los siguientes resultados: 11100100 mientras x=0 y
0001101100 mientras x=1
Que se corresponden con lo indicado en el enunciado de la actividad.