UNIVERSIDAD DE ANTIOQUIA

INGENIERIA ELECTRNICA
ELECTRNICA DIGITAL
TALLER
CIRCUITOS LGICOS COMBINACIONALES
1. Disear un codificador binario de 4 a 2 con prioridad (D2>D0>D3>D1), y habilitador
activo en bajo, y salidas en lgica invertida.
2. Disear un multiplexor 8 a 1 con seleccin en lgica invertida.
3. Disear un demultiplexor 1 a 4 con habilitador activo en bajo y salida en lgica
invertida.
4. Disear un multiplexor 2 a 1 de lneas de datos de 8 bits.
5. Disee un circuito lgico combinacional que convierta nmeros binarios de 8 bits a
cdigo Gray de 8 bits.
6. Disee un circuito lgico combinacional que convierta nmeros de 8 bits en cdigo
Gray a nmeros binarios de 8 bits.
7. Implemente las siguientes funciones lgicas utilizando un decodificador binario 3 a 8 y
lgica adicional.
a.
b.
c.

f ( A, B, C ) A B A C AB C B C

f ( X ,Y , Z ,W ) X XYZ W Z W YZW XW
f ( X , Y , Z ,W ) XW XZ W XWZ YZW

e.

f (a, b, c) ab (ac a c)
f ( x, y ) ( x y )( x y ) x y

f.

f ( A, B, C ) ( ABC ABC )( A B C ) BC

d.

8. Implemente las siguientes funciones lgicas utilizando uno o varios multiplexores 8 a 1,

y lgica adicional de ser necesario.
a.

f (a, b, c, d , e) a bc d ac de b c d a b ce abc de ac e

b.

f (u, v, w, x, y, z ) uv w z v w xyz u w y v xz uz
f ( x, y, z ) x yz xyz xyz x yz

c.

( + )( + )
d. (, , ) = (
+ )( + ) +
e. (, , , ) =

f. (, , ) =

g. (, , ) = (
+ ) (
+
)

9. Para el siguiente circuito indique en forma binaria o decimal cuales son los
minterminos que hacen que la salida Z se active. Z(X4,X3,X2,X1,X0)

10. Determine los mintrminos de la funcin lgica f ( X 5, X 4, X 3, X 2, X 1, X 0)

implementada por medio del siguiente circuito lgico.
V

MUX

D
D
D
D
E
D
E

Y
Y

S S

XX
21
D
MUX

D
D
D
E

D
D

DECO

DECO

X
X3
4

X
0

Y
Y
Y
Y

S S

XX
21
11. Dado el siguiente circuito encontrar los minterminos para la funcin f(a,b,c,d,e)

12. Dibuje el diagrama bloques de una Unidad Aritmtica (AU) que realice las operaciones
indicadas en la Tabla 1 de acuerdo con las lneas de seleccin S1 y S0. Para esto podr
utilizar 1 sumador, multiplexores y lgica adicional:

Seleccin
(S1,S0)
00
01
10
11

Operacin
B+A
AB
not A
2*B + 1
Tabla 1

Nota: los operandos A y B representan cantidades numricas de 4 bits.

13. Dibujar el diagrama de bloques combinacionales de un circuito lgico combinacional

que implemente el siguiente algoritmo.
IF (2*A<B) THEN
C=AB
ELSE
C=BA
END IF
14. Dibujar el diagrama de bloques combinacionales de un decodificador binario a BCD
para nmeros en el rango [0, 99].

15. Dibujar el diagrama de bloques combinacionales para un decodificador que convierta

tres dgitos BCD a su cdigo ASCII correspondiente.
16. Dibujar el diagrama de bloques combinacionales para un circuito lgico que detecte
que un nmero binario y en formato signo magnitud de 8 bits est en el rango x <= y
<= z. Donde x y z son a su vez nmeros binarios en formato signo magnitud.
17. Dibujar el diagrama de bloques combinacionales para una unidad lgica que realice
cada una de las siguientes operaciones sobre nmeros binarios de 8 bits: A AND B, A
OR B, A NAND B, A NOR B, A XOR B, A XNOR B, NOT B, BUFFER B. Asuma una entrada
de 3 bits para seleccionar la operacin lgica.
18. Dibujar el diagrama de bloques combinacionales para una unidad aritmtica que
realice una de las siguiente operaciones matemticas con nmeros binarios de 8 bits
en complemento a 2: A/2, 2*A, A+1, A-1. Asuma una entrada de 2 bits para seleccionar
la operacin aritmtica.
19. Dibujar el diagrama de bloques combinacionales para un circuito lgico que convierta
nmeros binarios de 8 bits a cdigo Gray de 8 bits, y viceversa. Asuma una entrada de
seleccin para determinar la direccin de conversin.
20. A partir del siguiente diagrama de bloques combinacionales complete la tabla de
verdad.
A

21. Determine los mintrminos de la funcin lgica f ( X 5, X 4, X 3, X 2, X 1, X 0)

implementada por medio del siguiente circuito lgico.

22. Determine los mintrminos de la funcin lgica (4, 3, 2, 1, 0) implementada

por medio del siguiente circuito lgico.

23. Un circuito detector de paridad impar cuenta el nmero de bits en 1 en un vector de

bits, si el nmero de unos presentes en el vector es impar a una salida P se le asigna
1, si por el contrario el nmero de unos es par, a la salida se le da el valor 0.
Utilizando un multiplexor 8 a 1 con enable activo en bajo y compuertas adicionales,
disee un circuito lgico detector de paridad que permita detectar la paridad impar de
un vector de 5 bits (A4, A3, A2, A1 y A0).

24. Decodificador Binario a BCD: Disee un circuito lgico combinacional que convierta un
nmero binario en el rango 0 a 99 a su equivalente en formato BDC.
25. Codificador ASCII a binario: Disee un circuito lgico combinacional que convierta tres
dgitos ASCII a su cdigo binario correspondiente.
26. Sumador/restador binario de N-bits signo-magnitud: Disee un circuito lgico
combinacional que calcule la suma o resta de dos nmeros binarios A y B de N-bits en
formato de signo-magnitud. El circuito debe determinar adems cuando ocurre
desbordamiento (salida O), cuando el resultado es zero (salida Z) o cuando es negativo
(salida N).
27. Sumador/restador binario de N-bits complemento a 2: Disee un circuito lgico
combinacional que calcule la suma o resta de dos nmeros binarios A y B de N-bits en
formato de complemento a 2. El circuito debe determinar adems cuando ocurre
desbordamiento (salida O), cuando el resultado es zero (salida Z) o cuando es negativo
(salida N).
28. Multiplicador binario de N-bits complemento a 2: disee un circuito lgico
combinacional que calcule la multiplicacin de dos nmeros binarios A y B de N-bits en
formato de complemento a 2.
29. Multiplicador binario de N-bits signo-magnitud: disee un circuito lgico
combinacional que calcule la multiplicacin de dos nmeros binarios A y B de N-bits en
formato signo-magnitud.
30. Multiplicador binario de N-bits punto-flotante: disee un circuito lgico combinacional
que calcule la multiplicacin de dos nmeros binarios A y B de N-bits en formato de
punto flotante.
31. Comparador binario de N-bits complemento a 2: Disee un circuito lgico
combinacional que compare dos nmeros binarios A y B de N-bits en formato de
complemento a 2, y determine si A>B (salida GT), A>=B (salida GE), A<B (salida LT), o
A<=B (salida LE).
32. Comparador binario de N-bits signo-magnitud: Disee un circuito lgico combinacional
que compare dos nmeros binarios A y B de N-bits en formato de signo-magnitud, y
determine si A>B (salida GT), A>=B (salida GE), A<B (salida LT), o A<=B (salida LE).
33. Unidad Lgica: Disee un circuito combinacional que realice una de las siguientes
operaciones sobre nmeros binarios de N-bits: A AND B, A OR B, A XOR B, NOT B,
BUFFER B, A SLL 1, A SRL 1, A SRA 1. Asuma una entrada sel de 3 bits para seleccionar

la operacin lgica. Recuerde que SLL es desplazamiento lgico a la izquierda, SRL es

desplazamiento lgico a la derecha y SRA es desplazamiento arimtico a la derecha.
34. Unidad Aritmtica complemento a 2: Disee un circuito combinacional que realice una
de las siguiente operaciones aritmticas con nmeros binarios de N-bits en formato de
complemento a 2: A+B, A-B, B-A, A/2, 2*A, A+1, A-1. Asuma una entrada sel de 3 bits
para seleccionar la operacin aritmtica.
35. Unidad Aritmtica signo-magnitud: Disee un circuito combinacional que realice una
de las siguiente operaciones aritmticas con nmeros binarios de N-bits en formato de
signo-magnitud: A+B, A-B, B-A, A/4, 4*A, A+1, A-1. Asuma una entrada sel de 3 bits
para seleccionar la operacin aritmtica.
36. Disee un circuito combinacional que reciba 4 entradas A, B, C y D. Dichas entradas
corresponden a nmeros binarios de N-bits en formato de complemento a 2. Las
salidas del circuito son X, W, Y y Z tal que son X, W, Y y Z es la secuencia ordenada de
las entradas A, B, C y D, donde X es el mayor nmero y Z el menor.
37. Disee un circuito combinacional que reciba 4 entradas A, B, C y D. Dichas entradas
corresponden a nmeros binarios de N-bits en formato de signo-magnitud. Las salidas
del circuito son X, W, Y y Z tal que X, W, Y y Z es la secuencia ordenada de las entradas
A, B, C y D, donde X corresponde al mayor nmero, Z al menor, W y Y valores
intermedios con W > Y.