FACULDADE SANTO AGOSTINHO

CURSO: BACHARELADO EM ENGENHARIA ELTRICA

DISCIPLINA: ELETRNICA DIGITAL II
TURMA: 25N5A - NOITE

RELATRIO
DA
PRTICA

COMPONENTES :
ADO JANDERSON
ANTONIO AURLIO BARBOSA
FERNANDO RIBEIRO DA SILVA
JOS SOARES
TARANTYNE SANTOS
CHAGAS SOUSA

Teresina-PI , 11 de Maro de 2016

INTRODUO

Os flip-flop tambem conhecidos por bioestaveis por possurem dois

estados lgicos estveis 0 e 1 so circuitos sequenciais que tem como
funo armazenar nveis lgicos temporariamente e so classificados em
dois tipos principais: os sncronos ( com clock ) e os assncronos ( sem
clock ). Flip-flop o elemento bsico dos circuitos registradores e
contadores.

Argumentao terica:
O Flip-Flop em sua verso mais simples muitas vezes chamado de
LATCH, e pode ser implementado com gates NO-OU ou com gates NO-E.
Uma estrutura bsica de uma memria, ainda no associada a qualquer
pulso externo de clock, pode ser obtida a partir de dois NANDs associados,
conforme visto na figura 1:

Figura 1: Flip-Flop

Como pode ser observado no esquema, existem duas sadas

Q e Q' (barrado) que realimentam a entrada. Esta realimentao
associada s NANDs faz com que, independente dos valores de entrada, as
nicas sadas possveis para esta montagem so opostas entre si, ou seja,
os valores de Q e Q' (barrado) sero iguais a 0 e 1 ou 1 e 0,
respectivamente.

Flip flop JK:

uma variao do flip-flop RS sncrono, no qual foi includa uma nova
realimentao das sadas Q e Q' (barrado) s portas lgicas de entrada.

A notao se altera: S=J e R=K.

Seu funcionamento similar ao do flip-flop RS sncrono com exceo
da entrada J = 1 e K = 1 na qual, logo que o pulso de clock muda de 0 para
1, as sadas Q e Q' (barrado) se complementam, ou seja, passam de 0 e 1
para 1 e 0 ou vice-versa. Esta complementao das sadas e a

realimentao s portas lgicas de entradas provocam sucessivas

complementaes (oscilao) enquanto o pulso de clock encontra-se em
nvel lgico 1.

Prtica

1- Montar o circuito abaixo utilizando um CI 74LS76 conectado em uma

protoboard.Alimentando o mesmo com tenso de 5Volts, conforme
pinagem abaixo.

2- Completar a tabela verdade abaixo para o circuito anterior

Entrada
Saida
J K Clock
Q Q'
A B C
L0 L1
0 0 0
1
0
0 0 1
1
0
0 0 0
1
0
1 0 0
1
0
1 0 1
1
0
1 0 0
1
0
0 1 0
1
0
0 1 1
1
0
0 1 0
0
1
1 1 0
0
1
1 1 1
0
1
1 1 0
1
0
3- Comente o que foi observado nas sadas em relao a variao do
clock com as entradas conforme a tabela verdade anterior e depois

desenhe a sada em funo das entradas em um diagrama de

tempo.

So a mudana nas sadas quando clock sair do nvel 1 para 0,

condio estiver no 0,0 mesmo mudando o clock de 1 para 0 no haver
mudana na sada.
Cloc
k
J
k
Q
Q'

4- Modifique a entrada de clock para 0.1 HZ e observe a variao com o

tempo sncrono. O que muda?

No haver necessidade de usar a chave de mudana de clock pois a

mudana agora fica automtica com pulsos de frequncia 0.1 HZ,
dificultando assim a visualizao da mudana de clock , pois a
velocidade de mudana do clock alta.

CONCLUSO

Com base no experimento podemos observar o funcionamento de um

flip-flop JK, que por ventura aprimora o funcionamento do flip-flop RS a
condio S=R=1 como um comando de inverso.
Especificamente, a combinao J = 1, K = 0 um comando para
ativar (set) a sada do flip-flop. A combinao J = 0, K = 1 um comando
para desativar (reset) a sada do flip-flop; e a combinao J = K = 1 um
comando para inverter o flip-flop, trocando o sinal de sada pelo seu
complemento. Fazendo J = K o flip-flop J-K se torna um flip-flop T.

Referncia Bibliografica:
CAPUANO, Francisco G.; IDOETA, Ivan Valeije. Elementos de Eletrnica
Digital. 40 ed. So Paulo: rica.
TOCCI, Ronald J.; WIDMER, Neal S.; MOSS, Gregory L..Sistemas Digitais:
Princpios e Aplicaes. 10 ed. So Paulo: Pearson, 2007.