Documente Academic
Documente Profesional
Documente Cultură
Segundo
Cuatrimestre
LABORATORIO DE ELECTRO
NICA
PRA CTICA
8
Registros de desplazamiento
Material necesario:
Circuitos integrados:
Resistencias:
Diodos:
1.
1 - 74LS164
1 - 74LS165
1 - 74LS04
1 - 74LS93A
1 - 74LS194
4 - 1k
4-LED
Introduccion
2.
Caracterizaremos el funcionamiento del integrado 74LS164 que es un registro de desplazamiento de 8 bits (ver Figura 1), con entrada serie y salida paralelo (sncronas) y
una entrada C LR de borrado asncrona, activa para nivel BAJO. Tiene dos entradas
serie, A y B, que acceden a los biestables tras efectuarse una operacion NAND sobre
ellas, por lo tanto, o bien entra la misma senal por ambas, o bien una de ellas se
mantiene siempre en ALTO para permitir la entrada de datos (lo que nos proporciona
una herramienta adicional de sincronizacion). Se puede comprobar el esquema de la
circuitera interna en la hoja de datos del 74LS164.
AB
C LR
C LK
74LS164
Q0
...
Q7
74LS93A
Q 0 Q1 Q 2 Q 3
elegido estas como se podra haber elegido otras o haber montado ocho
diodos LED). Observar cualitativamente el funcionamiento del registro para una
senal de reloj de muy baja frecuencia (unos 4 Hz). Describir y razonar el
comportamiento observado.
2. Aumentar la frecuencia hasta poder visualizar correctamente las senales en el
osci- loscopio. Comparar las senales de entrada A y B con las diferentes salidas.
Razonar el comportamiento observado y medir el tiempo de propagacion, tp , para
cada una de las senales de salida Qi . Obtener la relacion que se produce entre
ellas. Repe- tir las medidas para varias frecuencias de reloj (al menos para tres) y
obtener el comportamiento de tp frente a la frecuencia. Dibujar una grafica que
represente el cronograma de las salidas respecto a la senal de reloj.
3.
Caracterizaremos el funcionamiento del integrado 74LS165 que es un registro de desplazamiento de 8 bits, con entrada paralelo (asncrona) y salida serie. Tambien
admite opcionalmente una entrada serie (SER). La senal de control SH/LD en BAJA
permite la carga de los datos en paralelo, y en ALTA permite el desplazamiento a lo largo
de los biestables de los datos cargados, que terminan saliendo por Q y su complemento Q.
Tiene la opcion adicional de inhabilitar el reloj mediante la senal C LK I N H , ya que
sobre ella y C LK se implementa la funcion NOR, de forma que cuando C LK I N H
esta en ALTA, el reloj queda inhabilitado:
Entradas en paralelo
D0
D7
...
SH/LD
SE R
C LK I N
H C LK
74LS165
4.