Documente Academic
Documente Profesional
Documente Cultură
ndice
Unidad 1
1.1
Arquitecturas de cmputo.....................................................................................3
2.1
2.2
Estructura de registros..............................................................................................25
1
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
2.2.1 Registros visibles por el usuario..........................................................................25
2.2.2 Registros de control y de estados.......................................................................25
2.2.3 Ejemplos de organizacin de registros de CPU reales.........................................26
2.3
El ciclo de instruccin................................................................................................27
Unidad 3
3.1
Chipset......................................................................................................................33
3.2
Aplicaciones..............................................................................................................34
3.3
Ambientes de servicio...............................................................................................35
Unidad 4
Procesamiento paralelo.......................................................................................35
4.1
4.2
Casos de estudio.......................................................................................................46
Bibliografa............................................................................................................................46
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
Unidad 1 Arquitecturas de
cmputo.
Antes de definir que es una arquitectura de cmputo habra que definir estos dos
conceptos:
Si mezclamos estos dos conceptos podramos decir que una arquitectura de cmputo es el
anlisis de los componentes que cada computadora posee y si se conoce bien la
arquitectura de una computadora es posible determinar sus posibilidades de
procesamiento, as como tambin se pueden saber los lmites que tiene para realizar
ciertos procesos.
Adems un buen conocimiento de arquitectura de computadoras nos ayuda a disear y
construir mejores maquinas, con capacidades de procesamiento cada vez ms superiores
que nos pueden ayudar a resolver problemas complejos que el ser humano jams podra
resolver debido a la gran cantidad de operaciones que se requieren para encontrar la
solucin, muchos de estos problemas son complejos algoritmos iterativos que entre ms
iteraciones se hagan ms exacto es el resultado, y debido a que una computadora es capaz
de realizar millones de instrucciones por segundo son muy tiles para encontrar el
resultado exacto o el ms aproximado.
1.1
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
Procesador (CPU), memoria RAM, disco duro (HDD),
dispositivos de entrada/salida y software. [2]
En la Ilustracin 1-1 se puede observar un diagrama
bsico de lo que es una computadora con los conceptos
anteriormente mencionados.
1.1.1 Arquitecturas
clsicas.
La primera computadora que existi se llam ENIAC por sus siglas en ingls Electronic
Numerical Integrator And Computer que significan computador e integrador numrico
electrnico, esta mquina utilizaba la arquitectura de Von Neumann, desde que se
desarroll esta computadora ya contaba con todos los elementos de una computadora
moderna, como son CPU, memoria RAM dispositivos E/S y un software, aunque en
cantidades mucho ms reducidas que las computadoras actuales. [3]
1.1.2
Arquitecturas Segmentadas.
Las arquitecturas segmentadas o con segmentacin del cauce (limite terico de una
instruccin por ciclo de reloj) buscan mejorar el desempeo realizando paralelamente
varias etapas del ciclo de instruccin al mismo tiempo. El procesador se divide en varias
unidades funcionales independientes y se dividen entre ellas el procesamiento de las
instrucciones.
Para poder aplicar la segmentacin es necesario cumplir con una serie de caractersticas:
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
Cada etapa debe poder ser realizada por un circuito especfico de forma ms rpida que
el conjunto del proceso.
Los tiempos de ejecucin de cada etapa deben ser
parecidos. [4]
En un procesador con segmentacin del cauce, cada una
de estas etapas se asigna a una unidad funcional
diferente y especfica para cada caso, las cuales
trabajaran de forma paralela en instrucciones diferentes.
Estas unidades se comunican por medio de una cola de
instrucciones en la que la unidad de bsqueda coloca los
cdigos de instruccin que ley para que la unidad de
ejecucin los tome de la cola y los ejecute. A este proceso
se le llama Pipelining (entubamiento) por su nombre en
Ilustracin 1-2: Proceso de pipeline.
ingls.
En la Ilustracin 1-2 se puede ver cmo funciona el proceso de pipeline que es una de las
caractersticas ms importantes de las arquitecturas segmentadas.
1.1.3
Arquitecturas de multiprocesamiento.
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
etc., donde los datos son representados como grandes nmeros de datos en forma
matricial sobre los que se deben de aplicar el mismo algoritmo numrico.
En los sistemas SMP (Symmetric Multiprocessors), varios procesadores comparten la misma
memoria principal y perifricos de E/S, Normalmente conectados por un bus comn. Se
conocen como simtricos, ya que ningn procesador toma el papel de maestro y los dems
de esclavos, sino que todos tienen derechos similares en cuanto al acceso a la memoria y
perifricos y ambos son administrados por el sistema operativo.
Los clsteres son conjuntos de computadoras independientes conectadas en una red de
rea local o por un bis de interconexin y que trabajan cooperativamente para resolver un
problema. Es clave en su funcionamiento contar con un sistema operativo y programas de
aplicacin capaces de distribuir el trabajo entre las computadoras de la red.
En la Ilustracin 1-3 se puede observar el funcionamiento de un sistema de
multiprocesamiento bsico.
1.2
El anlisis de componentes refiere a revisar todos los componentes de hardware con los
que cuenta una computadora para ver que tareas ser capaz de realizar esta mquina con
la configuracin de componentes que tiene, dentro de los componentes nos encontramos
con los siguientes que son considerados los ms importantes dentro de la arquitectura de
una computadora:
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
Tarjeta madre ATX (Advanced Technology Extended).
El estndar ATX es el ms moderno y el que mayores ventajas ofrece. Permite que la
colocacin del CPU no moleste a las tarjetas de expansin, por largas que sean. Se
encuentra un solo conector de alimentacin, que adems no se puede montar al
revs. Integra en la placa base dispositivos como la tarjeta de video o la tarjeta de
sonido, pero sacando los conectores directamente de la placa, para que proporcione
un diseo ms compacto, y sin necesidad de perder ranuras de expansin. As
podemos tener integrados los conectores para teclado y ratn tipo PS/2, serie,
paralelo o USB que son habituales en estas placas, pero tambin para VGA,
altavoces, micrfono, etc.
En la Ilustracin 1-4 se observar una tarjeta madre ATX.
Los componentes bsicos de una tarjeta madre son
los siguientes:
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
Gabinete.
Los gabinetes son cajones generalmente de metal y/o plstico
cuyo contenido no es visible pero que en su exterior se muestran
diferentes aditamentos que permiten acceder a las partes fsicas
que se encuentran dentro de ellos. [6].
Por su forma fsica, los gabinetes pueden ser horizontales
(conocidos como de escritorio o desktop) o verticales (conocidos
como torres, media torre y mini torres).
En la Ilustracin 1-6 se pueden apreciar los distintos tipos de
gabinetes verticales y el gabinete horizontal de las
computadoras.
El gabinete es un componente es necesario en todo
ordenador, es el que tiene incorporado dentro la mayora de
los componentes necesarios para el funcionamiento de este.
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
Cabe destacar que un buen gabinete es una excelente inversin, pues probablemente ser
el componente externo que ms durara en un ordenador, por eso no se debe escatimar
gastos a la hora de elegir un gabinete para la PC.
Es importante considerar que hay algunos gabinetes que cuentan con una fuente de poder
integrada y que la cantidad de dispositivos o ampliaciones que se pueden adicionar al
equipo depende de la misma. Un sntoma que presenta la computadora cuando la fuente
de poder no es adecuada para la cantidad de dispositivos instalados, es que se apaga sola
al estar trabajando, lo que significa que se est usando la capacidad mxima de la fuente
poder y se apaga por no poder suministrar energa a todos los dispositivos.
1.2.1
CPU.
El CPU o Unidad de Proceso Central (Central Process Unit) es una unidad que se encarga
del control del ordenador, procesando para ello instrucciones. Este est conformado por
tres subsistemas fundamentales: la ALU (Arithmetic Logic Unit), la CU (Control Unit) y el
Register Set o Register Bank. Para el cual existen distintas arquitecturas que se encargan
del posicionamiento de sus componentes y el cmo se comunican entre ellos.
El CPU es uno de los componentes ms importantes de una computadora, ya que se
encarga de hacer todas las instrucciones que se requieran y marca el gran parte el
rendimiento real de la computadora, cabe destacar que un CPU es de propsito general, ya
que se pueda usar para mltiples cosas pero no tiene una aplicacin en especfico.
1.2.1.1
Arquitectura.
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
los dos operandos necesarios en la operacin de multiplicacin. A esta variante se le
denomina arquitectura Harvard modificada. En la Ilustracin 1-8 se muestra su
estructura.
1.2.1.2
Tipos.
SoC (System on Chip): Cuando hablamos de mviles nos encontramos con una
larga lista de dispositivos como lo son consolas de videojuegos, telfonos, cmaras,
reproductores de msica, telfonos inteligentes, tabletas, prcticamente todo lo que
podamos llevar en nuestro bolsillo o en una pequea maleta. Todos estos dispositivos
requieren de una unidad lgica potente para llevar acabo su funcin de manera
rpida y eficiente, ah es donde entran los procesadores ARM.
En la Ilustracin 1-10 se puede observar un ejemplo de un SoC.
11
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
ARM es una empresa surgida de Acorn Computers Limited of Cambridge, England,
que dise el primer microcontrolador comercial de 32 bits de ancho de palabra
basado en arquitectura RISC, pero mejorndola con el tiempo en varios aspectos
como:
El tiempo de ejecucin Load-Store-mltiple que aumenta la densidad de cdigo,
ya que se usa en todas las funciones para meter y sacar registros de la pila,
adems hace que el tiempo de ejecucin dependa del nmero de registros
transferidos y si las direcciones son consecutivas.
El uso de un desplazador de bloques en una de las entradas de la ALU que
genera constantes de 32 bits a partir de un operando inmediato antes de entrar
a la ALU
Tiene dos modos de ejecucin como el Thumb que es un repertorio de
instrucciones de 16 bits que mejora la densidad de cdigo sobre un 30% y el
Jazelle que permite ejecutar bytecodes de Java directamente en el procesador
sin mquina virtual.
Adiciona instrucciones especficas para aplicaciones multimedia, DSP, FP,
seguridad, etc. Lo que mejora las prestaciones de ciertos algoritmos. [8]
Mobile
Intel Core i7-5950HQ Processor
(6M Cach, up to 3.80 GHz)
Cach
6 MB
12
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
Conjunto de
Instrucciones
64 bit
Conjunto de
Instrucciones
64 bit
Cantidad de
ncleos
Cantidad de
ncleos
Cantidad de
subprocesos
16
Cantidad de
subprocesos
Frecuencia
bsica y mxima
del procesador
Frecuencia
bsica y mxima
del procesador
TDP (Potencia de
diseo trmico)
140 W
TDP (Potencia de
diseo trmico)
47 W
Tamao de
memoria mximo
64 GB
Tamao de
memoria mximo
32 GB
Tipo de memoria
DDR4
1333/1600/2133
Tipo de memoria
DDR3L 1600/1866
LPDDR3 1600/1866
Cantidad mxima
de canales de
memoria
Cantidad mxima
de canales de
memoria
[9]
Procesadores Server: Los procesadores para servidores estn diseados para un
ahorro mayor de energa dado que su importancia es mayor y su tiempo de trabajo
es continuo, ayudando as a alargar su tiempo de vida. Da un acceso rpido a los
archivos y programas para una recuperacin con uso intensivo de disco adems de
tener caractersticas nicas de seguridad para el tipo de trabajo para el que se
necesita.
A continuacin se muestra una tabla de caractersticas de un procesador para
servidores Intel de la familia Xeon Processor E3-1200 v3.
Servidor
Cach
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
DMI2
Conjunto de instrucciones
Cantidad de ncleos
Cantidad de subprocesos
Frecuencia bsica del
procesador
Frecuencia turbo mxima
TDP (Potencia de diseo
trmico)
Tamao de memoria
mximo
Tipos de memoria
Cantidad mxima de
canales de memoria
Mximo de ancho de
banda de memoria
1.2.1.3
5 GT/s
64 bit
4
8
3.2 GHz
4 GHz
65 W
32 GB
DDR3 y DDR3L 1333/1600 a 1.5V
2
25,6 GB/s
Caractersticas.
Conjunto de instrucciones: Llamado tambin ISA por sus siglas en ingles Instruction
Set Architecture es una especificacin de un procesador que nos dice cules son las
instrucciones que puede entender y ejecutar, tales como instrucciones aritmticas,
lgicas, de transferencia de datos y bifurcacin as como los tipos de datos nativos,
registros e interrupciones que puede soportar este procesador. [10]
Existen 2 conjuntos de instrucciones fundamentales:
CISC (Complex Instruction Set Computer): Este soporta muchas instrucciones, una
gran cantidad de tipos de datos nativos, instrucciones ms complejas y mayor
compatibilidad, aunque sus compiladores en muchos casos no son muy eficientes
debido a la complejidad que representa para el programador entender todas las
instrucciones que soporta, es normalmente utilizada para computadoras personales.
[11]
RISC (Reduced Instruction Set Computer): Tiene un conjunto de instrucciones
reducido y simple, as como longitud de instruccin fija y muchos registros de
propsito general, por todo esto es una micro arquitectura ms simple y hay
compiladores ms simples y eficientes que los de CISC, este conjunto de
instrucciones se usa generalmente en servidores. [11]
Tamao de palabra: El tamao de palabra determina la longitud de los datos en bits
que puede manejar un procesador a la hora de hacer alguna instruccin (aritmtica,
lgica, de movimiento, etc.), por ejemplo si un CPU tiene un tamao de palabra de 32
bits significa que puede trabajar con datos de hasta 32 bits, el tamao de palabra de un
procesador viene determinado por el ancho de la Unidad lgica Aritmtica (ALU) del
CPU. [12]
Rendimiento: El rendimiento se refiere a la velocidad del procesador a la hora de
ejecutar cualquier tarea, siempre se busca que el tiempo que tarde sea menor, mientras
14
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
ms cortos sean los tiempos de espera se dice que tiene un mejor rendimiento, el
rendimiento de un CPU se mide a travs de Benchmarks (Pruebas de rendimiento) en los
que se mide la cantidad de instrucciones por segundo que es capaz de ejecutar un CPU.
Cabe destacar que el rendimiento de un CPU est determinado por varios factores tales
como su velocidad de reloj, numero de ncleos fiscos y reales, cantidad de cach de
nivel 1, 2 y 3, arquitectura, entre otras cosas.
Endianness: El endianness se refiere a la forma en la que el CPU guarda los datos que
ocupan ms un byte en memoria, existen 2 tipos fundamentales de endianness:
Little Endian: En este formato se leen primero los bits menos significativos y se
continua hacia los bits ms significativos.
Big Endian: En este formato se leen primero los bits ms significativos y se continua
hacia los bits menos significativos, esta forma de ordenar los bits es la ms natural
a la hora de querer leerlos.
Es importante conocer el endianness de un procesador para saber interpretar algn dato
que se maneje en el procesador, ya que no se leen igual los datos de un procesador big
endian que los de un procesador Little endian.
Numero de pines y forma de conectar a la tarjeta madre: El nmero de pines es
la cantidad de pines con los que cuenta un microprocesador y estos pines son los que
nos permiten conectarlo al zcalo de una tarjeta madre, ya que cada zcalo o socket es
diferente y tienen que coincidir el nmero de entradas en el zcalo con el nmero de
pines que tiene el microprocesador.
La cantidad de pines con los que cuenta un procesador es variable, depende del
fabricante y del tipo de procesador que se trate.
Existen varias maneras de acomodar los pines del CPU, las cuales son las siguientes:
PGA (Pin Grid Array): Es la forma ms antigua de conexin, consiste en que los
procesadores tienen unos pequeos pines que se conectan al socket.
LGA (Land Grid Array): En este tipo de conexin, los pines no estn en el
procesador, sino en el socket, y el procesador tiene las ranuras para conectarse con
los pines del socket.
BGA (Ball Grid Array): Este tipo de conexin consiste en que los pines del
procesador estn encapsuladas en pequeas bolitas de estao y los sockets solo
deben tener las ranuras para que entren estos encapsulados de pines. [13]
Disipacin trmica: Los procesadores se pueden clasificar de acuerdo a la cantidad
mxima de temperatura que pueden disipar, es decir, el peor escenario en el que se
puede encontrar trabajando el CPU, esto se le conoce como TDP (Thermal Design
Power).
Dependiendo del procesador la capacidad de disipacin trmica cambia, va
aproximadamente desde unos 40 Watts hasta unos 130 Watts.
Por ejemplo en un CPU de laptop, la capacidad de disipacin trmica no es mayor de 40
Watts, mientras que un CPU de escritorio puede tener una capacidad de disipacin de
unos 90 Watts y finalmente los procesadores de Servidores que pueden exceder los 130
Watts de disipacin trmica. [14]
15
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
1.2.1.4
Funcionamiento.
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
Registros de propsito general: Son registros que pueden servir para guardar datos
y direcciones de memoria, es por esto que son de propsito general, no tienen un uso
especfico, el nmero de este tipo de registros vara de acuerdo al procesador
Registros de propsito especfico: Son registros que almacenan informacin
especfica del sistema en un momento determinado, cada uno de estos registros
desempea una nica funcin en el CPU, como ejemplo de registros de propsito
especfico tenemos los siguientes:
PC (Program Counter): Este registro almacena el contador de programa para
controlar el flujo de las instrucciones que se ejecutan.
SP (Stack Pointer): Este registro llamado puntero de pila se encarga de mantener
la posicin actual de la pila de datos o llamadas que se requieren realizar en el
programa.
1.2.2
Memoria.
1.2.2.1
Memoria del procesador: Una memoria veloz que se utiliza de forma temporal (CPU).
Memoria interna: Memoria principal (RAM, ROM).
Memoria externa: Memoria secundaria (Dispositivos externo).
17
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
Ilustracin 1-11: Diagrama de la conexin de buses del CPU a otros dispositivos de memoria.
1.2.2.2
Es un dispositivo que por medio de circuitos almacena bits en forma de matrices asignando
a cada espacio un identificador por el cual el CPU podr acceder a l para su lectura.
La memoria principal se encuentra debajo de la memoria cach y tiene una mayor
capacidad que est pero su velocidad es inferior.
Se compone de:
Memoria de acceso aleatorio (RAM). Es una memoria de lectura y escritura voltil, lo que
significa que debe estar conectada siempre a la alimentacin por lo que los datos en ella
son temporales.
Memoria de solo lectura (ROM). Es una memoria de solo lectura en la que los datos
almacenados son permanentes o semipermanentes en esta se almacena el setup, BIOS
y el firmware.
En la Ilustracin 1-12 se da una vista ms detallada de las variaciones dentro de los tipos
de memoria.
18
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
En la Ilustracin 1-13 se muestra la estructura de la celda de memoria a la que llegan
instrucciones desde el CPU a su unidad de control que define si se efectuar una lectura o
escritura. En caso de ser una lectura mandar la direccin de memoria asignada al
Ilustracin 1-13: Estructura de la celda de
elemento a leer que ser decodificada y
memoria.
enseguida se leer cada celda respectiva a la fila
de dicha direccin retornndola a travs de los transductores. De ser una escritura se
manda la instruccin desde control al transductor para que los siguientes datos que entren
sean asignados a una direccin y sean llenadas las celdas correspondientes. [21].
1.2.2.3
Memoria cach.
19
Arquitectura de computadoras
Cervantes Contreras Logan y Lpez Arcos Miguel ngel
En la Ilustracin 1-15 se observa un ejemplo simple de cmo la memoria cach hace
referencia en lneas de palabras a bloques en la memoria principal asignando a su etiqueta
el tamao en bytes del bloque, lo que segn la cantidad de espacio sern la cantidad de
bloques que este pueda contener, enseguida se encuentran los datos de cada una de las
lneas de palabra de la memoria principal agrupados en una sola, as el CPU podr
identificar rpidamente el dato requerido y con la etiqueta acceder al bloque en el que se
encuentra.
1.2.3
Entre los principales dispositivos de entrada y salida que existen nos encontramos con los
siguientes:
Dispositivos de entrada.
Dispositivos de salida.
Ratn.
Pantalla o monitor.
Teclado.
Altavoces.
Escner.
Auriculares.
Micrfono.
Impresora 3D.
Cmara.
Impresora.
Lpiz ptico.
20
1.2.3.1
Para lograr estas funciones se requiere que un mdulo E/S sea capaz de hacer las
siguientes tareas:
Comunicarse con el CPU: Esto es para que el modulo E/S pueda obtener datos desde
el procesador o memoria.
Comunicarse con los perifricos: Esto es indispensable para poder controlar los
perifricos y as poder lograr las tareas deseadas con ellos.
Control y temporizacin: Permite a los mdulos E/S acceder a recursos internos
compartidos del sistema para as poder controlar al sistema en algunos casos
especficos.
Buffer de datos: El buffer de datos es lo que permite a un mdulo E/S transferir los
datos desde el CPU a un perifrico, la velocidad de transferencia entre el perifrico y el
modulo E/S es mucho menor que la velocidad de transferencia desde el CPU al mdulo
E/S.
Deteccin de errores: Esto permite al mdulo E/S saber si hay algn fallo al momento
de hacer una transferencia de datos desde el CPU al perifrico, por ejemplo si una
impresora no tiene hojas se detectara ese error y el CPU no har la orden de impresin
hasta que se detecten las hojas. [24]
Cuando el mdulo asume funciones de alto nivel, se denomina canal E/S o procesador E/S.
Los mdulos de bajo nivel, que requieren control detallado, se denominan controladores E/S
o controlador de perifricos.
1.2.3.2
Entrada/Salida programada.
En este tipo de manejo de entradas y salidas el CPU tiene el control absoluto de las
operaciones de comprobacin de estado, inicio y envi de instrucciones as como la
transferencia de datos, esto trae como ventaja una simplificacin de hardware para la
comunicacin del sistema con el perifrico pero malgasta tiempo de proceso al estar
constantemente preguntando si contiene datos disponibles u operaciones, ya que la
mayora de las veces se encontrara con respuestas negativas, a este problema se le llama
espera activa. A esto se le suma la posible lentitud de respuesta del programa ante la
llamada de un perifrico ya que este tendr que esperar hasta que se ejecute la instruccin
para acceder a l y puede que se pierda informacin.
A continuacin se muestra un ejemplo en pseudocdigo:
[25] [26]
1.2.3.3
1.2.3.4
La transferencia por acceso directo a memoria del ingls Direct Memory Access es una
forma muy eficiente de transferir datos desde un controlador o dispositivo a la memoria
principal, ya que esos datos no necesitan pasar antes por el procesador para que este los
transfiera a la memoria sino que el mismo controlador puede hacer operaciones de
lectura/escritura en la memoria.
Lo nico que se necesita para llevar a cabo las transferencias por acceso directo a memoria
es que tanto el procesador como el controlador estn en sincrona para que una vez que el
controlador haya terminado con una transferencia se le notifique al procesador, esta
sincronizacin se puede realizar por medio de interrupciones.
Para lograr que el controlador pueda tener acceso directo a memoria y realizar
transferencias, este necesita conocer la direccin de memoria involucrada en la
transferencia y sobre esta direccin de memoria hacer las operaciones de lectura/escritura
solicitadas, para hacer esto es necesario que el controlador tenga un registro de
direcciones (RADR).
Las transferencias por acceso directo a memoria se usan sobre todo cuando se quiere
transferir una gran cantidad de datos, para datos simples como la entrada por teclado no
tiene mucho sentido, y las ventajas que presenta este tipo de transferencia sobre la
transferencia por programa son las siguientes:
1.2.3.5
Los canales de entrada y salida son unos pequeos procesadores que estn especializados
en hacer nicamente operaciones de entradas y salidas (E/S) si a este se le agrega una
memoria propia se convierte en un procesador de entradas y salidas.
Para hacer una operacin E/S mediante los canales o procesadores de entrada y salida se
tienen que llevar a cabo los
siguientes pasos:
temporal, una prioridad y establecer acciones en caso de algn error a la hora de hacer
las operaciones E/S.
1.2.4
Buses.
Ancho del Bus: Es el nmero de lneas elctricas de datos con las que cuenta el Bus.
Ancho de banda del Bus: Es la velocidad del Bus, indica la cantidad de informacin
que se puede transmitir a travs del bus por unidad de tiempo, un ejemplo sera 1
byte/s.
Protocolo del Bus: Son las reglas o estndares que tienen que seguir cada uno de los
dispositivos conectados al Bus para lograr una correcta comunicacin con este.
Maestro y esclavo.
Dispositivos maestros (Master): Es aquel dispositivo que es dueo del bus (lo
controla) y por lo tanto es capaz de iniciar transferencias.
Dispositivos esclavos (Slave): Es simplemente un dispositivo que est quieto y
espera que un dispositivo maestro le mande peticiones para poder entrar en accin.
Por ejemplo el CPU es un dispositivo maestro que controla a la memoria y a los
dispositivos de entrada y salida como dispositivos esclavos. Cabe mencionar que un
Ciclo de Bus: Es el tiempo necesario para realizar una transferencia de datos entre 2
dispositivos conectados al Bus. [30]
Lneas elctricas: Son lneas que permiten la comunicacin entre dispositivos
enviando seales que toman ciertos valores e indican una accin.
1.2.4.1
Tipos de buses.
Existen muchos tipos de Buses, pero los que ms destacan son los siguientes:
Bus en serie: En este tipo de Bus los datos son enviados bit a bit.
Bus en paralelo: En este tipo de bus los datos son enviados en bloques de n bits.
Bus multiplexado: Este tipo de bus se caracteriza porque se pueden utilizar las
mismas lneas que posee para enviar ms de un tipo de seal, por ejemplo, una misma
lnea puede enviar datos o direcciones de memoria.
Bus no multiplexado: Este tipo de bus es el contario al bus multiplexado, y se
caracteriza porque cada una de las lneas que lo componen solo puede enviar un tipo de
seal especfica (direcciones, datos o control).
Bus sncrono: En este tipo de bus todas las transferencias de seales que se realizan
estn controladas por una seal de reloj dentro del mismo bus, y adems cada
transferencia requiere un nmero entero de ciclos de reloj para llevarse a cabo.
Bus asncrono: Es aquel bus en el cual no existe una seal de reloj que controle la
comunicacin, si no que esta se realiza entre los distintos dispositivos mediante otro
mecanismo que emite alertas cada que se completa una transferencia de seales y por
lo tanto las distintas seales no llegan al mismo momento como pasa en el bus sncrono.
[30]
1.2.4.2
En la Ilustracin 1-25 tambin se observa que el CPU a travs de las lneas de control
manipula tanto a la memoria como a los mdulos E/S, y cmo la memoria enva
direcciones al CPU a travs de las lneas de direcciones mientras que los mdulos E/S
envan datos al CPU a travs de lneas de datos. [31]
1.2.4.3
Antiguamente solo exista un bus principal que conectaba todo llamado bus de sistema o
back place. El solo tener un bus para enlazar todos los dispositivos conectados disminua
en gran manera su rendimiento ya que cada dispositivo que peda acceso creaba un
retardo al proceso actual por sus diferencias en velocidades.
Con el tiempo y la necesidad se adaptaron ms buses a las arquitecturas, como es el bus
local el cual asla la conexin entre la memoria cach y el procesador de los mdulos E/S
por lo que este es ms pequeo y de mayor velocidad, y los buses de expansin, un bus
exclusivo para las operaciones entre el procesador y cada uno los mdulos de E/S lo que
permite que el procesador pueda realizar transacciones entre ellos y al mismo tiempo
acceder a la cach. Cada uno de estos buses es independiente y contiene especificaciones
exactas para cada tipo de dispositivo. En la Ilustracin 1-26 se explica de manera detallada
el rol de cada bus dentro de la arquitectura. [32]
1.2.5
Interrupciones.
Una peticin de interrupcin es una seal que genera un hardware o software hacia el
procesador para que este interrumpa el proceso actual y lo atienda de manera inmediata.
Cuando el procesador detecta una peticin manda un controlador de interrupcin que
ejecutara el programa o instruccin necesaria.
Estos programas o instrucciones guardan sus direcciones de inicio en una tabla de 1024
bytes llamada tabla de vectores de interrupcin y es alojada dentro de la memoria
principal al inicio del sistema, a estas rutinas se les llama Servicio del BIOS.
Las interrupciones pueden ser aceptadas o ignoradas por el procesador. Cuando se recibe
una seal de interrupcin y es aceptada, el procesador enva una seal para que el PIC
coloque en el bus de datos un byte con el nmero de interrupcin para as encontrar y
ejecutar el servicio para esa interrupcin. [33]
Estructura y
funcionamiento del CPU.
1.2.5.1
1.3
Los elementos del procesador se organizan de acuerdo a las funciones que desempean
pero todos se encuentran conectados entres si por un conjunto de lneas (Buses). Dentro de
la arquitectura se puede ver separado en dos partes esenciales, la ruta de datos que son
todos los elementos por los que los datos se mueven, como la ALU, los registros de
propsito general, los registros de memoria y los registros adicionales. Y la unidad de
control que es la que coordina y manda las instrucciones necesarias para el correcto
funcionamiento de los dems elementos.
La unidad de control contiene:
1.4
Estructura de registros.
1.4.1
Los registros visibles por el usuario son aquellos que pueden ser referenciados por el
lenguaje mquina, que adems estn disponibles para todas las aplicaciones y programas
almacenados en el sistema, estos registros se encuentran almacenados dentro del mismo
CPU.
Existen 2 tipos principales de registros visibles para el usuario:
1.4.2
Este tipo de registros no son visibles por el usuario (excepto cuando se obtienen por medio
de instrucciones mquina que ayudan a visualizarlos) y son muy importantes ya que son
los registros del procesador que se emplean para controlar su funcionamiento.
Dependiendo del CPU que se est tratando tendrn diferentes registros de control y
estados, pero cabe destacar que los registros ms importantes de este tipo que se utilizan
para la ejecucin de una instruccin son los siguientes:
Es muy importante mencionar que no todos los procesadores tienen los registros MAR y
MBR que son necesarios para la entrada y salida de datos a travs del bus, en caso de que
el procesador no contenga estos registros es necesario algn mecanismo que permita el
almacenamiento intermedio para la entrada y salida de datos a travs del bus.
Cada que se lleva a cabo una instruccin el procesador actualiza el registro PC (Contador
de programa) de modo que este registro siempre apunta a la siguiente instruccin a
ejecutar. Otra forma de alterar el contenido del registro PC es por medio de una bifurcacin
o salto que har que PC apunte a la instruccin donde lo lleve el salto. Todas las
instrucciones que se captan se cargan en el IR (Registro de instruccin) donde se analizan
tanto el cdigo de operacin como los campos de operando.
Gracias a los registros MAR (Registro de direccin de memoria) y MBR (Registro intermedio
de memoria) se intercambian datos con la memoria, por medio de la conexin directa del
registro MAR al bus de direcciones y el registro MBR al bus de datos.
Todos los registros mencionados anteriormente se utilizan para la transferencia de datos
entre el procesador y la memoria principal, pero esos datos tienen que ser procesados, ya
que por s solos no dicen nada, aqu entra en juego la unidad lgico aritmtica (ALU) que es
la parte del procesador que se encarga de trabajar con los datos que se obtienen de los
registros.
La unidad lgico aritmtica tiene acceso directo al registro MBR y a los registros visibles por
el usuario para poder realizar todas las operaciones de manera ms rpida y sin esperar
tanto tiempo a que se le enven los datos que debe procesar. [36]
1.4.3
Motorola MC6800:
Sus registros estaban divididos en 8 de datos y 9 de direccin, con un tamao de 32
bits.
Permita operacin de 8,16 y 32 bits.
A7 y A7 son punteros de pila para el sistema operativo y el usuario.
Contaba con un contador de 32 bits y un registro d estado de 16 bits.
Sin registros de uso especial.
Intel 8086:
1.5
El ciclo de instruccin.
Son las acciones que realiza la unidad de control del CPU para la ejecucin de una
instruccin para un programa almacenado en memoria y consta de varias unidades ms
pequeas:
Ciclo de fetch.
Ciclo indirecto.
Ciclo de ejecucin.
Ciclo de interrupcin
1.5.1
Ciclo Fetch-Decode-Execute.
1.5.2
Segmentacin de instrucciones.
La segmentacin de las instrucciones consiste en dividir a cada una de estas para que su
ejecucin sea ms eficiente y se vea reducido el tiempo que tardan en ejecutarse, adems
permite que se ejecuten instrucciones en paralelo, es decir, sin que se acabe de ejecutar
una instruccin puede iniciar a ejecutarse la siguiente instruccin.
Para segmentar las instrucciones se lleva a cabo el siguiente proceso:
Mejora el rendimiento.
El modelo de programacin no cambia.
1.5.3
Los conjuntos de instrucciones (Instruction Set) son todas las operaciones que puede
realizar una maquina por defecto, los ms utilizados son RISC (Reduced Instruction Set
Computing) y CISC (Complex Instruction Set Computing) el primero se caracteriza porque
solo es capaz de realizar muy pocas instrucciones en comparacin con el segundo que es
capaz de realizar muchas ms instrucciones. Entre las instrucciones ms importantes que
definen el funcionamiento de toda mquina estn:
1.5.4
Los modos de direccionamiento de un procesador son las distintas formas en las que se
puede acceder a la informacin contenida en un operando, gracias a los modos de
direccionamiento se puede localizar la informacin del operando en la memoria sin
necesidad de tener que usar como tal al mismo operado.
Reducir el nmero de bits del campo del operando: Esto quiere decir que con solo
la direccin del operando se puede acceder a l, reduciendo el nmero de bits que
ocupa el operando en la instruccin.
Dar versatilidad: Gracias a los modos de direccionamiento se proporcionan facilidades
para manejar estructuras de datos complejas como vectores, matrices, listas, etc.
utilizando ndices o direcciones indirectas.
1.6
En los casos de estudios de CPU reales se muestra una comparacin entre el MSP430g2553
y el Tiva TM4C123G ambos de la compaa Texas Instruments.
MSP430.
Opera con voltajes entre 1.8V a 3.6V con velocidades desde 0Hz a 25MHz.
Su memoria de programa oscila entre 512 Bytes y 256 Kbyte.
Est diseado entorno a un CPU de 16 bits con arquitectura Von Newman por lo que la
RAM y la ROM se encuentran en el mismo lugar.
No cuenta con buses externos por lo que no hay operaciones en modo
microcomputadora, solo de micro controlador.
Es del tipo Procesador de seales mezcladas.
Su tipo de memoria es flash de valor lineal de 16Kb.
Su velocidad mxima es de 16MHz.
Memoria SRAM de 512B.
Contiene conjunto de instrucciones RISC ortogonal.
27 instrucciones implementadas en hardware y 27 emuladas usando CG1 y CG2 con 7
modos de direccionamiento
Arquitectura ortogonal: todas las instrucciones se ejecutan en todos los modos de
direccionamiento.
Acceso total a los registros, incluyendo al Program Counter, Status Register, y Stack
Pointer Operaciones entre registros de un ciclo.
Registros de 16 bits, que reducen accesos a memoria, Bus de direccin de 16 bits, con
acceso y salto a todo el rango de memoria.
Generador de constantes que provee 6 de las constantes ms usadas.
Transferencia directa entre memoria sin registros de respaldo intermedios Formatos de
instruccin de Byte y Word. [45]
Tiva TM4C123G.
Seleccin de
componentes para el
ensamblaje de equipos de
cmputo.
1.6.1.1
1.7
Chipset.
El chipset se puede definir como el cerebro de la placa madre ya que esta est diseada en
torno a un chipset especfico y este a su vez est diseado con una arquitectura similar a la
del procesador con el que trabajara. El chipset es un conjunto de circuitos integrados que
trabajan en conjunto vinculando y manejando la mayora de los buses presentes en la
tarjeta madre, conectando as distintos componentes como los puertos SATA, PCI, Ethernet,
USB y BIOS principalmente. Tambin es destacable el hecho de que el chipset es uno de los
pocos componentes que se conectan directamente con el procesador, hacindolo de vital
importancia para el desempeo de estos.
Maneja la cantidad de componentes/puertos que pueden estar presentes en la tarjeta
madre como se puede ver en la Ilustracin 3-32.
1.8
Aplicaciones.
archivos.
Tecnologa Intel contra robo (Intel
AT)
1.9
Ambientes de servicio.
El chipset es el eje central de placa base, sin l, el procesador no puede llevar acabo
muchas de las funciones necesarias para el funcionamiento del computador. Estas
funciones de las que se encarga el chipset son divididas en sus componentes. Como el
puente norte que es el puente de enlace entre el procesador y la memoria. Controla la
comunicacin entre la RAM y el procesador, el puerto grafico AGP y las comunicaciones con
el puente sur. El puente sur controla los dispositivos de entrada como son los puertos USB,
SATA, las ranuras PCI, puerto de Ethernet, PCI-Express, etc. Por lo que al momento de crear
un nuevo perifrico, ste gira en torno al chipset dado que este ser quien mantenga la
comunicacin.
1.9.1.1
Procesamiento paralelo.
pueden separarse en tres unidades y dividirse los operandos a cada una, bajo la
supervisin de una unidad de control.
1.10
Aspectos bsicos de la
computacin paralela.
1.11
1.11.1
Las arquitecturas paralelas de procesamiento son aquellas que estn enfocadas a poder
ejecutar muchas instrucciones al mismo tiempo, la segmentacin de instrucciones descrita
anteriormente en el subtema 1.5.2 fue uno de los primeros mecanismos por los cuales se
empez con el paralelismo.
Las arquitecturas multiprocesador pueden clasificarse segn la estrategia de distribucin
de la memoria compartida, siempre con un nico mapa de memoria en los siguientes 3
tipos:
1) UMA (Uniform Memory Access): En esta
clasificacin la memoria fsica de la que
dispone la maquina esta uniformemente
compartida por todos los procesadores,
gracias a esto cada procesador tiene el
mismo tiempo de acceso a todos los datos
de la memoria, adems cada procesador
puede tener su cach privada y se
comparten tambin los perifricos.
1.11.2
taxonoma clasifica a los sistemas dependiendo del flujo de datos y el flujo de instrucciones
que tienen. El flujo de instrucciones es la secuencia con la cual cada procesador ejecuta las
instrucciones, es decir, el orden en que se ejecutan las instrucciones y el flujo de datos es
la secuencia de datos de entrada necesarios para la ejecucin de las instrucciones que
posteriormente nos arrojaran los resultados parciales y totales.
Dentro de la clasificacin de sistemas de Flynn hay 4 categoras, a continuacin se
describen y se presentan diagramas de cada categora, para poder entender estos
diagramas hay que tener en cuenta que UC=Unidad de Control, UP=Unidad de
Procesamiento, UM=Unidad de Memoria, EP=Elemento de Proceso, ML=Memoria Local,
FI=Flujo de Instrucciones, FD=Flujo de datos.
[51]
En la Ilustracin 4-41 se observa el funcionamiento de un sistema MIMD.
1.12
En este tipo de sistemas la memoria se organiza en uno o varios mdulos, todos los
mdulos de la memoria se comparten entre los procesadores de la maquina a travs de
distintos tipos de interconexin y tienen la caracterstica que el tiempo que tarda cada
procesador en acceder a la memoria y obtener alguna direccin siempre es el mismo y
adems cada mdulo de la memoria solo puede atender una peticin en un instante de
tiempo.
En los sistemas de memoria compartida los procesadores se comparten entre si los
perifricos y cada uno de ellos puede tener su propia cach privada, adems este tipo de
sistemas tienen la ventaja de que son ms sencillos de programar que los sistemas de
memoria distribuida.
A estos sistemas se les conoce tambin como sistemas UMA (Uniform Memory Access), que
fueron descritos en la seccin 1.11.1 Taxonoma de arquitecturas paralelas., porque
todos los procesadores tienen un acceso uniforme a la memoria principal de la mquina.
[55]
1.12.1
Antes de hablar de redes de interconexin dinmicas hay que definir el concepto de red de
interconexin, en pocas palabras una red de interconexin es un elemento de hardware
que permite la comunicacin entre los nodos de un multiprocesador esto con los objetivos
de minimizar la latencia de comunicacin, minimizar el coste de trabajo para los
procesadores, conseguir muchas conexin simultaneas a la vez y generar una mayor
escalabilidad que es la capacidad que tiene el sistema para adaptarse a los cambios que se
presenten en la red de interconexin.
Ahora bien una red de interconexin dinmica o indirecta es aquella que es fcil de
reconfigurar por su alto grado de escalabilidad y son muy convenientes en caso de que se
desee una red de propsito general, es decir, una red por donde tenga que pasar distintos
tipos de informacin.
Buses: Son los conjuntos de lneas por los cuales los componentes de una computadora
se comunican entre s o se comunican con otras computadoras, permitiendo as pasar
los datos de un componente a otro para que vayan siendo procesados
Redes de lneas cruz o matriz de conmutacin (crossbar): En este tipo de redes
cada nodo est conectado con los dems a travs de un conmutador de lneas cruzadas
(crossbar switch) que se encarga de conectar los nodos en funcin de las necesidades
de cada momento, es decir, se manda una peticin de conexin y el conmutador de
lneas cruzadas permite el intercambio de informacin entre los nodos seleccionados
para la comunicacin, este fue el modelo original de las redes telefnicas.
Redes multietapa o MIN (Multistage Interconnection Network): Esta red es
parecida a la anterior pero tiene la diferencia de que posee una serie de mdulos
conmutadores a diferencia de la otra que solo tena un conmutador y cada uno de los
conmutadores que posee puede cambiar dinmicamente de posicin para establecer la
conexin deseada en cada momento, esto genera una mayor eficiencia que el modelo
pasado porque cuenta con ms nodos. [56]
Dentro de las topologas existentes en este tipo de red, estn las irregulares las cuales no
siguen ninguna arquitectura de interconexin predefinida y las irregulares las cuales siguen
patrones especficos para aumentar su eficiencia, ya que el nmero de conmutadores por
los que un mensaje tiene que atravesar para llegar a ser ledo puede ocasionar prdidas o
errores. [56]
1.12.2
Coherencia de cach.
La memoria cach proporciona las direcciones de escritura para que al acceder a esa
direccin se muestre el ultimo valor escrito. Hablando de multiprocesadores, cada
procesador contiene su propia memoria cach que accede a la memoria compartida a
travs de la misma jerarqua de cach. El problema con el manejo de informacin de la
memoria cach en multiprocesadores data en que puede haber incoherencia al definir los
datos que son devueltos, por lo que se puede definir un sistema de memoria coherente de
la siguiente manera:
1) Una lectura por un procesador P de una posicin X, que sigue una escritura de P a X,
sin que ningn otro procesador haya escrito nada en X entre la escritura y la lectura
de P, siempre devuelve el valor escrito por P.
2) Una lectura por un procesador de la posicin X, que sigue a una escritura por otro
procesador a X, devuelve el valor escrito si la lectura y escritura estn
suficientemente separados y no hay otras escrituras sobre X entre los dos accesos.
3) Las escrituras a la misma posicin estn serializadas, es decir, dos escrituras a la
misma posicin por cualquiera de dos procesadores se ven en el mismo orden por
todos los procesadores. [57]
1.13
1.13.1
Una red de interconexin esttica es aquellas que une a los nodos mediante enlaces fijos
directos, esto quiere decir que las redes de interconexin estticas no presentan mucha
escalabilidad a diferencia de las dinmicas que si tienen un alto grado de escalabilidad.
Las redes de interconexin estticas suelen utilizarse en multicomputadores debido a que
se sabe que la conexin entre los nodos no vara y se puede predecir el trfico de
comunicaciones entre los nodos.
Para un multicomputador es ms eficiente el uso de redes de interconexin estticas que el
uso de redes de interconexin dinmicas debido a que su estructura queda definida desde
el momento en que es diseado el sistema multicomputador.
Entre las principales clases de redes de interconexin esttica que existen estn las
siguientes:
Formacin lineal: En esta red cada uno de los N nodos se conecta con el siguiente
mediante N-1 enlaces, formando una lnea recta entre los nodos.
Anillo: Esta clase de red es muy similar a la de lnea, su nica diferencia es que los
nodos extremos de la conexin lineal tambin estn conectados entre si formando
una especie de anillo.
Mallas: Una red de malla es aquella en la que los nodos forman una especie de
malla, los nodos externos tienen k conexiones y los nodos internos tienen 2k
conexiones, las mallas de n dimensiones tienen m n nodos donde m es el nmero de
nodos por lado.
Toro: Las redes toro son un tipo de mallas en el que sus filas y columnas tienen
interconexin en anillo, esto contribuye a disminuir su dimetro y convierte a las
mallas en estructuras simtricas y tambin reduce su dimetro a la mitad.
Hipercubo: Un hipercubo es un tipo de malla n-dimensional en la que se suprimen
los nodos interiores, por esto, cuando la dimensin aumenta en 1 se duplica el
nmero de nodos, as que un cubo de n dimensiones tendr 2n nodos. [56]
En la Ilustracin 4-46 se pueden observar los diagramas de las distintas redes de
interconexin estticas anteriormente mencionadas.
1.13.2
Clster.
1.13.3
Programacin de clsteres.
Con estos entornos de programacin se pueden creas y gestionar los procesos que se
ejecutaran, implementar topologas de comunicacin y sincronizacin. [60]
En la Ilustracin 4-49 se pueden observar los componentes bsicos de un clster.
1.13.4
mejor rendimiento. Cabe destacar que el rendimiento de un CPU est determinado por
varios factores tales como su velocidad de reloj, numero de ncleos fiscos y reales,
cantidad de cach de nivel 1, 2 y 3, arquitectura, entre otras cosas.
1.14
Casos de
estudio.
Bibliografa
[1 Universidad De Castilla-La Mancha. [Online].
] https://www.uclm.es/area/egi/OFITEC/Descarga/COMPUTADOR.PDF
[2 Juan Bernardo Vazquez Gomez. [Online].
] http://www.aliat.org.mx/BibliotecasDigitales/sistemas/Arquitectura_computadoras_I.pdf
[3 Miguelangel Fraga Aguilar. [Online]. http://fragaitm.webcindario.com/arqui/Apuntes
] %20unidad%201a.pdf
[4 Jos Antonio de Frutos Redondo and Ral Durn Daz. (2005) Aut. [Online].
] http://hpc.aut.uah.es/~rduran/Areinco/pdf/n_tema2.pdf
[5 Universidad de Cundinamarca. (2015, Sep.) [Online].
] https://informaticafloridablanca.files.wordpress.com/2011/03/hardware-interno.pdf
[6 Universidad Veracruzana. (2015, Sep.) [Online].
] http://www.uv.mx/iiesca/files/2013/01/computadoras2003-2.pdf
[7 Edgardo Adrin Franco Martnez. (2012, Octubre) Algoritmia y programacin
s.pdf
[3 Rafael Vzquez Prez. (2015, Octubre) [Online].
1] http://rvazquez.org/Misitio/Arquitectura_de_Computadoras_files/buses1.pdf
[3 Jos Manuel Mendas Curadros. www.fdi.ucm.es. [Online].
2] http://www.fdi.ucm.es/profesor/mendias/512/docs/tema7.pdf
[3 Adolfo J. Millan. (2002, Marzo) www.zator.com. [Online].
3] http://zator.com/Hardware/H2_4.htm
[3 Universidad de la Repblica. (2014) www.fing.edu.uy. [Online].
4] http://www.fing.edu.uy/tecnoinf/mvd/cursos/arqcomp/material/2014/teo/arq-teo07.pdf
[3 Cano Harriete Martinez. (2007, Agosto) docentes.uni.edu.ni. [Online].
5] http://docentes.uni.edu.ni/fec/Giovanni.Saenz/ArquitecturaMaquinasII/Unidad2.pdf
[3 Instituto Tecnologico De Piedras Negras. [Online].
6] http://itpn.mx/recursosisc/5semestre/arquitecturadecomputadoras/Unidad%20II.pdf
[3 Universidad de Malaga. [Online]. http://www.ac.uma.es/~sromero/so/Capitulo1.pdf
7]
[3 Dario Alejandro Alpern. (2009) www.alpertron.com.ar. [Online].
8] http://www.alpertron.com.ar/80386.HTM
[3 UNNE. exa.unne.edu.ar. [Online].
9] http://exa.unne.edu.ar/informatica/arquitectura/archivos/Unidad5_CPU_est_funcion_part
e3.pdf
[4 Universidad de la Republica. (2010) www.fing.edu.uy. [Online].
0] https://www.fing.edu.uy/inco/cursos/arqsis2/teorico/clase03.pdf
[4 Facultad de Ingenieria Universidad de la Republica. (2010) www.fing.edu.uy. [Online].
1] https://www.fing.edu.uy/inco/cursos/arqsis2/teorico/clase02.pdf
[4 Universidad de la Republica. (2014) www.fing.edu.uy. [Online].
2] https://www.fing.edu.uy/tecnoinf/mvd/cursos/arqcomp/material/2014/teo/arq-teo07.pdf
[4 Universidad De Alcal. [Online]. http://atc2.aut.uah.es/~nacho/AII/tema3.v4.6.pdf
3]
[4 Universidad De Valladolid. [Online]. http://www.infor.uva.es/~bastida/OC/conjunto.pdf
4]
[4 Universidad De Valladolid. [Online]. http://www.infor.uva.es/~bastida/OC/modos.pdf
5]
[4 Pablo Espeso. (2013, septiembre) http://www.xataka.com. [Online].
6] http://www.xataka.com/analisis/intel-core-i7-4770k-y-amd-a10-6800k-analisis
[4 Intel. www.intel.la. [Online]. http://www.intel.la/content/www/xl/es/chipsets/performance7] chipsets/mobile-chipset-hm87.html
[4 Carlos A. Talay. http://carteleras.webcindario.com. [Online].
8] http://carteleras.webcindario.com/Arquitect.pdf
[4 ITPN. (2015) www.itpn.mx. [Online].
9] http://www.itpn.mx/recursosisc/5semestre/arquitecturadecomputadoras/Unidad
%20IV.pdf
[5 Jose Lisandro Aguilar Castro and Ernst Leiss , Introduccion a la computacion paralela.
0] Merida, Venezuela: Graficas Quinteto, 2004.
[5 Universidad De Valencia. [Online].
1] http://informatica.uv.es/iiguia/AAC/AA/apuntes/aic_intro.pdf
[5 Luis Miguel De La Cruz. (2009) [Online].
2] http://mmc2.geofisica.unam.mx/luiggi/CCP/02pres.pdf
[5 Sergio Nesmachnow and Gerardo Ares. (2010) [Online].
3] http://www.fing.edu.uy/inco/cursos/hpc/material/clases/Clase2-2010.pdf