LABORATORIO

3 DE CIRCUITOS DIGITALES

COMPUERTAS LOGICAS II
OBJETIVOS:

Sealar que compuertas habilitan o inhiben a una seal con una entrada de control.
Comprender el significado de inhibir o habilitar.

FUNDAMENTO TEORICO:
Cada una de las compuertas lgicas ya estudiadas anteriormente se puede usar para controlar el
paso de una seal lgica de entrada a travs de la salida.
Se dice que una seal est habilitada cuando al pasar por una compuerta lgica, esta pasa sin
ningn inconveniente pero se da dos casos: cuando pasa en forma normal o forma complementada.
En cambio una seal ser inhibida cuando al ingresar por una compuerta lgica esta desaparece y
en respuesta a esta nos aparece dos seales diferentes, estas son Inhibe High (alto) o inhibe low
(bajo).
A continuacin presentaremos algunas compuertas que habilitan o inhiben:

Figura N1: cuatro compuertas bsicas pueden habilitar o inhibir el paso de una seal de entrada

COMPUERTAS LOGICAS II

LABORATORIO
3 DE CIRCUITOS DIGITALES

Como se observa de la figura anterior se ha realizado el esquema de salidas de una seal lgica de
4 compuertas en donde la seal de color rojo es la seal a estudiar y la seal de azul es la forma
complementada, esto sucede debido a una entrada de control que puede ser alto o bajo. Por
ejemplo de la figura anterior para el caso de la compuerta NAND, la seal sale de forma invertida
(complementada) si le aplicamos una entrada de control de nivel 1, pero sigue siendo habilitada, en
cambio si aplicamos una entrada de control de nivel 0 la salida sera 1 (inhibe high).
En otras palabras decir que una seal sea habilitada no quiere decir que salga tal y como este, es
por eso que se dice que una seal tambin est habilitada en su forma complementada lo ms
importante es que la seal no desaparezca.
PARTE EXPERIMENTAL:
Materiales:

Fuente 5v
Compuertas: 7400 7402 7432 7408 7486 74266
Resistencias: 68(2) - 220(6)
Timer 555

Procedimiento:
Procederemos a armar el siguiente circuito usando dichas compuertas:
+5V

R11

ON

1
2

1k

U1:A

DSW1

U2:A

DIPSW_2
OFF

R6
68

3
74LS32

U6:A

1
1

2
74LS08

U5:A

2
3

2
74LS00

U4:A

1
3

4
3

U3:A

1
3

2
74LS02

2
74LS86

74LS266

R1

R2

R3

R4

R5

220

220

220

220

220

R8
220

D1

D2

D3

D4

D5

D6

LED-GREEN

LED-BLUE

LED-RED

LED-YELLOW

LED-BLUE

LED-GREEN

R7
4

VCC

U7
Q
DC

10k

3
7

R10
89

R9

CV

C2

TR

103pF

GND

20k
TH

6
NE555

COMPUERTAS LOGICAS II

C1

D7
LED-YELLOW

100uF

LABORATORIO
3 DE CIRCUITOS DIGITALES

Figura N2: circuito armado en simulador Proteus

Luego de haber realizado el esquema, podremos saber que compuertas hacen pasar la seal, esto
lo sabremos ayudndonos de una seal.
Y cmo obtenemos tal seal? Esto es muy sencillo, nos ayudamos de la salida del timer en modo
astable en donde la patilla 3 del timer remplazar a la a una de las entradas del dip, y con eso nos
bastara para obtener una seal aproximadamente por 1 segundo luego la otra entrada ser un 1
lgico o un 0 lgico (high o low respectivamente). Y con eso obtendremos las salidas respectivas de
cada compuerta lgica haciendo variar la entrada de control.

Figura N3: circuito montado en un protoboard

De la figura anterior se puede observar que la seal es reconocida mediante el encendido de un led
amarillo que est en la salida del timer en modo astable y luego que el la otra entrada (nmero 2) del
dip est en un 0 lgico, est es la entrada de control. Luego vemos a continuacin otros leds que se
encienden junto con el led de la seal, entonces diremos que si ocurre ello, pero parpadeando el led,
tales compuertas estn habilitando la seal pero si estn encendidos y no se apagan entonces se
dice que esta inhibido high caso contrario estando apagado inhibido low.
Cabe rescatar que en el caso de las compuertas con NAND, OR, AND, NOR y XOR fue muy sencillo
la conexin entre ellas, pero para el caso de la compuerta XNOR, debemos tener cuidado porque a
este se le debe agregar una resistencia de su salida, que va a 5v esto quiere decir que es un OPEN
COLLECTOR OUTPUTS.

COMPUERTAS LOGICAS II

LABORATORIO
3 DE CIRCUITOS DIGITALES

A continuacin presentaremos la tabla de las compuertas y como es su salida en funcin a la

entrada de control y la seal
CUADRO DE RESULTADOS

seal

AND

NAND

OR

NOR

XOR

XNOR

Inhibe low

Inhibe high

habilitado

habilitado

habilitado

habilitado

habilitado

habilitado

Inhibe high

Inhibe low

habilitado

habilitado

0
A

Donde:
La seal puede estar en bajo (0 lgico) o alto (1 lgico)
La lnea de arriba indica que est habilitada pero de forma complementada esto significa que la
seal llega pasa pero en sentido inverso. La seal aqu parpadea, osea se apaga por un tiempo y
luego se enciende de forma peridica
Inhibe low se manifiesta mediante el apagado permanente de alguno de los leds, mientras que
inhibe high estn prendidos de forma permanente algunos leds.
CONCLUSIONES Y OBSERVACIONES:
Podemos decir que las compuertas lgicas como AND NAND OR Y NOR de dos entradas segn lo
anterior pueden habilitar de forma normal o complementada, pero tambin pueden inhibir, esto
experimentado en el cuadro es no hacer pasar la seal.
En Cambio las compuertas XOR y XNOR solo habilitan de forma normal o complementada pero no
inhiben.
Las compuertas lgicas en general trabajan de acuerdo a un patrn establecido, tanto experimental
como tericamente, es por ello que sin la necesidad de usar dichas compuertas en protoboard y
armar el circuito anterior podemos llegar a tal conclusin que algunas de ellas hacen pasar la seal y
otras no, eso se debe a que cada compuerta tiene una definicin que usndola podemos llegar a la
misma respuesta.
Por ejemplo sea: sea A una seal cuadrada y B la seal de control, obviamente la que vamos hacer
variar es la seal de control en un 1 lgico o un 0 lgico usando de referencia la compuerta XNOR:
la compuerta XNOR est definido por AB + AB, de esto si B =0, tendramos A.0+A1, lo cual la
respuesta seria A pero si B=1 entonces tendramos A.1+A.0, esto equivaldra a la seal A.
BIBLIOGRAFIA:

Diseo digital, Wakerly, Pearson, 3ra. Ed., 2001

Sistemas digitales, principios y aplicaciones, Tocci, Widmer, Prentice Hall, 8va. Ed., 2003
Dispositivos lgicos programables y sus aplicaciones, Mandado, Thomson, 2002.

COMPUERTAS LOGICAS II

LABORATORIO
3 DE CIRCUITOS DIGITALES

Problemas de Circuitos y Sistemas Digitales, Baena Oliva y otros, McGraw-Hill, 2001

COMPUERTAS LOGICAS II