Documente Academic
Documente Profesional
Documente Cultură
Professor Responsvel:
Prof. Alexandre Ferrari de Souza (INEP/EEL UFSC)
Dezembro/2000
Caixa Postal 5119, CEP: 88.040-970 - Florianpolis - SC
Tel. : (048) 331.9204 - Fax: (048) 234.5422 Internet: www.inep.ufsc.br
NDICE
AGRADECIMENTOS............................................................................................................................................ 4
INTRODUO ....................................................................................................................................................... 6
ETAPAS DE PROJETO......................................................................................................................................... 8
6.4.7
Pino 8 Amostra do valor mdio da tenso da rede ................................................................................ 62
6.4.8
Pino 9 Tenso de referncia .................................................................................................................. 63
6.4.9
Pino 10 Enable ................................................................................................................................... 63
6.4.10
Pino 12 e Pino 14 Ajuste da freqncia de comutao..................................................................... 64
6.4.11
Pino 13 Soft Start.......................................................................................................................... 64
6.4.12
Pino 15 - +Vcc ..................................................................................................................................... 64
6.4.13
Pino 16 Driver .............................................................................................................................. 64
6.5
DIMENSIONAMENTO DOS COMPONENTES DO CIRCUITO DE CONTROLE E COMANDO ........................................ 65
6.5.1
R8, R9, Rsh e C9 Proteo contra sobrecorrente .................................................................................. 65
6.5.2
R1 e R16 Sada do multiplicador e parmetro do oscilador de frequncia ........................................... 67
6.5.3
R2,R3,C1 e C2 Regulador de corrente................................................................................................... 67
6.5.4
R10 e R11 Amostra da forma de onda da tenso da rede...................................................................... 69
6.5.5
R6, R7, P1, Ra1, Ra2 e C3 Regulador de tenso e amostra da tenso de sada.................................... 69
6.5.6
R12, R13, R14, C6 e C7 Filtro passa baixa de plo duplo .................................................................... 71
6.5.7
C8, C10 e R15........................................................................................................................................... 72
6.5.8
C5 Definio da freqncia de comutao............................................................................................ 72
6.5.9
C4 Definio do tempo de partida progressiva ..................................................................................... 72
6.5.10
Rg1, Rg2, Dg1, Dg2, Dzg e Tg Driver externo ................................................................................. 72
6.6
SIMULAO .................................................................................................................................................... 73
7
INTRODUO .................................................................................................................................................. 76
DEFINIO DA CARGA DA FONTE AUXILIAR ................................................................................................... 77
DIMENSIONAMENTO DOS COMPONENTES DA FONTE AUXILIAR ....................................................................... 79
SIMULAO .................................................................................................................................................... 82
ESPECIFICAO DOS CAPACITORES CY........................................................................................................... 88
ESPECIFICAO E PROJETO DOS INDUTORES L1 E L2 ..................................................................................... 88
10
11
12
13
14
BIBLIOGRAFIA................................................................................................................................................. 113
15
1 AGRADECIMENTOS
Os engenheiros Alessandro Luiz Batschauer, Anis Czar Chehab Neto e Clvis Antnio
Petry gostariam de expressar seus agradecimentos:
Ao Professor Alexandre Ferrari de Souza, o qual no mediu esforos no sentido de transmitir
o mximo conhecimento possvel na disciplina de Correo de Fator de Potncia para Fontes de
Alimentao, orientando invejavelmente o projeto e implementao prtica do pr-regulador em
estudo;
Ao Professor Arnaldo Jos Perin, que se prontificou a esclarecer pontos nbios na fase de
projeto do pr-regulador, mostrando-se um entusiasta no ensino de eletrnica de potncia, exemplo
para os educadores da rea;
Ao colega e mestre em Eletrnica de Potncia Srgio Vidal Garcia Oliveira, o qual com
companheirismo e compreenso ofertou-nos material e conhecimentos a respeito do pr-regulador
em estudo;
Aos tcnicos Lus Marcelius Coelho e Antnio Lus Shalata Pacheco que nos ajudaram na
confeco da placa de circuito impresso e na obteno de material para a montagem do prottipo;
Aos colegas de doutorado, mestrado e engenheiros do INEP que sempre nos forneceram
informaes precisas e de grande valor, nos momentos em que solues fugiam aos olhos da
equipe;
A todos os colaboradores do INEP, na pessoa de seu coordenador, professor Ivo Barbi, sem os
quais o INEP no existiria, e assim nos privaria da aquisio de conhecimentos tecnolgicos de
ponta na rea de eletrnica de potncia.
2 INTRODUO
Em uma rede de distribuio de energia eltrica, o fator de potncia definido como a razo
entre a potncia ativa (watts) e a potncia aparente (volt-ampres). O valor timo para esta relao
a unidade, valor que obtido somente quando a corrente na rede tem a forma de uma senide e est
em fase com a tenso da rede, considerando-se, naturalmente, que esta tambm tem a forma de uma
senide. Sabe-se que, somente as componentes de corrente que satisfazem este requisito, transferem
energia carga, logo, componentes de corrente que estejam defasadas da tenso da rede ou possuam
uma freqncia distinta da freqncia da rede, no transferem energia carga, contribuindo para as
perdas totais de energia no sistema. A presena de tais componentes obriga as concessionrias e o
prprio cliente a superdimensionarem as redes de alimentao, o que aumenta os custos das
instalaes.
No passado, a principal causa do baixo fator de potncia era a diferena de fase entre tenso e
corrente, resultante da caracterstica indutiva dos motores eltricos, os quais eram responsveis por
uma grande fatia da carga total atendida pelas companhias de fornecimento de energia eltrica.
Neste caso, o fator de potncia igual ao co-seno do ngulo de defasagem entre a tenso e a
corrente (unitrio quando o ngulo zero). Esta diferena de fase pode ser corrigida pela simples
adio de bancos de capacitores, corretamente dimensionados, em paralelo com a mquina, como
tem sido feito por muitos anos e ainda hoje implementado em algumas situaes.
Com o crescimento da indstria eletrnica durante as dcadas ps-guerra e, mais
recentemente, o enorme incremento do nmero de computadores e outros equipamentos
incorporando retificadores seguidos por capacitores de filtro, a natureza do problema foi alterada. A
corrente exigida por esse circuito tipicamente no-senoidal, como pode-se ver na Fig. 2.
Vin
D1
D2
Vin
+ -
D3
+
-
Carga
Iin
D4
Pode-se verificar que a corrente drenada da rede por um retificador com filtro capacitivo a
soma de muitas componentes de diferentes freqncias, sendo que a nica responsvel pela
transferncia de energia carga a componente fundamental. O fator de potncia desta estrutura
bastante baixo, estando na ordem de 0,6 , tendendo a piorar a medida que se aumenta a potncia do
circuito; logo, formas de solucionar este problema devem ser estudadas.
Uma soluo, bastante empregada pela indstria, de forma a eliminar a distoro da corrente
na entrada de um retificador com filtro capacitivo o emprego de um pr-regulador que opera entre
o retificador e o capacitor de filtro, forando a corrente de entrada a ter a mesma forma de onda da
tenso de entrada. A sua funo bastante simples de ser entendida: ao invs do capacitor de sada
ser carregado pela fonte de entrada somente uma vez a cada semiperodo da rede, ocasionando o
aparecimento de um pico de corrente durante um curto intervalo de tempo, passa-se a carregar este
capacitor vrias vezes em pequenos intervalos de tempo, dentro de todo o semiperodo de rede. O
pr-regulador nada mais do que um conversor CC-CC; logo, comandando seu interruptor do
conversor com a correta modulao do sinal de comando, carrega-se o capacitor de filtro drenando
da rede uma corrente bem prxima de uma senide.
A princpio, todos os conversores bsicos CC-CC podem ser utilizados como pr-reguladores
de alto fator de potncia, porm, a topologia que recebeu maior destaque para esse tipo de aplicao
foi a do conversor Boost, em funo de apresentar uma srie de vantagens em relao s outras
topologias. O presente trabalho visa o estudo e a implementao prtica de um pr-regulador
utilizando esta topologia.
O conversor Boost pode operar como estgio pr-regulador de alto fator de potncia tanto em
conduo contnua quanto descontnua, assim como tambm no modo de conduo crtica. Para
potncias de ordem elevada, como o caso do presente trabalho, o modo de conduo contnua
torna-se o mais adequado em funo de manter os esforos de tenso e corrente nos semicondutores
menores. Dentro desse modo de operao existem basicamente trs tcnicas de controle: controle
por histerese, por corrente de pico e por corrente mdia, sendo que este ltimo o que tem se
mostrado o mais adequado atualmente e, por isso, o mais amplamente utilizado. Para este tipo de
controle, atualmente existe um circuito integrado (UC3854 da Unitrode [6]) que torna a aplicao
dessa tcnica bastante simples, como se verificar no decorrer do trabalho.
3 ETAPAS DE PROJETO
Abaixo mostram-se as etapas que foram desenvolvidas no projeto, implementao e ensaios
do pr-regulador Boost. Algumas etapas possuem alm da parte formal, uma etapa de simulao,
conforme a necessidade.
Especificaes Tcnicas
Conversor Boost
Simulao
Comando e Controle
Simulao
Fonte Auxiliar
Simulao
Montagem e Ajustes
Ensaios
Aquisies
Fluxograma 1.
Po = 600W
- Potncia de sada;
Vo = 400V
V = 5%Vo
i = 10%Ipico
Top = 400C
- Temperatura de operao;
T = 400C
fs = 130kHz
- Freqncia de comutao;
Filtro de entrada;
Com base nas especificaes dadas anteriormente, define-se na Fig. 3 o diagrama de blocos
da fonte de alimentao com alto fator de potncia a ser implementada.
Rede
Tenso
Universal
Partida
e
Proteo
Retificador e
Pr-regulador
Boost
Filtro
de
EMI
Fonte
Auxiliar
Carga
Realimentao
Controle
e Comando
10
de
entrada
Filtro de EMI
Ponte retificadora
Lin
NA
F1
Rel
L1
Rstart
Lsn
Csn
Ra1
Sb
Cf
Cx
Vin
Db
B1
Cy
Dsn
Vg
Rvar
Cy
Cdes
Vsh
0
R2
R6
R3
Fonte auxiliar
Ra2
Rsh
R1
Co
P1
ILin
L2
Dsn
R8
C3
R7
C1
Driver externo
C2
5
Rb
11
Dg2
Rc
Dg1
2
Taux
C9
R9
Dz1
D1
Tg
9
C8
Rs
Rg2
Dzg
Rg1
UC3854
R10
R11
6
Rs1
R12
C1
Laux
8
Rel
C6
terra
R13
Dz2
Caux
C2
Vg
16
R14
15
10
13
14
12
R15
C7
+Vcc
C10
C4
C5
R16
D2
11
construo do par de indutores acoplados (L1/L2) feita de tal modo que a corrente principal no
encontra oposio, pois a indutncia de disperso, se os enrolamentos forem enrolados sobre um
ncleo toroidal, praticamente nula. No entanto,
12
13
Lin
+
Sb
Vin
Co
Ro
Vo
-
14
pico em t1. No instante t1 o interruptor aberto. A corrente da carga nesta etapa de funcionamento
fornecida pelo capacitor Co. Na Fig. 6 mostra-se o circuito do conversor para a primeira etapa de
funcionamento. O tempo de durao desta etapa determinado pelo circuito de controle e comando
em funo da tenso de sada, do valor mdio da tenso de entrada e da amostra de corrente no
indutor boost.
Lin
Db
+
Sb
Vin
Co
Ro
Vo
-
I in (t ) = I o ( mn ) +
Vin
t
Lin
(Eq. 1)
Lin
+
Vin
Sb
Co
Ro
Vo
-
15
I in (t ) = Ip
Vo Vin
t
Lin
(Eq. 2)
Db
Lf
Vin +
-
Sb
Cf
Co
I
amostrada
Comando
e
Controle
Ro
16
Na Fig. 9 mostra-se a forma de onda da corrente no indutor boost. Por esta forma de onda
nota-se a presena de harmnicas de alta freqncia na corrente de entrada, que a mesma do
indutor boost para um semi-perodo da rede. Desta forma torna-se necessrio incluir no circuito do
pr-regulador um filtro passa-baixa, a fim de impedir a propagao destas harmnicas de corrente
para a rede. Este filtro passa-baixa implementado inserindo-se um indutor em srie com a rede e
um capacitor em paralelo com a entrada da ponte retificadora a diodos. Como a indutncia
necessria para este filtro pequena, pode-se fazer uso da prpria indutncia de linha (da rede CA).
Lin
Lin
Vin ( t ) = Vp sen(t )
(Eq. 3)
Como o conversor est operando em conduo contnua, a relao entre a tenso de entrada e
17
=
Vin 1 D
Vp sen(t ) 1 D(t )
(Eq. 4)
Isolando-se D(t) tem-se a expresso que define a razo cclica para um perodo completo de
funcionamento do conversor boost, o que equivale a meio perodo de rede:
D ( t ) = 1
Vp
sen(t )
Vo
(Eq. 5)
0.8
D()
0.6
p/ t = n
n = 0,1,2,...
(Eq. 6)
18
p/ t = (2 n + 1)
n = 0,1,2,...
(Eq. 7)
Vp sen(t ) = L in
di Lin
dt
(Eq. 8)
Vp sen(t ) = L in
i Lin
t
(Eq. 9)
(Eq. 10)
(Eq. 11)
Definindo-se o termo a esquerda da (Eq. 11) como variao de corrente parametrizada ( i Lin )
tem-se:
i Lin =
Lin i Lin
Vp Ts
(Eq. 12)
19
0.6
i Lin ()
0.4
0.2
Esta curva mostra que a mxima variao de corrente parametrizada ocorre em /2 e dada
por:
i Lin = sen(t )
Vp
2 88
sen 2 (t ) = sen
sen 2 = 0,689
Vo
2
400
2
(Eq. 13)
Lin =
i Lin Vp
i Lin max fs
(Eq. 14)
Po
600
=
= 2,87 A
Vin 0,95 220
20
(Eq. 15)
(Eq. 16)
I in _ ef _ max =
Po
600
=
= 7,10A
Vin _ min 0,95 88
(Eq. 17)
(Eq. 18)
(Eq. 19)
(Eq. 20)
i Lin Vp
0,689 124,45
=
= 0,657 mH
i Lin max fs
1,004 130k
(Eq. 21)
AeAw =
(Eq. 22)
21
Onde:
Ae
Aw
Kw = 0,7
Jmax = 300A/cm2 -
Densidade de corrente;
Bmax = 0,25T
Os valores de Kw, Jmx e Bmx so valores tpicos de projeto [7], para as especificaes
anteriormente apresentadas.
Portanto o produto AeAw ser:
AeAw =
(Eq. 23)
(Eq. 24)
Aw = 3,7cm 2
(Eq. 25)
AeAw = 19,68cm 4
(Eq. 26)
Lt = 19cm
(Eq. 27)
Ve = 78,2cm 3
- Volume do ncleo
(Eq. 28)
N Lin =
L in I in _ pico _ max 10 4
B max Ae
0,657m 10,04 10 4
= 49,60 50 espiras
0,25 5,32
(Eq. 29)
N L in 2 o Ae 10 1
L in
50 2 4 10 7 5,32 10 1
= 2,54mm
0,657m
22
(Eq. 30)
S Lin =
I in _ ef _ max
J max
7,10
= 0,024cm 2
300
(Eq. 31)
Podem ser usados trs (3) condutores de 18 AWG em paralelo. A resistividade e rea do
condutor isolado, para o condutor 18 AWG so dadas por:
S18 AWG = 0,008231cm 2
(Eq. 32)
(Eq. 33)
(Eq. 34)
R fio = N Lin
18 AWG @ 100 0
3
lt = 50
0,000280
19 = 0,089
3
(Eq. 35)
(Eq. 36)
x = 1,4017
y = 2,3294
23
B max =
(Eq. 37)
Ve
B max
0,025
Pnucleo = Cm fs x
= 7,9292 10 3 130k1, 4017
2
2 1000
2,3294
78,2
= 0,337 W
1000
(Eq. 38)
(Eq. 39)
(Eq. 40)
(Eq. 41)
Possibilidade de construo
A rea de janela necessria dada por:
Aw nec =
50 3 0,009735
= 2,067cm 2
0,7
(Eq. 42)
24
Aw nec 2,067
=
= 0,559
Aw
3,7
(Eq. 43)
Pode-se notar que possvel construir o indutor, ou seja, a rea de janela disponvel maior
do que a rea necessria pelo enrolamento.
(Eq. 44)
Co =
600
Po
=
= 99,47F 100F
4 f Vo Vo 4 60 400 20
(Eq. 45)
Pode-se usar ento dois capacitores de 220F x 250V ligados em srie, resultando em um
capacitor de 110F x 500V.
I Sb _ ef _ max = I in _ ef _ max
8
400
(Eq. 46)
A corrente de pico sobre o interruptor boost igual a corrente de pico no indutor boost:
I Sb _ pico _ max = I in _ pico _ max = 10,04A
(Eq. 47)
25
VSb _ max = Vo +
Vo
20
= 400 +
= 410V
2
2
(Eq. 48)
O interruptor escolhido foi o IRFP 460, que um MOSFET com as seguintes caractersticas:
I p = 80A
VDS = 500V
R DS _ on = 0,27
R jc = 0,45 / W
R cd = 0,24 / W
Tf = 58 10 9 s
Tr = 59 10 9 s
130k
Vo =
(59n + 58n ) 0,9 10,04 400 = 19,43W
2
2
(Eq. 49)
(Eq. 50)
(Eq. 51)
26
(Eq. 52)
27
I Db _ med =
Po 600
=
= 1,5A
Vo 400
(Eq. 53)
I Db _ ef _ max =
3
8
3
8
2 88 10,04
= 1,92A
400
(Eq. 54)
VDb _ max = Vo +
Vo
20
= 400 +
= 410V
2
2
(Eq. 55)
O diodo a ser utilizado ser o MUR 460 que possui as seguintes caractersticas:
I F = 4A @ 40 0
I F = 2,5A @ 100 0
Vr = 600V
I Dret _ med = 0,45 ( I in _ pico _ max + I Lin ( mx ) ) = 0,45 (10,04 + 1,004) = 4,97 A
(Eq. 56)
28
(Eq. 57)
(Eq. 58)
I D = 7 A @ Tc = 117 0 C
Corrente direta;
Vr = 800V
50 f r f f
fs
10
50 60 f f
130k
10 3kHz f f 13kHz
f f = 8kHz
(Eq. 59)
(Eq. 60)
29
C1 =
L f (2 f f )
150 (2 8k )2
= 2,6F
(Eq. 61)
Db
Ls
Cs
+
Ii
Ds1
Sb
Ds2
Vo
Circuito snubber
30
Db
Ls
iLs
+
vCs_
Cs
+
Ii
Ds1
_ Vo
Ds2
Cs
Ds1
Ds2
_ Vo
Sb
Primeira etapa.
Db
Segunda etapa.
Db
Ls
iLs
+
vCs_
+
vCs_
Cs
+
Ds1
_ Vo
Ds2
iLs
Ls
Cs
+
Ii
Ds1
Sb
Ds2
_ Vo
Sb
Terceira etapa.
Db
iLs
+
vCs_
Quarta etapa.
Db
Ls
+
vCs_
Cs
+
Ii
Ls
Ii
Sb
Ii
iLs
Ds1
_ Vo
Ds2
iLs
Ls
Cs
+
Ii
Ds1
Ds2
Sb
Sb
Quinta etapa.
Sexta etapa.
Db
+
vCs_
iLs
Ls
Cs
+
Ii
Ds1
Ds2
_ Vo
Sb
Stima etapa.
Fig. 15 - Etapas de funcionamento.
_ Vo
31
Durante esta etapa, conduz o diodo principal, transferindo energia da fonte de entrada para a
carga.
2a etapa: (t1 t2) Etapa linear.
O interruptor principal comandado a conduzir. A corrente que circula pelo indutor (Ls)
decresce linearmente e a corrente sobre o interruptor principal cresce linearmente com a mesma
derivada. Isto ocorre at que a corrente pelo indutor se anule. A tenso sobre o interruptor vai a
zero.
3a etapa: (t2 t3) Etapa linear (recuperao do diodo).
A corrente que circula pelo indutor inverte de sentido e cresce linearmente, armazenando
energia, at que o diodo principal recomponha sua capacidade de bloqueio.
4a etapa: (t3 t4) Etapa ressonante.
A corrente de entrada circula pelo interruptor principal. Nesta etapa, no circuito real, se d a
armazenagem de energia no indutor de entrada.
6a etapa: (t5 t6) Bloqueio do interruptor principal.
32
capacitor descarrega parte da energia acumulada. Esta etapa ocorre at que a corrente que circula
pelo indutor se iguale corrente de entrada, onde ocorre o bloqueio do diodo Ds2.
7a etapa: (t6 t7) Etapa linear.
A corrente de entrada circula por Ds1, Cs e Ls, descarregando o resto da energia do capacitor.
A tenso sobre o capacitor vai a zero de modo linear. Quando esta tenso se anula, o diodo Ds1
bloqueia e volta-se a primeira etapa.
As principais formas de onda deste circuito so apresentadas na Fig. 16. Verifica-se que,
praticamente, s h perda de energia durante o bloqueio do interruptor principal. Com a utilizao
de MOSFETs esta perda muito pequena, j que o bloqueio deste tipo de semicondutor muito
rpido.
t3
t1
iLs
t5
t7
Ii
Irr
t2
vCs
t6
Vc
Vc1
t4
Vo Irr + Ii
iSb
vSb
t
Ii
iDb
vDb
Vo
Vc
Ii
Vc1
t
t0
Irr
t1 t2 t3 t4
DTs
t5 t6
t7
33
Lr' =
3 Vo t rr
I in _ pico _ max
(Eq. 62)
Conhecendo-se o tempo de recuperao reversa do diodo boost (trr), que para o MUR 460
dado por:
t rr = 60 10 9 s
(Eq. 63)
Lr' =
3 400 60n
= 7,1H
10,04
(Eq. 64)
Cr ' =
4 t com 2
(Eq. 65)
2 Lr '
(Eq. 66)
Cr ' =
4 81n 2
2 7,1
= 374pF
(Eq. 67)
34
Por simulao obteve-se os seguintes valores para Lr e Cr de modo a buscar a melhor atuao
do Snubber na topologia proposta:
Lr = 10H
(Eq. 68)
Cr = 45nF
(Eq. 69)
AeAw =
L r I in _ pico _ max I Db _ ef 10 2
kw B max J max
(Eq. 70)
Onde:
Ae
Aw
Kw = 0,7
Jmax = 300A/cm2
Densidade de corrente;
Bmax = 0,25T
Os valores de Kw, Jmx e Bmx so valores tpicos de projeto [7], para as especificaes de
projeto anteriormente apresentadas.
Portanto o produto AeAw ser:
AeAw =
10 10,04 1,93 10 2
= 0,037cm 4
0,7 0,25 300
(Eq. 71)
35
Ae = 0,23cm 2
(Eq. 72)
Aw = 0,27cm 2
(Eq. 73)
AeAw = 0,0621cm 4
(Eq. 74)
Lt = 3,6cm
(Eq. 75)
Ve = 9cm 3
- Volume do ncleo
(Eq. 76)
N Lr =
L r I in _ pico _ max 10 4
B max Ae
10 10,04 10 4
= 17,5 18 espiras
0,25 0,23
(Eq. 77)
lg =
N L r 2 o Ae 10 1
Lr
18 2 4 10 7 0,23 10 1
= 0,94mm
10
(Eq. 78)
S Lin =
I Db _ ef
J max
1,93
= 0,0064cm 2
300
(Eq. 79)
Pode-se usar ento um condutor de 19 AWG. A resistividade e rea do condutor isolado, para
o condutor 19 AWG so dadas por:
S19 AWG = 0,006527 cm 2
(Eq. 80)
(Eq. 81)
(Eq. 82)
36
R fio = N Lr
19 AWG @ 100 0
1
lt = 18
0,000353
3,6 = 0,02287
1
(Eq. 83)
(Eq. 84)
x = 1,4017
y = 2,3294
B max =
(Eq. 85)
Ve
B max
0,025
Pnucleo = Cm fs x
= 7,9292 10 3 130k 1, 4017
2
1000
2
2,3294
9
= 0,039W
1000
(Eq. 86)
(Eq. 87)
(Eq. 88)
37
(Eq. 89)
Aw nec =
18 1 0,007794
= 0,2cm 2
0,7
(Eq. 90)
k ocup =
Aw nec
0,2
=
= 0,74
Aw
0,27
(Eq. 91)
Pode-se notar que possvel construir o indutor, ou seja, a rea de janela disponvel menor
do que a rea necessria pelo enrolamento.
Db
0.657mH
Lsn
10uH
MUR460
Cr
45nf
Dsn
MUR460
Sb
Vin
124.45V
Dg
38
Dsn
MUR460
IRFP460
Rg
Co
Ro
100uF
267ohm
22
Vg
D = 1
sen = 1
sen = 0,69
2
Vo
2
400
2
(Eq. 92)
Ton = D Ts =
D 0,69
=
= 5,3s
fs 130k
(Eq. 93)
800V
Vo
600V
400V
200V
Vin
0V
0s
4ms
8ms
12ms
16ms
Time
20ms
22ms
39
6.0A
I
Lin
5.0A
4.0A
10A
0A
I
Sb
-10A
10A
I
Db
0A
-10A
21.51003ms
21.51500ms
21.52000ms
21.52500ms
21.53000ms
21.53500ms
Time
25.0
Bloqueio
Entrada em conducao
20.0
10.0
I
Sb
Sb
-3.5
Time
40
25.0
Entrada em conducao
Bloqueio
20.0
10.0
I
Sb
Sb /20
-3.5
Time
150A
I
Inrush
100A
50A
0A
Time
41
Pode-se concluir que necessrio limitar a corrente de partida do pr-regulador. Isto feito
usando-se um resistor de alta potncia em srie com a rede, dimensionado para limitar a corrente de
partida em valores tolerveis pelos componentes do circuito (diodos, indutor boost, resistor shunt,
etc). Aps um tempo pr-definido, em funo do crescimento da tenso na sada, o resistor de
partida curto circuitado atravs de um rel.
42
Db
+
D2
S1
Vin
+
-
Co
D3
D4
Sensor
de
Corrente
Controle
e
Comando
Verifica-se que neste tipo de controle, disponvel em alguns integrados comerciais como o
UC3854, alm de se fazer um sensoramento da corrente no indutor Lin, existe um controle da
tenso de sada e um sensoramento da tenso da rede.
O projeto adequado dos circuitos de controle e a anlise de estabilidade do sistema so pontos
43
Vin
Vo
Sb
ILin
D
Filtro
P.B.
PWM
Ri(s)
ei(s)
+
-
+
Iref
B
2
Vref
Multiplicador
A.B
C
ev(s)
A
Rv(s)
Pode-se verificar que a malha de controle consiste de duas malhas de realimentao: uma
interna de corrente e uma externa de tenso.
O regulador de tenso Rv(s) gera um sinal de controle A de modo a tentar corrigir o erro
ev(s) existente entre a tenso amostrada de sada e um sinal de referncia. Logo, se a tenso de
sada bem maior que a tenso especificada em projeto, o sinal de controle A atua de forma a
diminuir a referncia Iref da malha interna de corrente, colocando o interruptor a conduzir por um
tempo menor. Com isto, a tenso de sada mantida no valor desejado de projeto. Aqui vale
ressaltar que a malha de tenso deve ter uma resposta bem mais lenta do que a malha de corrente, j
que a ondulao de 120Hz na tenso de sada no pode deixar de existir, caso contrrio, a corrente
que aparecer na entrada do pr-regulador no mais ser uma senide. Conclui-se que esta malha
deve ser sensvel a variaes no valor mdio da tenso de sada e no ao valor instantneo.
Atravs do atenuador K, amostra-se a tenso retificada da rede, a qual ir impor a forma de
onda da corrente na entrada do pr-regulador. O atenuador gera um sinal de controle B.
Atravs do filtro passa-baixa (Filtro P.B.) amostra-se um valor proporcional ao valor eficaz da
tenso da rede, logo, se por acaso a tenso da rede diminuir, o sinal de controle C atuar de forma
44
a subir a corrente de referncia colocando o interruptor a conduzir por mais tempo, mantendo-se
constante o valor mdio da tenso de sada. Atravs do diagrama pode-se verificar que a sada do
filtro passa-baixa elevada ao quadrado antes de se tornar o sinal de controle C. simples o
porqu desta operao: caso a tenso da rede decresa, isto ser sentido no s no filtro passa-baixa,
como tambm no atenuador K. Como o sinal de controle C entra no multiplicador dividindo,
enquanto que B entra multiplicando, caso a sada do filtro passa-baixa no seja elevada ao
quadrado, a corrente de referncia no ser sensvel variaes da tenso da rede, j que C se
cancelaria com B. O multiplicador, de posse dos sinais de controle A, B e C, gera uma
corrente de referncia Iref. Este sinal comparado com uma amostra da corrente do indutor Boost
e o erro ei(s) entra em um regulador de corrente Ri. A sada do regulador de corrente
comparada com um sinal dente de serra, atravs de um circuito PWM gerando o sinal de comando
para o interruptor Sb.
A funo de transferncia G(s) = ILin(s)/D(s) pode ser obtida da maneira descrita a seguir. O
modelo simplificado do conversor operando em conduo contnua de corrente e considerando a
tenso de entrada constante e a tenso de sada sem ondulao apresentado na Fig. 25.
Lin
Db
Sb
Vin
Vo
45
Vin = Vo (1 D)
(Eq. 95)
Io
= 1 D
I in
I o = (1 D) I in
(Eq. 96)
Quando o interruptor Sb est conduzindo, a tenso sobre ele zero. No intervalo em que o
mesmo se encontra bloqueado, a tenso sobre ele passa a ser Vo. Logo, pode-se concluir que o
interruptor Sb visto pela fonte de entrada Vin como uma fonte de tenso cujo valor mdio
vale Vo(1-D). A mesma anlise feita para a tenso sobre o interruptor pode ser feita para se
calcular o valor mdio da corrente na fonte de tenso de sada Vo, tendo como resultado Io = (1D)Iin. Tais aproximaes nos leva a redesenhar o circuito da Fig. 25 de modo a obter o circuito da
Fig. 26.
Lin
ILin
Vo(1-D)
+
Vin
+
-
(1-D)Iin
+
-
Vo
diLin
dt
(Eq. 97)
(Eq. 98)
46
Sabe-se que uma variao na razo cclica do interruptor Sb implica em uma variao na
corrente do indutor, logo, inserindo tal perturbao na (Eq. 98) obtm-se a (Eq. 99).
(Eq. 99)
(Eq. 100)
De modo a tornar as (Eq. 99) e (Eq. 100) verdadeiras, a (Eq. 101) deve ser vlida.
d (iLin ) Vo D
=
dt
Lin
(Eq. 101)
Aplicando Laplace a (Eq. 101) tem-se a (Eq. 102), a qual representa a funo de transferncia
do conversor Boost necessria a anlise da malha de corrente.
iLin ( s )
V
= o
D( s) s Lin
(Eq. 102)
i Lin ( s )
Vo
=
D( s )
s Lin
(Eq. 103)
47
20dB/dcada;
Porm, como foi apresentado em [2], a funo de transferncia encontrada simplificada e s
se aproximar da real para altas freqncias, j que desprezou-se a ondulao de tenso na fonte de
sada Vo. A funo real no dever apresentar ganho elevado para baixas freqncias, o que
acarreta em incremento de erro esttico. Esta informao ilustrada na Fig. 27.
Logo, o compensador a ser empregado na planta do conversor, dentre outras funes, dever
corrigir o erro esttico da mesma. Isto conseguido com um plo na origem da funo de
transferncia do compensador. Um simples integrador possui esta caracterstica, porm, a funo de
lao aberto da planta se tornaria instvel, j que a mesma cruzaria a freqncia de corte com uma
inclinao de 40dB/dcada, como ilustrado na Fig. 28. A alocao de um plo e um zero na
funo de transferncia do compensador faria com que a funo de lao aberto apresentasse erro
esttico praticamente nulo e passaria pela freqncia de corte com uma inclinao de
20dB/dcada, voltando a tornar o sistema estvel. Isto pode ser conseguido utilizando um
compensador do tipo proporcional-integral como ilustrado na Fig. 29.
dB
Funo aproximada
Funo real
-20dB/dcada
Wcorte
0
48
dB
G(jw) planta
G(jw) integrador
Wcorte
dB
-40db/dcada
G(jw) proporcional-integral
G(jw) planta
Wzero
Wcorte
-20db/dcada
49
dB
-40db/dcada
G(jw) planta
Wz
Wc
Wp2
-20db/dcada
Fig. 30 - Funo de lao aberto ilustrativa utilizando um compensador do tipo avano e atraso
de fase.
R3
C2
Vin
R2
Vo
+
(1 + s R3 C1)
s R3 C 2 C1
)
s R 2 (C1 + C 2) (1 +
C1 + C 2
(Eq. 104)
freqncia do plo 1
(Eq. 105)
50
Wz =
C1 + C 2
R3 C 2 C1
1
R3 C1
G fp (dB) = 20 log(
freqncia do plo 2
freqncia do zero
R3
)
R2
(Eq. 106)
(Eq. 107)
(Eq. 108)
Para o correto posicionamento dos plos e zeros deste compensador, deve-se ter em mente as
seguintes observaes:
Quanto maior o valor da frequncia do zero, o compensador tende a ficar mais rpido, com
transferncia de lao aberto cruze a freqncia de corte com uma inclinao que no seja
de 40dB/dcada. comum posicionar o zero uma dcada abaixo da freqncia de corte;
O ganho em faixa plana do compensador deve ser ajustado para satisfazer o critrio da
freqncia de corte;
O segundo plo geralmente posicionado na metade da freqncia de comutao.
Para se obter uma corrente de entrada praticamente senoidal e com fator de deslocamento
nulo, necessrio um sistema de controle da corrente do indutor em malha fechada. O diagrama
bsico de controle apresentado na Fig. 32.
51
Db
Sb
Vin
Vg
+
-
Vo
ILin
Rsh
-
R1
Vsh
VR1
+
R3
C2
C1
R2
-
Vc
Vg
Vds
Iref
0
A corrente no indutor circula por um resistor shunt provocando uma queda de tenso Vsh.
Uma fonte de corrente de referncia, a qual impe a forma de onda da corrente que deve circular
pelo indutor, provoca uma queda de tenso no resistor R1 dada por VR1. O compensador, da
forma como est concebido, funciona como um diferenciador, logo, ele estar sempre respondendo
com o intuito de tornar nula a diferena existente entre Vsh e VR1.
Desprezando a preocupao com a regulao da tenso de sada do circuito, o valor da
amplitude da corrente de referncia fixo, e deve ser calculada como segue (para fins de
simulao):
I ref =
R sh ( I in ( pico ) +
i Lin
)
2
R1
(Eq. 109)
onde,
I in ( pico ) = Po
1
Vin (ef )
(Eq. 110)
52
Vc ( s ) VT D( s )
(Eq. 111)
Vsh ( s ) Rsh Vo
=
Vc ( s ) VT s Lin
(Eq. 112)
(Eq. 113)
53
Com isto, para efeito de simplificao, a sada do conversor Boost pode ser representada
como indica a Fig. 33.
IDmd
Co
Ro
A corrente fornecida pela fonte de corrente igual a somatria das correntes no capacitor e no
resistor de carga, logo:
(1 D) I Lin = Co
dVo Vo
+
dt Ro
(Eq. 114)
Aplicando Laplace a (Eq. 114), obtm-se a (Eq. 115) que representa a funo de transferncia
do conversor Boost necessria ao projeto do compensador de tenso.
Vo ( s )
R (1 D)
= o
I Lin ( s ) 1 + s Co Ro
(Eq. 115)
(Eq. 116)
54
aparecimento de um erro esttico, o qual deve ser corrigido pelo compensador a ser
projetado;
estvel, j que a passagem pela freqncia de corte se d com uma inclinao de
20dB/dcada;
Se no modelo fosse considerada a resistncia srie do capacitor de sada, existiria um zero na
funo de transferncia. No entanto, este zero estaria localizado em uma freqncia muito superior
do plo formado por Ro e Co, fazendo com que o plo seja dominante em relao ao zero. Pode-se
ento desprezar o efeito do zero e a tenso de sada ter uma resposta lenta frente a variaes da
corrente de entrada.
Logo, o compensador a ser empregado na planta do conversor, dentre outras funes, dever
corrigir o erro esttico da mesma. Isto conseguido com um plo na origem da funo de
transferncia do compensador. Um simples integrador possui esta caracterstica, porm, a funo de
lao aberto da planta se tornaria instvel, j que a mesma cruzaria a freqncia de corte com uma
inclinao de 40dB/dcada, como ilustrado na Fig. 34 . A alocao de um plo na origem e um
zero na funo de transferncia do compensador faria com que a funo de lao aberto apresentasse
erro esttico praticamente nulo e passaria pela freqncia de corte com uma inclinao de
20dB/dcada, voltando a tornar o sistema estvel. Isto pode ser conseguido utilizando um
compensador do tipo proporcional-integral como ilustrado na Fig. 35. Nota-se que,
propositalmente, desenhou-se o diagrama de ganho do compensador com um ganho em faixa plana
negativo; isto necessrio para que o compensador no corrija a ondulao de tenso na freqncia
de 120Hz, correo tal que necessitaria de um ganho elevado para a atuao do compensador em
alta freqncia.
55
-40db/dcada
G(jw) planta
G(jw) integrador
-20db/dcada
Wplo
Wcorte
dB
G(jw) planta
-40db/dcada
-20db/dcada
Wplo
0
Wcorte
G(jw) proporcional-integral
Wzero
56
Vin
C3
R6
Vo
+
(Eq. 117)
onde,
w p1 = 0
Wz =
1
R7 C 3
freqncia do plo 1
(Eq. 118)
(Eq. 119)
G fp (dB) = 20 log(
freqncia do zero
R7
)
R6
(Eq. 120)
Para o correto posicionamento dos plos e zeros deste compensador, segue-se a seguinte
metodologia:
O zero dever estar alocado abaixo da freqncia de corte, para garantir que a funo de
transferncia de lao aberto cruze a freqncia de corte com uma inclinao que no seja
de 40dB/dcada. Posiciona-se o zero em uma freqncia uma dcada abaixo da
freqncia de 120Hz que deve estar presente na ondulao da tenso de sada;
Ajusta-se o ganho em faixa plana para ter um valor negativo. Considera-se 10dB um
valor adequado.
57
Para se obter uma tenso de sada com valor mdio regulado, necessrio um sistema de
controle desta tenso em malha fechada. O diagrama bsico de controle apresentado na Fig. 37.
Lin
Db
Ra1
Sb
Vin
Vg
+
-
Co
+
Ra2
ILin
Rsh
-
R1
Vsh
VR1
+
Regulador de corrente
Vg
e
PWM
C3
R7
R6
Iref'
Vc
Va
Iref
0
+
-
Vref
58
Vo R a 2
Ra1 + Ra 2
(Eq. 121)
Db
Ra1
S1
Vg
Co
P1
+
-
ILin
Ra2
Rsh
R1
Vsh
0
R2
R6
R3
R8
R7
C1
C3
C2
5
11
2
C9
Vg
16
R9
Tg
9
C8
Dg2
Dg1
Rg1
UC3854
R10
R11
6
R12
terra
R13
8
C6
R14
15
10
13
14
12
R15
C7
C10
C4
C5
R16
+Vcc
Rg2
Dzg
59
Este pino responsvel pela proteo do circuito de potncia contra sobrecorrente. Interno ao
CI, este pino conectado a um circuito lgico que, na presena de uma tenso V pino 2 = 0 , o mesmo
desabilita os pulsos de comando do interruptor (sada do pino 16). Como pode-se verificar na Fig.
38, a este pino esto conectados 3 componentes: R8, R9 e C9. Sabe-se que, interno ao pino 9, h
uma fonte dc regulada no valor de Vref = 7,5V, logo, tomando-se a malha de corrente formada por
R8, R9, Vref e Rsh, obtm-se a seguinte expresso:
7,5 V pino 2
R9
V pino 2 VRsh ( mx )
R8
(Eq. 122)
O valor mximo de corrente que ser permitido por este pino de proteo vale:
I proteo = 1,1 I pico ( mx )
(Eq. 123)
Com isto,
V Rsh ( mx ) = I proteo Rsh
(Eq. 124)
O capacitor C9 funciona como filtro para rudos de alta freqncia que possam fazer atuar o
circuito de proteo de modo indevido.
60
Interno ao CI, entre estes dois pinos existe um amplificador operacional que deve ser utilizado
como compensador da malha de corrente. Logo, os componentes R2, R3, C1 e C2 so os prprios
componentes do compensador de avano e atraso de fase analisado em 6.2.2.2.
Este pino representa a sada do multiplicador. A este pino est conectado o componente R1, o
qual faz parte do funcionamento do compensador diferencial de avano e atraso de fase da malha de
corrente. Segundo o catlogo do componente, a corrente mxima que pode ser fornecida pelo
multiplicador da ordem de 600A. Por segurana, adota-se um valor mximo permitido de
400A. Esta corrente calculada segundo a expresso abaixo:
I mult ( mx ) =
3,75
R16
(Eq. 125)
R16 (pino 12) faz parte do oscilador RC que determina a freqncia de comutao do
interruptor. Logo, R16 deve ser adotado de modo a obedecer o limite da corrente na sada do
multiplicador.
Conforme descrito em 6.2.3, o componente R1 deve ser dimensionado como segue abaixo:
R1 =
VRsh ( mx )
I mult ( mx )
(Eq. 126)
R 2 = R1
(Eq. 127)
61
A entrada deste pino na forma de corrente, ao contrrio dos demais pinos que se d na forma
de tenso. Atravs deste pino se d a imposio da forma de onda da corrente que deve ter no
indutor Boost. A este pino esto conectados 2 componentes: R10 e R11. Interno ao pino 6 existe
uma fonte dc de valor V pino 6 = 6V . Caso no existisse o componente R10, a corrente de entrada
deste pino seria dada por:
I pino 6 =
(Eq. 128)
R11
Logo, enquanto a tenso de entrada da rede no atingisse 6V, a corrente neste pino seria zero,
no representando fielmente a forma de onda desejada (senide retificada). Colocando-se o
componente R10 entre o pino 6 e o pino 9, a corrente na entrada do pino 6 passa a ser:
I pino 6 ' =
R11
]
R10
R11
(Eq. 129)
I pino 6 ' =
R11
)
R10
R11
(Eq. 130)
Logo, pode-se concluir que para R11 = 4 R10 , haver corrente no pino 6 para toda a faixa da
tenso de entrada da rede, logo a forma de onda da corrente ser imposta com bastante fidelidade.
Como o pino 6 a nica entrada do multiplicador no modo de corrente, tal valor de corrente
deve obedecer o limite descrito anteriormente, logo:
R11 =
Vin ( pico mx )
I mult ( mx )
(Eq. 131)
62
Interno ao CI, entre estes dois pinos existe um amplificador operacional que deve ser utilizado
como compensador da malha de tenso de sada. Logo, os componentes R6, R7 e C3 so os
prprios componentes do compensador proporcional-integral analisado em 6.3.2.2.
(Eq. 132)
A componente mdia da corrente que circula por R12, a mesma que circula por R13 e R14,
j que o pino 8 possui alta impedncia de entrada, logo:
Vin ( mdio mn ) 7,5
R12
e
7,5 1,414
R13
(Eq. 133)
1,414 =
63
(Eq. 134)
Como a tenso de entrada do filtro uma senide retificada, a mesma se encontra em uma
freqncia de 120Hz. Como se deseja atenuar ao mximo esta componente alternada, de modo a
obter-se somente a componente mdia desta tenso no pino 8, projetam-se os pares RC (R13C6 e
R14C7) de modo a terem uma frequncia de corte uma dcada abaixo da frequncia que se quer
atenuar, logo:
f corte =
C6 =
C7 =
120Hz
10
1
2 f corte R13
1
2 f corte R14
(Eq. 135)
(Eq. 136)
(Eq. 137)
Como j foi mensionado anteriormente, neste pino h uma tenso regulada de 7,5V. A este
pino, tambm est conectado um capacitor (C8) para filtrar rudos de alta freqncia.
Este pino tem a finalidade de habilitar as seguintes funes do circuito integrado: Sada do
circuito PWM, tenso de referncia e o oscilador. Atravs do resistor R15, este pino conectado ao
+Vcc (fonte de alimentao do circuito integrado).
64
fs =
1,25
R16 C 5
(Eq. 138)
Atravs deste pino conecta-se o capacitor C4 para a terra. Este capacitor determina o tempo
em que a tenso de referncia, partindo de zero, atinge o seu valor nominal; desta forma, a razo
cclica cresce progressivamente. Para o dimensionamento deste capacitor, utiliza-se a seguinte
equao:
C4 =
7 10 6 t partida
Vref
(Eq. 139)
onde o tempo de partida (tpartida) o tempo necessrio para que o capacitor de sada do conversor
atinja um determinado nvel de tenso especificado pelo projetista.
A este pino conecta-se uma fonte auxiliar com tenso entre 18V e 30V. Tambm conecta-se
um capacitor (C10) de modo a filtrar rudos em alta freqncia.
atravs deste pino que so gerados os pulsos de comando para acionar o interruptor Boost.
Interno ao CI, existe um circuito Driver com a finalidade de fornecer a corrente necessria
entrada em conduo do interruptor. De modo a tornar mais rpido o bloqueio do mesmo, comum
65
adicionar um circuito externo a este pino, composto pelos seguintes componentes: Rg1, Rg2, Dg1,
Dg2, Dzg e Tg.
Conforme o catlogo do fabricante [6], o pino 16 pode fornecer uma corrente de no mximo
1A, logo, para o dimensionamento deste circuito externo, considera-se uma corrente de no mximo
700mA. O resistor do gatilho (Rg2) deve ser dimensionado como segue abaixo:
Rg 2 =
V pino16
I pino16 ( mx )
(Eq. 140)
Dg1 e Dg2 so diodos de sinal. Dzg deve grampear a tenso no gate do Mosfet no
mesmo valor de tenso da sada do pino 16. O transistor Tg do tipo PNP e deve ser
dimensionado para suportar o pico de corrente durante o bloqueio do Mosfet; considera-se este
valor como sendo o prprio I pino16 ( mx ) . Rg1 tem a finalidade de impor a corrente por Dg1
durante a etapa de conduo do interruptor, logo deve possuir um valor de resistncia adequado
para isto.
(Eq. 141)
89
66
(Eq. 142)
(Eq. 143)
(Eq. 144)
(Eq. 145)
R8 = 1,4k
V pino 2 VRsh ( mx )
R8
R8 = 1,5k
7,5 0 0 (1,048)
=
10k
R8
(Eq. 146)
(Eq. 147)
67
I mult ( mx ) =
3,75
= 375A
10k
(Eq. 148)
Como este valor de corrente menor do que 400A, o valor adotado para R16 est
coerente. Da (Eq. 126) tem-se:
R1 =
1,048
= 2,78k
375
R1 = 2,7 k
(Eq. 149)
Segundo as (Eq. 106), (Eq. 107) e (Eq. 108); e levando-se em conta o procedimento para
alocao dos plos e zeros, descritos anteriormente, tem-se:
C1 + C 2
2 fs
= 130k = 408200radianos
=
R3 C 2 C1
2
2 f corte
1
=
R3 C1
10
fs
130k
2 2
4
4
=
=
= 20410radianos
10
10
(Eq. 150)
(Eq. 151)
Logo:
100
m
400
(Eq. 152)
68
(Eq. 153)
Da (Eq. 127) tem-se que R 2 = 2,7k , logo, substituindo-se este valor na (Eq. 153) tem-se:
R3 = 18,21 2,7k = 49,17k
R3 = 47 k
(Eq. 154)
C1 =
1
= 1,04nF
47k 20,41k
C1 = 1nF
(Eq. 155)
C2 =
C1
1n
=
= 55 pF
(1 R3 C1 408,2k ) (1 47k 1n 408,2k )
C 2 = 50 pF
(Eq. 156)
69
150
100
C db( w )
G db( w )
G db( w )
C db( w )
50
50
1
10
100
3
1 10
w
4
1 10
5
1 10
6
1 10
R11 =
264 2
= 995,6k
375
R11 = 1M
(Eq. 157)
R10 =
R11 1M
=
= 250k
4
4
R10 = 220k
(Eq. 158)
6.5.5 R6, R7, P1, Ra1, Ra2 e C3 Regulador de tenso e amostra da tenso de
sada
Das (Eq. 119) e (Eq.120), e levando-se em conta o procedimento para alocao do zero
discutido anteriormente para o projeto do compensador da malha de teso de sada, tem-se:
2 (2 f rede ) 2 (2 60)
1
=
=
= 75,36radianos
R7 C 3
10
10
(Eq. 159)
20 log(
R7
) = 10dB
R6
R7
= 0,316
R6
70
(Eq. 160)
R7 =
1
= 132,7k
100n 75,36
R 7 = 150k
(Eq. 161)
R6 =
150k
= 474,6k
0,316
R 6 = 470k
(Eq. 162)
Ra 2 =
Vref Ra1
Vref Vo
7,5 100k
= 1,91k
7,5 400
Ra 2 = 1,8k
(Eq. 163)
71
30
20
G db_vc( w )
10
10
1
10
100
3
1 10
w
1 10
1 10
1 10
Das (Eq. 132), (Eq. 133), (Eq. 134), (Eq. 135), (Eq. 136) e (Eq. 137) tem-se:
(Eq. 164)
(7,5 1,414) 1M
R13 =
80,1 7,5
= 83,8k
R14 =
f corte =
120
= 12 Hz
10
C6 =
1
= 162nF
2 12 82k
R13 = 82k
R14 = 18k
(Eq. 165)
(Eq. 166)
(Eq. 167)
C 6 = 220nF
(Eq. 168)
72
C7 =
C 7 = 1F
(Eq. 169)
6.5.8
De acordo com a (Eq. 138) e com o valor de R16 calculado no tpico 6.5.2, tem-se:
C5 =
6.5.9
1,25
= 0,96nF
10k 130k
C 5 = 1nF
(Eq. 170)
C4 =
7 10 6 1
= 0,93F
7,5
C 4 = 1F
(Eq. 171)
Rg 2 =
15
= 21,42
700m
R g 2 = 22
1N4744
Tg um transistor PNP
2N2907
Ra um resistor de 1k.
(Eq. 172)
1N4148
73
6.6 Simulao
Para comprovar-se o correto funcionamento do circuito de controle e comando do prregulador realizou-se uma simulao do circuito mostrado na Fig. 41.
Lin
Db
L1
10uH
C1
50pF
0.66mH
Dret1
Dret2
Dsna
Rdiva
428k
Dsnb
S1
++
- -
Vin
Dret3
R7
100k
R4
Rdivb
560
Dret4
R6
Ro
100uF
Co
C3
100k
E6
++
- -
-1
100k
267
130nF
15
-15
R5
1.8k
Rsh
PWR
-1
100m
C2
-1
R1
2.7k
0.268
R13
100k
C6
220nF
R14
18k
7.5V
C1
-1
R12
1M
47pF
R3 47k
E5
-1
Vref
1nf
E4
10
-10
V3
10
0
-1
C7
1uF
Na Fig. 42 mostra-se a forma de onda da corrente no indutor Lin e da tenso de sada. Nota-se
que o erro em regime nulo, ou seja, o circuito opera no ponto de operao previsto.
74
40A
I
in
20A
0A
-20A
600V
V
400V
200V
0V
0s
10ms
20ms
30ms
40ms
50ms
60ms
70ms
80ms
Time
Na Fig. 43 mostra-se a razo cclica para um semi-perodo de rede. Nota-se que seu valor
satisfaz a expresso:
D ( t ) = 1
Vin _ pico
Vo
(Eq. 173)
sen(t )
6.0V
D(wt)
5.0V
4.0V
3.0V
2.0V
1.0V
0V
50ms
51ms
52ms
53ms
54ms
55ms
56ms
57ms
58ms
Time
4.0V
2.0V
Vc
0V
10V
V
gate
5V
0V
53.73210ms
53.73600ms
53.74000ms
53.74400ms
53.74800ms
53.75200ms
53.75585ms
Time
6.0V
Vc
4.0V
V
2.0V
0V
10V
V
gate
5V
0V
50.23066ms
50.23500ms
50.24000ms
50.24500ms
50.25000ms
50.25500ms
Time
75
76
Exigncia de alto rendimento do conjunto; desta forma inconcebvel que para prreguladores de baixa potncia a perda na fonte auxiliar represente influncia no
rendimento global do conjunto;
Na partida do pr-regulador, este no atua como conversor boost, desta forma a fonte
auxiliar necessariamente deve ser constituda de dois estgios, um que atua na partida
do pr-regulador, e outro que atua em regime permanente;
77
Db
Sb
Laux
Vin
Rb
Co
Ro
Rc
Taux
DZ1
Rs
D1
A
D2
+Vcc
Rs1
C1
Caux
DZ2
C2
Rel
NA
Pode notar claramente dois estgios distintos: o primeiro, formado por Taux, Rc, Rb e DZ1
responsvel pelo fornecimento de tenso para acionamento do rel na partida do pr-regulador; o
segundo, que utiliza um enrolamento auxiliar ao indutor boost (Lin) um retificador em onda
completa, que devido a sua configurao, semelhante ao dobrador de tenso, proporciona na sada
uma tenso proporcional tenso de sada do pr-regulador (Vo).
(Eq. 174)
78
I CI _ ext = 10mA
A corrente exigida por um rel de 12V, para um contato que suporte uma corrente de 10A e
220V de aproximadamente:
(Eq. 176)
I rel = 40mA
Resta ento determinar a corrente do driver interno ao circuito integrado 3854 que realiza o
comando do interruptor boost. Como este interruptor j foi especificado no Cap. 05 deste trabalho,
pode-se determinar a corrente mdia exigida no gate do mesmo pelas expresses apresentadas a
seguir:
E Ciss =
1
Ciss Vg 2
2
(Eq. 177)
Onde:
Ciss = 4,2nF
Vg = 15V
Desta forma:
1
4,2n 15 2 = 0,4725J
2
(Eq. 178)
(Eq. 179)
E Ciss =
I med _ Ciss =
PCiss
Vg
62mW
15 2
= 4,1mA
Portanto a corrente mdia total que a fonte auxiliar deve fornecer dada por:
(Eq. 180)
79
(Eq. 181)
Conforme se nota na (Eq. 181) especificou-se a corrente da fonte auxiliar com um valor um
pouco superior ao determinado, com funo, claro, de realizar um projeto conservativo.
(Eq. 182)
Rc' =
373,35 22
= 4,4k 4,7k
0,08
(Eq. 183)
No entanto, para que a tenso da fonte auxiliar seja estabelecida rapidamente convm elevar
a corrente fornecida para a carga do capacitor Caux. Desta forma, usando-se uma corrente de
300mA para o estgio de partida da fonte auxiliar (Taux, Rc, Rb e Dz1) tem-se:
Rc =
373,35 22
= 1,1k 1,2k
0,3
(Eq. 184)
(Eq. 185)
Esta seria a potncia para operao em regime do circuito de partida da fonte auxiliar. No
entanto este estgio s entra em operao no momento da energizao do pr-regulador ou quando
80
da operao sem carga, que no recomendada neste caso. Desta forma, comercialmente aceitvel
usar-se uma potncia menor para Rc, da ordem de:
(Eq. 186)
PRc 3W
O resistor de base pode ser dimensionado prevendo-se um ganho forado para o transistor
regulador srie Taux:
I Taux _ base =
I aux 0,3
=
= 30mA
10
(Eq. 187)
A corrente de manuteno do diodo zener pequena e pode ser desprezada a fim de facilitar
o dimensionamento, portanto:
Rb =
373,35 20
= 11,78k 12k
0,03
(Eq. 188)
Nota-se que foi escolhido um valor para Vzb menor do que Vaux, isto para que em regime o
transistor Taux permanea bloqueado.
A potncia do resistor de base dada por:
PRb = Rb I Taux _ base 2 = 12k (0,008)2 = 0,8W 1W
(Eq. 189)
Neste caso usou-se para corrente de base em regime o valor da corrente de coletor em
regime (80mA) dividido pelo ganho forado do transistor Taux (=10).
A potncia do diodo zener (Dz1) dada por:
Pzb = Vzb I Taux _ base = 20 0,008 = 0,16 W 0,5W
(Eq. 190)
81
estabilizar a tenso de sada Vaux. Desta forma pode-se usar os para os diodos D1 e D2 os diodos de
sinal 1N4148, que possuem as seguintes caractersticas:
I av = 150mA
VRRM = 75V
A relao de
Rt =
V
N1
400
= o =
= 13,33
N 2 VAB
30
(Eq. 191)
N2 =
N1
50
=
= 3,75 espiras 4 espiras
Rt 13,33
(Eq. 192)
A seo do condutor deve ser escolhida para suportar uma corrente de 80mA. Desta forma,
para uma densidade de corrente de 450A/cm2 tem-se um condutor com seo de 34 AWG.
O resistor Rs ento determinado por:
Rs =
VAB Vaux
=
I aux
Vo
N2
Vaux 400 4 22
N1
50
=
= 125 120
I aux
0,08
82
(Eq. 193)
(Eq. 194)
O diodo zener Dz escolhido para 22V. A potncia deste zener dada por:
Pz = Vz I aux = 22 0,08 = 1,76 W 2 W
(Eq. 195)
Devido ao fato da tenso da fonte auxiliar ser maior que a prevista para a bobina do rel
deve-se limitar a corrente da mesma atravs de um resistor, dimensionado por:
Rsl =
Vaux Vrel 22 12
=
= 250 220
I rel
0,04
(Eq. 196)
(Eq. 197)
7.4 Simulao
Para comprovar os resultados obtidos no corrente captulo realizaram-se simulaes do
circuito da fonte auxiliar.
Na Fig. 47 mostra-se a tenso na sada do pr-regulador e na sada da fonte auxiliar. Nota-se a
comutao realizada pelo rel, aproximadamente estipulada em 70ms, desligando assim a resistor
limitador da corrente de partida. Esta simulao foi realizada para tenso mnima na entrada, para
garantir-se o funcionamento da fonte auxiliar.
83
150V
V
o
100V
50V
V
aux
0V
0s
0.2s
0.4s
0.6s
0.8s
1.0s
Time
0V
40V
Vaux
20V
0V
100mA
0A
I
partida
-100mA
100mA
I
regime
0A
-100mA
0s
10ms
20ms
30ms
40ms
50ms
60ms
70ms
80ms
Time
Nota-se que medida que a tenso de sada se aproxima de seu valor nominal (400V), a
corrente fornecida pela fonte auxiliar comea a ser solicitada mais da etapa responsvel pelo
regime, e menos da etapa responsvel pela partida.
Na Fig. 49 mostra-se o detalhe, para um perodo de rede, da corrente fornecida pela etapa de
partida (Taux e perifricos) e da corrente fornecida pela etapa de regime (Laux e perifricos).
partida
80mA
60mA
40mA
20mA
I
regime
0A
-20mA
50.0ms
51.0ms
52.0ms
53.0ms
54.0ms
55.0ms
56.0ms
57.0ms
58.0ms
Time
84
85
L1
F
N
Rrede
T
Db
Retificador
L2
Rrede
Cy
Cy
Sb
Vmc
N
T
86
sen(n )
1
Vn = Vc mx 2
sen n sen n
2
Ts
n
2
n fs
(Eq. 198 )
onde:
Vcmx a tenso mxima na sada do retificador;
n a ordem da harmnica;
fs a freqncia de comutao;
o tempo de bloqueio do interruptor.
So as harmnicas da tenso Vcm que provocaro, atravs das capacitncias parasitas que
existem entre o encapsulamento do transistor e o terra do circuito, a circulao de correntes
parasitas assimtricas. Logo, pode-se concluir que as amplitudes das tenses parasitas dependem de
alguns fatores, tais como: tenso aps o estgio de retificao, freqncia de comutao do
interruptor principal, tempos de comutao etc. Alm destes fatores, alguns outros tambm
influenciam em tais amplitudes, tais como: capacitncias entre fios e entre fios e terra, lay-out da
placa de circuito impresso, malhas de grande extenso pois funcionam como verdadeiras antenas
transmissoras, recuperao de diodos etc.
A seguir apresenta-se o clculo para os componentes Cy, L1 e L2.
Sejam os dados abaixo:
Vc mx = 264V - Tenso eficaz mxima na sada do retificador;
E = 240V - valor mdio na sada do retificador para a tenso eficaz mxima de rede;
fs = 130kHz - Freqncia de comutao;
= 59ns - Tempo de bloqueio do interruptor escolhido;
Ccd = 160 pF - Capacitncia parasita entre o encapsulamento do interruptor e o dissipador.
87
(Eq. 199)
Xcd 3 =
1
2 f 3 Ccd
Xcd 3 = 2,55 10 3
(Eq. 200)
(Eq. 201)
Corrente que circula pelo terra devido a componente de tenso de terceira harmnica:
V3
Xcd 3
(Eq. 202)
Icd 3 = 4,98 10 3 A
(Eq. 203)
Icd 3 =
(Eq. 204)
88
V Rrede =
R rede
Icd 3
2
V Rrede = 0,3735V
(Eq. 205)
(Eq. 206)
(Eq. 207)
Nota-se que o nvel de interferncia sem o filtro de EMI maior que o permitido pelas normas
(mximo de +54dB/V).
89
V Rrede ( norma ) = 10 20 10 6
(Eq. 208)
(Eq. 209)
Com isto, pode-se afirmar que a parcela de corrente que flui pelo terra e no desviada
atravs dos capacitores Cy (que apresentam baixa impedncia para esta corrente parasita) vale:
I Rrede ( norma ) =
V Rrede ( norma ) 2
R rede
(Eq. 210)
(Eq. 211)
Nota-se que este valor de corrente muitssimo menor que a corrente que circula pela
capacitncia entre o encapsulamento do interruptor e o dissipador, devido a componente de terceira
harmnica, logo de se concluir que as correntes parasitas, sendo escolhido um bom filtro, fica
circulando dentro do prprio circuito, contribuindo para uma baixa interferncia na rede eltrica.
Para se calcular o valor das indutncias L1 e L2, pode-se considerar que, como a corrente que
circula pelas resistncias da rede muitssimo menor que aquela que circula pelos capacitores Cy,
despreza-se as quedas de tenso nestas resistncias e assume-se que a queda de tenso nos
capacitores a mesma que nos indutores.
X C1 // C 2 =
1
2 390 10 3 2 4,7 10 9
(Eq. 212)
X C1 // C 2 = 43,44
(Eq. 213)
V L12 = X C1 // C 2 Icd 3
(Eq. 214)
V L12 = 0,216V
(Eq. 215)
90
Para o clculo da indutncia equivalente, considera-se que por ela passa a corrente que circula
pelo resistor equivalente da rede.
L12 =
V L12
2 f 3 I Rrede ( norma )
(Eq. 216)
L12 = 0,0132 H
(Eq. 217)
L1 = L2 = 0,0066 H
(Eq. 218)
Para a construo dos dois indutores acoplados, utilizou-se um ncleo toroidal com a seguinte
especificao:
Fabricante: Thornton
Cdigo: NT 35/22/15-2790-IP6
N L1 = N L 2 =
(Eq. 219)
L1
Al
N L1 = N L 2 = 49 espiras
(Eq. 220)
(Eq. 221)
Como L1 e L2 esto ambos em srie com a rede, os condutores utilizados na fabricao destes
indutores deve suportar a corrente que circula pelo conversor. Em 5.6.2 calculou-se a bitola do
condutor do enrolamento do indutor boost. Assim, estes condutores tero bitola 12AWG.
91
I FSM = 370A
t = 10ms
(Eq. 222)
I
i t = FSM
2
2
370
t =
10m = 684A 2 s
(Eq. 223)
92
Com a tenso nominal do fusvel, atravs do baco da Fig. 51, determina-se a corrente
nominal do mesmo.
Portanto, aproximando a corrente do fusvel escolhido para um valor comercial tem-se que o
fusvel escolhido possui as seguintes caractersticas:
I F = 10A
(Eq. 224)
VF = 750V
(Eq. 225)
Como a tenso de operao do circuito menor do que 750V, a corrente do fusvel seria
maior, portanto com o fusvel escolhido, o circuito opera de maneira conservativa.
93
(Eq. 227)
R start =
373,35
= 37,34
10
(Eq. 228)
94
A potncia do resistor de partida pode ser determinada a partir da energia necessria para
carregar os capacitores de sada, tanto o capacitor C0 como o capacitor Caux:
E total = E C o + E Caux =
1
1
1
1
C o Vo 2 + C aux Vaux 2 = 100 100 2 + 100 20 2 = 0,52J
2
2
2
2
(Eq. 229)
PR start =
E total 0,52
=
= 5,2W
100m
0,1
(Eq. 230)
(Eq. 231)
PR start = 10 W
(Eq. 232)
95
Cdigo: SIOV-20K275
I max = 10A
Voper = 264V
Vbob = 12V
Fabricante: Schrack
Cdigo: RU101012
96
97
EMI
Filtragem
Retificao
Entrada
Comando
e
Controle
Indutor boost
Resistor
shunt
Ajuste
de Vo
Fonte auxilar
Sada
Snubber
Filtro de sada
Fusvel de 10A
2 x (100ohm x 5W)
Varistor de 20k x 275V
Indutor de filtragem
4,7nF x 400V
4,7nF x 400V
0,1uF x 400V
Rel com 1NA e 12V
100nF x 4kV
Retificao e Filtragem
10
11
B1
Cf
12
13
14
15
16
17
18
19
20
Lin
Db
Dsn
Dsn
Lsn
Csn
Cdes
Co
Sb
Indutor Boost
MUR 460
MUR 460
MUR 460
Indutor do snubber
94nF x 600V
0,1uF x 600V
2 x (220uF x 250V)
IRFP 460
Fonte Auxiliar
21
22
23
24
25
26
27
28
29
30
31
32
33
Rb
Rc
Dz1
Taux
D1
D2
C1
C2
Dz
Rs
Caux
Cdesac
Rsl
12k x 1/2W
1,2k x 3W
1N4746 (20V x 1/2W)
TIP 50
1N4148
1N4148
0,1uF x 63V
0,1uF x 63V
1N4748 (22V x 2W)
120ohm x 1W
100uF x 63V
0,1uF x 63V
220ohm x 1/2W
10 x (1ohm x 1W)
2,7k x 1/8W
2,7k x 1/8W
47k x 1/8W
100k x 1/8W
1,8k x 1/8W
Potencimetro de 10k
470k x 1/8W
150k x 1/8W
1,5k x 1/8W
10k x 1/8W
220k x 1/8W
1M x 1/8W
1M x 1/8W
82k x 1/8W
18k x 1/8W
22k 1/8W
10k x 1/8W
22ohm x 1/8W
1k x 1/8W
1nF x 63V
50pF x 63V
100nF x 63V
1uF x 63V
1nF x 63V
220nF x 63V
1uF x 63V
0,1uF x 63V
470pF x 63V
0,1uF x 63V
1N4148
2n2907
Zener de 15V x 1/2W
UC 3854
98
99
100
101
12 ENSAIOS
12.1 Introduo
Foram realizadas algumas medidas para o pr-regulador Boost calculado anteriormente
utilizando-se os seguintes equipamentos:
01 Varivolt monofsico;
Esta carga resulta em aproximadamente 550W de potncia de sada. Aplicou-se ao prregulador tenso de entrada nominal (220V) em todas as medidas.
(Eq. 233)
102
2.652A
2.652A
O sinal de tenso sobre o resistor Shunt, que nos revela a forma de onda de corrente no
indutor Boost, mostrado na Fig. 56.
103
A sada do compensador de corrente (pino 3 do CI 3854) contm o sinal a ser comparado com
a rampa e ento gerar os pulsos do pr-regulador, este representa a forma da razo cclica do prregulador e pode ser observado na Fig. 57.
104
105
conduo.
106
107
108
Os espectros harmnicos das correntes de entrada admitida pela norma e medida no conversor
esto representados na Fig. 66.
Grfico do Espectro Harmnico das Correntes de Entrada
In [Aef]
2,0
1,8
1,6
1,4
1,2
1,0
0,8
0,6
0,4
0,2
0,0
Norma
Real
3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 41 43 45 47 49
Ordem das Harmnicas
109
Nota-se pela Fig. 66 que a amplitude das harmnicas de ordem superior nona harmnica
desprezvel. Quanto ao enquadramento na norma, verifica-se que todas as harmnicas esto abaixo
do limite estabelecido pela norma, o que comprova o funcionamento do circuito quanto taxa de
distoro harmnica.
Na Fig. 67 observa-se o espectro harmnico da tenso da rede utilizada para alimentar o
conversor.
5,0
4,0
Vn [Vef]
3,0
2,0
1,0
0,0
3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 41 43 45 47 49
Ordem das Harmnicas
220
2,66
579
3,41
6,30
-7,87
Fundamental
Harmnica 2
Harmnica 3
Harmnica 4
Harmnica 5
Harmnica 6
Harmnica 7
Harmnica 8
Harmnica 9
Harmnica 10
Harmnica 11
Harmnica 12
Harmnica 13
Harmnica 14
Harmnica 15
Harmnica 16
Harmnica 17
Harmnica 18
Harmnica 19
Harmnica 20
Harmnica 21
Harmnica 22
Harmnica 23
Harmnica 24
Harmnica 25
Harmnica 26
Harmnica 27
Harmnica 28
Harmnica 29
Harmnica 30
Harmnica 31
Harmnica 32
Harmnica 33
Harmnica 34
60 Hz
120 Hz
180 Hz
240 Hz
300 Hz
360 Hz
420 Hz
480 Hz
540 Hz
600 Hz
660 Hz
720 Hz
780 Hz
840 Hz
900 Hz
960 Hz
1,02 kHz
1,08 kHz
1,14 kHz
1,2 kHz
1,26 kHz
1,32 kHz
1,38 kHz
1,44 kHz
1,5 kHz
1,56 kHz
1,62 kHz
1,68 kHz
1,74 kHz
1,8 kHz
1,86 kHz
1,92 kHz
1,98 kHz
2,04 kHz
220 V
250 mV
4,69 V
82,3 mV
5,2 V
82,9 mV
2,28 V
19 mV
498 mV
63,8 mV
648 mV
46,9 mV
583 mV
63,6 mV
546 mV
87,7 mV
444 mV
56,9 mV
335 mV
32,9 mV
341 mV
39,5 mV
268 mV
14,5 mV
244 mV
11,3 mV
190 mV
18,7 mV
167 mV
15,9 mV
112 mV
18,4 mV
72,2 mV
32,6 mV
100,00%
0,11%
2,13%
0,04%
2,36%
0,04%
1,04%
0,01%
0,23%
0,03%
0,29%
0,02%
0,26%
0,03%
0,25%
0,04%
0,20%
0,03%
0,15%
0,01%
0,15%
0,02%
0,12%
0,01%
0,11%
0,01%
0,09%
0,01%
0,08%
0,01%
0,05%
0,01%
0,03%
0,01%
2,65 A
1,89 mA
146 mA
6,16 mA
50,7 mA
3,56 mA
32,2 mA
2,85 mA
8,27 mA
3,18 mA
26,1 mA
5,12 mA
20,3 mA
4,57 mA
16,9 mA
2,92 mA
18,6 mA
6,44 mA
10,4 mA
3,04 mA
17,8 mA
4,01 mA
8,93 mA
2,21 mA
11,5 mA
2,78 mA
7,51 mA
2,49 mA
6,23 mA
1,6 mA
7,36 mA
2,07 mA
3,76 mA
2,64 mA
100,00%
0,07%
5,49%
0,23%
1,91%
0,13%
1,21%
0,11%
0,31%
0,12%
0,98%
0,19%
0,77%
0,17%
0,64%
0,11%
0,70%
0,24%
0,39%
0,11%
0,67%
0,15%
0,34%
0,08%
0,43%
0,10%
0,28%
0,09%
0,23%
0,06%
0,28%
0,08%
0,14%
0,10%
110
2,1 kHz
2,16 kHz
2,22 kHz
2,28 kHz
2,34 kHz
2,4 kHz
2,46 kHz
2,52 kHz
2,58 kHz
2,64 kHz
2,7 kHz
2,76 kHz
2,82 kHz
2,88 kHz
2,94 kHz
3 kHz
3,06 kHz
50,9 mV
46,4 mV
9,8 mV
1,08 mV
7,4 mV
40,5 mV
19,6 mV
26,5 mV
31,9 mV
26,6 mV
12,4 mV
30,2 mV
31,1 mV
21 mV
25,2 mV
19,2 mV
7,52 mV
0,02%
0,02%
0,00%
0,00%
0,00%
0,02%
0,01%
0,01%
0,01%
0,01%
0,01%
0,01%
0,01%
0,01%
0,01%
0,01%
0,00%
3,6 mA
2,03 mA
7,22 mA
1,55 mA
4,63 mA
2,04 mA
3,78 mA
1,73 mA
9,97 mA
915 uA
3,23 mA
1,17 mA
6,65 mA
2,67 mA
5,42 mA
1,56 mA
5,11 mA
111
0,14%
0,08%
0,27%
0,06%
0,17%
0,08%
0,14%
0,07%
0,38%
0,03%
0,12%
0,04%
0,25%
0,10%
0,20%
0,06%
0,19%
12.4 Concluses
Vale salientar que o rendimento apenas o do pr-regulador propriamente dito, pois durante
estas medidas o circuito de comando era alimentado por uma fonte linear de tenso externa.
112
13 CONCLUSO
O prottipo desenvolvido neste trabalho teve como objetivo consolidar os conhecimentos
adquiridos em sala de aula sobre o uso de conversores estticos, atuando como pr-reguladores,
com a finalidade de corrigir o fator de potncia dos tradicionais retificadores com filtro capacitivo.
A topologia utilizada para o estgio pr-regulador foi a do conversor Boost operando em
conduo contnua, o qual se mostrou bastante eficaz e com um nmero bastante reduzido de
componentes frente a outras topologias utilizadas, tais como Zeta, Sepic, Flyback etc.
Foi de grande aprendizado desenvolver este prottipo com tenso universal na entrada, j que
assim enfrentou-se um problema mais real. Verificou-se que, de modo a obedecer esta
especificao, o indutor Boost ficou com um volume bastante elevado. Por este motivo, os esforos
nos componentes tambm foram elevados, fazendo com que os componentes fossem especificados
para atender tanto os casos crticos de tenso e corrente.
A fonte auxiliar utilizada se mostrou bastante eficiente, apresentando uma grande perda
somente durante a partida do circuito, na qual a mesma alimentada por uma fonte transistorizada.
O circuito integrado (UC3854) utilizado para o controle e comando do circuito de potncia se
mostrou bastante eficaz e de simples implementao prtica. A corrente na entrada do pr-regulador
se apresentou senoidal e a tenso mdia de sada, bastante regulada frente a variaes de carga e
tenso de entrada.
Como o conversor Boost projetado opera no modo de conduo contnua, foi necessrio o uso
de um Snubber no dissipativo de modo a reduzir as perdas de comutao.
113
14 BIBLIOGRAFIA
[1] BARBI, Ivo & SOUZA, Alexandre Ferrari de Retificador de Alto Fator de Potncia
Publicao Interna INEP UFSC Florianpolis, 1996;
[2] SOUZA, Alexandre Ferrari de Retificadores Monofsicos de Alto Fator de Potncia Com
Reduzidas Perdas de Conduo e Comutao Suave Tese de Doutorado INEP UFSC
Florianpolis. 1998;
[3] BATSCHAUER, Alessandro Luiz, CHEHAB Neto, Anis Cezar & PETRY, Clvis Antnio
Simulao e Anlise Harmnica de um Retificador com Filtro Capacitivo Publicao Interna
Florianpolis, 2000;
[4] HELDWEIN, Marcelo Lobo Unidade Retificadora Trifsica de Alta Potncia e Alto
Desempenho Para Aplicao em Centrais de Telecomunicao Dissertao de Mestrado
Florianpolis, 1999;
[5] DUARTE, Cludio Manoel da Cunha Conversores CC-CC ZVS-PWM Com Grampeamento
Ativo Tese de Doutorado Florianpolis, 1996;
[6] Unitrode High Power Factor Regulator UC3854;
[7] BARBI, Ivo Projeto de Fontes Chaveadas Publicao Interna Florianpolis, 1990;
[8] Brasele Eletrnica Ltda Catlogo de dissipadores;
[9] Optimizing Performance IN UC3854 Power Factor Correction Aplications DN 39E;
[10] UC3854 Controlled Power Factor Correction Circuit Design Aplication Note Unitrode
U134.
15 ANEXOS
114
115
REF
85. LEVEL
0 dB
REF LVL
0 MHz
0 8 dB
V
AUTO
ATTEN
LOG
1 0
REF 85.
0 dB
MAN
dB/
FAIL LIMIT 2
1 0 dB
ATN
LOG
SCALE
LIN
AUTORANG
ON OFF
WA
SC SB
FC
LIN
ONCHCK
OFF
A CORR
1More
of 3
START 15
0 kHz
#IF BW 9.
STOP 3
0 kHz
AVG BW 3
0 kHz
SWP 1.4
0 . 0 0 MHz
0 sec
Fig. 68 - Ensaio de EMI sem indutor de modo comum conforme a norma IEN 022 - AC.
Pode-se verificar que basicamente todo o espectro harmnico se encontra fora da norma.
O mesmo ensaio foi realizado com a insero do indutor de modo comum e o resultado
apresentado na Fig. 69.
116
REF
85. LEVEL
0 dB
REF LVL
0 MHz
65.41 dB
V
AUTO
ATTEN
LOG
1 0
REF 85.
0 dB
MAN
dB/
FAIL LIMIT 2
1 0 dB
ATN
LOG
SCALE
LIN
AUTORANG
ON OFF
WA
SC SB
FC
LIN
ONCHCK
OFF
A CORR
1More
of 3
START 15
0 kHz
#IF BW 9.
STOP 3
0 kHz
AVG BW 3
0 kHz
SWP 1.4
0 . 0 0 MHz
0 sec
Fig. 69 - Ensaio de EMI com indutor de modo comum conforme a norma IEN 022 - AC.
Verifica-se que, mesmo com a insero do indutor de modo comum, o resultado no foi
satisfatrio, apesar de que para a faixa central de freqncia conseguiu-se obedecer a norma com
uma eficcia bem melhor que no caso anterior. Alguns inconvenientes que, com certeza,
prejudicaram estes resultados foram os seguintes:
O indutor projetado no possuiu o valor de indutncia esperado, j que no se dispunha de