Porti logice

= sunt dispozitive fizice care ralizeaza operatii logice cu una sau mai multe variabile de intrare si produc
1 singura variabila de iesire.
1. Porti de baza (basic gates): NOR, AND si OR (=de baza pentru ca prin intermediul lor se poate
implementa orice circuit)
2. Porti universale (universal gates): NAND si NOR (=universale pentru ca prin oricare din ele ori
doar NAND ori doar NOR se poate implementa orice circuit)
3. Porti aritmetice (arithmetic gates): X-OR si X-NOR

NOT
A

Y = A
0
1

1
0
Standard
IEEE

AND
A

B
0
0
1
1

Y=A* B
0
1
0
1

0
0
0
1
Standard
IEEE

Legi
1. Asociativitate
A*(B*C) = (A*B)*C
2. Comutativitate
A*B = B*A
Enable and disable:
B = 0 => Y = 0
B = 1 => Y = A
La fel si cu A.
=> 0 = disable pentru poarta AND
1 = enable (pt. poarta cu 2 intrari)

Unused input:
1. se leaga la 1 sau VCC (sursa de tensiune pozitiva) pentru ca 1 e enable
2. In cazul unei Porti cu 2 intrari input-ul neutilizat se poate lega la cel utilizat

Intrari: A ; B = A => Y=A*A=A

OR
A

B
0
0
1
1

Y=A+ B
0
1
0
1

0
1
1
1
Standard
IEEE

Legi
1. Asociativitate
A+(B+C) = (A+B)+C
2. Comutativitate
A+B = B+A
Enable and disable:
B = 0 => Y = A
B = 1 => Y = 1
La fel si cu A.
=> 1 = disable pentru poarta OR

Unused input:
1. se leaga la 0
2. In cazul unei Porti cu 2 intrari input-ul neutilizat se poate lega la cel utilizat
Intrari: A ; B ; C=B => Y=A+B+B=A+B

NAND
A

0
0
1
1

0
1
0
1

1
1
1
0
Standard
IEEE

Legi
1. Comutativitate
Nu are asociativitate
Enable and disable:
B = 0 => Y = 1
B = 1 => Y = A
La fel si cu A.
=> 0 = disable pentru poarta OR

Unused input:
La fel ca la AND

NOR
A

B
0
0
1
1

Y
0
1
0
1

1
0
0
0
Standard
IEEE

Legi
1. Comutativitate
Nu are asociativitate
Enable and disable:

B = 0 => Y = A
B = 1 => Y = 0
La fel si cu A.
=> 1 = disable pentru poarta OR

Unused input:
La fel ca la OR

XOR
A

Y=AB

B
0
0
1

0
1
0

0
1
1

0
Standard
IEEE

Internal circuit:
=> Odd 1s detector
(Y=1 cand numarul de variabile 1 la intrare e impar)

Poarta XOR poate functiona ca un invertor controlat:

Intrare: A si B (B = Control)

B = 0 => A = 0

=> Y = 0
A = 1 => Y = 1
B=0 => Buffer (doar intarzie un pic semnalul)

B = 1 => A = 0 =>

Y=1

A = 1 => Y = 0
B=1 => inversor
Proprietati:
1. A A = 0
A A = 1
A0=A
A 1 = A
2. IF A B = C then
BC=A
AC=B
ABC=0
3. A A = 0
AAA=A
Pt a generaliza formula de mai sus:
A A ..... n = A ; n = impar
A A ..... n = 0 ; n = par
Problema XOR gate:
20 porti XOR legate in cascada.
Ce valoare iese?

Y1 = X 1 = X
Y2 = X 1 = (X) = X => Se obs. ca la fiecare 2 porti XOR iesirea este tot X => dupa 20 porti XOR

XNOR
B

A
0
0
1
1
iesirea e X

Y=AB

0
1
0
1

1
0
0
1

Standard
IEEE

Proprietati
1. A A = 1
A A = 0
A 0 = A
A1=A
2. A A = 1
AAA=A
Pt a generaliza formula de mai sus:
A A ..... n = A ; n = impar
A A ..... n = 1 ; n = par
3. XOR si XNOR => se complementeaza => nr impar
XOR si XNOR => sunt egale

=> nr par

NAND ca poarta universala

Se poate implementa orice circuit doar folosind porti NAND => Porti universale
NOT Y = (A * A) = A
OR Y = ((A*A) + (B*B)) = A + B

AND

EXOR

NOR

EXOR = AB + AB
Y = { [ A*(AB)] * [B*(AB) ] } = [ (A+B) *
(B+A) ]

EXNOR

NOR ca poarta universala

Se poate implementa orice circuit doar folosind porti NOR => Porti universale
NOT Y = (A + A) = A
OR Y = ((A+b)) = A + B

AND

EXOR

NAND

Y = (A*B)

Y=AB+AB
EXOR = AB + AB
Y = { [ A*(AB)] * [B*(AB) ] } = [ (A+B) *
(B+A) ]

EXNOR