I.P.N.

ESIME Unidad Culhuacan

170

Dispositivos Lgicos Programables (PLDs)

Diseo Lgico Hoy Da
La mayor parte de los diseos de nivel de sistema incorporan diversos
dispositivos, como son las memorias RAM, ROM, controladores, procesadores,
etc., que se interconectan mediante gran cantidad de dispositivos lgicos de
propsito general, frecuentemente denominados lgica de unin ("glue logic").
En los ltimos aos, los dispositivos PLD (Programmable Logic Device) han
comenzado a reemplazar muchos de los antiguos dispositivos de unin, SSI y
MSI (Codificadores, Multiplexores, Contadores, etc.
El uso de dispositivos PLD proporciona una reduccin en el nmero de circuitos
integrados. Por ejemplo, en los sistemas de memoria de las computadoras, los
PLD pueden utilizarse para decodificar direcciones de memoria y generar
seales de escritura en memoria.
En muchas aplicaciones, los PLD y, en concreto, las matrices lgicas
programables (PAL, Programmable Array Logic) y las matrices lgicas
genricas (GAL, Generic Array Logic) pueden emplearse para reemplazar
dispositivos lgicos SSI y MSI, consiguiendo con ello una reduccin de etapas y
de los costos.
Por las razones anteriores el diseo lgico hoy da se realiza con PLDs. Un PLD
est formado por una matriz de puertas AND y puertas OR, que se pueden
programar para conseguir funciones lgicas especficas.
El diseo con PLDs seala las siguientes ventajas en relacin a la lgica
cableada:
o
Economa.
o
Menos espacio en los impresos.
o
Se mantiene la reserva del diseo.

Se requiere tener menos inventarios que con

circuitos estndar SSI, MSI.
o
Menos alambrado.
Tipos de PLD
Los PLD se dividen en dos clases:
PLDs combinatorios.
Constituidos por arreglos de compuertas AND OR. El usuario define las
interconexiones y en esto consiste la programacin.
PLDs secuenciales.
Adems de los arreglos de compuertas, incluyen flip flops para programar
funciones secuenciales como contadores y mquinas de estado.
Estrucutura Interna de un PLD
La estructura bsica de un PLD et formada por un arreglo de puetas AND y OR
interconectadas a travs de fusibles.

Ing. Celedonio E. Aguilar Meza

Circuitos Digitales

I.P.N. ESIME Unidad Culhuacan

171

Matriz AND
La matriz AND est formada por una red de compuertas AND conectadas a
travs conductores y fusibles en cada punto de interseccin. Cada punto de
interseccin entre una fila y una columna se denomina celda. La figura siguiente
muestra un arreglo de compuertas no programado.

Arreglo AND No Programado.

Matriz OR
La matriz OR est formada por una red de compuertas OR conectadas a travs
conductores y fusibles en cada punto de interseccin. La figura siguiente
muestra un arreglo de compuertas no programado.

Arreglo OR No Programado.

Cuando se requiere una conexin entre una fila y una columna, el fusible queda
intacto y en caso de no requerirse la conexin, el fusible se abre en el proceso de
programacin. a figura siguiente muestra un arreglo AND programado.

Ing. Celedonio E. Aguilar Meza

Circuitos Digitales

I.P.N. ESIME Unidad Culhuacan

172

Arreglo AND Programado.

La matriz OR queda programada en forma similar la matriz OR.
Los dispositivos lgicos programables que se usan ms comnmente para la
implementacin lgica son la PAL y la GAL.
Estructura de los Dispositivos Lgicos Programables Bsicos
Los PLD se clasifican de acuerdo con su estructura, la cual es bsicamente la
ordenacin funcional de los elementos internos que proporciona al dispositivo
sus caractersticas de operacin especficas.
Memoria programable de slo lectura PROM (PROM, Programable Read Only
Memory)
La PROM est formada por un conjunto fijo (no programable) de puertas AND
conectadas como decodificador y una matriz programable OR. La PROM se
utiliza como una memoria direccionable y no como un dispositivo lgico.

Diagrama de bloques de una PROM (Programmable Read-Only Memory).

Ing. Celedonio E. Aguilar Meza

Circuitos Digitales

I.P.N. ESIME Unidad Culhuacan

173

Arreglo Lgico Programable PLA (PLA, Programmable Logic Array)

El PLA es un PLD formado por una matriz AND programable y una matriz OR
programable. La PLA ha sido desarrollada para superar algunas de las
limitaciones de las memorias PROM).

Diagrama de bloques de una PLA (Programmable Logic Array).

Lgica de Arreglos Programables (PAL, Programmable Array
Logic)
La PAL es un PLD que se ha desarrollado para superar ciertas desventajas de la
PLA, tales como los largos retardos debidos a los fusibles adicionales que
resultan de la utilizacin de dos matrices programables y la mayor complejidad
del circuito. La PAL bsica est formada por una matriz AND programable y una
matriz OR fija con la lgica de salida. Esta estructura permite implementar
cualquier suma de productos lgica con un nmero de variables definido,
sabiendo que cualquier funcin lgica puede expresarse como suma de
productos. La PAL se implementa con tecnologa bipolar (TTL o ECL).

Diagrama de bloques de una PAL (Programmable Logic Array)

Ing. Celedonio E. Aguilar Meza

Circuitos Digitales

I.P.N. ESIME Unidad Culhuacan

174

Matriz Lgica Genrica (GAL, Generic Array Logic)

La GAL se forma con una matriz AND reprogramable y una matriz OR fija , con
una salida lgica programable. La figura siguiente muestra el diagrama de
bloques de una GAL. Esta estructura permite implementar cualquier expresin
lgica suma de productos con un nmero de variables limitado.

Diagrama de Bloques de una GAL (Generic Array Logic).

Las dos principales diferencias entre los dispositivos GAL y PAL son:
a) la GAL es reprogramable y
b) la GAL tiene configuraciones de salida programables. La GAL se puede
programar una y otra vez, ya que usa tecnologa ECMOS (Electrically Erasable
CMOS, CMOS borrable elctricamente).
En la figura siguiente se ilustra la estructura bsica de una GAL con dos
variables de entrada y una de salida. La matriz reprogramable es esencialmente
una red de conductores ordenados en filas y columnas, con una celda CMOS
elctricamente borrable (E2CMOS) en cada punto de interseccin, en lugar de
un fusible como en el caso de las PAL. Estos PLDs son borrables y
reprogramables.

Estructura Bsica de una GAL (Generic Array Logic)

Ing. Celedonio E. Aguilar Meza

Circuitos Digitales

I.P.N. ESIME Unidad Culhuacan

175

En la figura de abajo se muestra un ejemplo de una sencilla matriz GAL

programada para obtener la suma de tres productos.

Programacin de una GAL (Generic Array Logic).

El borrado se puede hacer de dos formas:
Con luz ultravioleta(UV): exponiendo el transistor de 5 a 20 minutos a luz
UV, el dielctrico conduce y permite la descarga de la compuerta flotante.
Para este borrado el chip lleva una ventana de cuarzo transparente.
Borrado elctrico: Es el ms usado hoy en da. Al aplicar una tensin alta
con polaridad contraria , la celda pude se borrada y reprogramada. Las
ventajas ms importantes de esta tcnica son una descarga rpida, no se
requiere UV y no se requiere sacar el chip de su base.
GALs comerciales
Las diversas GAL tienen el mismo tipo de matriz programable. Se diferencian en el
tamao de la matriz, en el tipo de OLMC (Las macroceldas Lgicas de Salida que
contienen circuitos lgicos programables que se pueden configurar como entrada o
salida combinacional y secuencial) y en los parmetros de funcionamiento, tales como
velocidad y disipacin de potencia.
Referencia

Nmero de
Pines

tPD

ICC
(mA)

Caractersticas

GAL16V8A

20

10, 15,
25

55, 115

E2CMOS PLD Genrica

GAL18V10

20

15, 20

115

E2CMOS PLD Universal

GAL22V8A

24

10, 15,
25

55, 115

E2CMOS PLD Genrica

GAL22RA10

24

15, 20

115

E2CMOS PLD Universal

GAL22V10

24

10, 15,
25

130

E2CMOS PLD Universal

GAL26CV12

28

15, 20

130

E2CMOS PLD Universal

Ing. Celedonio E. Aguilar Meza

Circuitos Digitales

I.P.N. ESIME Unidad Culhuacan

176

GAL6001

24

30, 35

150

E2CMOS FPLA

ispGAL16Z8

24

30, 35

190

E2CMOS PLD Programable en

Circuito

Familias GAL del fabricante Lattice

Ing. Celedonio E. Aguilar Meza

Circuitos Digitales

I.P.N. ESIME Unidad Culhuacan

177

Para programar GALS se hace mediante programadores comerciales; el

Software que pueden usarse para generar el archivo objeto JEDEC son:
BOOLE, que tiene un enfoque didctico y se programa a partir de un diagrama
de flujo.
VHDL, es el lenguaje profesional mas usado para las GALs.

Ing. Celedonio E. Aguilar Meza

Circuitos Digitales