Eel410 GuiaLaboratorio

GUIA DE LABORATRIO
PARA AS AULAS PRTICAS DE

ELETRNICA II
DEPARTAMENTO DE ENGENHARIA ELETRNICA E DE COMPUTAO

ESCOLA POLITCNICA
UNIVERSIDADE FEDERAL DO RIO DE JANEIRO
Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ
1 AULA PRTICA
ESTUDO DO TRANSISTOR BIPOLAR DE JUNO
[1] Objetivo
Obter as caractersticas de corrente contnua (CC) de um transistor bipolar de juno
(BJT) NPN.
Fazer um projeto de polarizao.
[2] Trabalho Preparatrio

[2.1] Fundamentos Tericos
Descreva sucintamente o funcionamento fsico do transistor bipolar de juno
NPN, apresentando o seu modelo matemtico CC em particular, a corrente de coletor
IC em funo das tenses VBE e VCE, e a mesma corrente IC em funo da corrente de
base IB.
[2.2] Projeto
No circuito da Fig. 1, calcule os resistores
R1, R2, RC e RE, usando valores comerciais, para que o circuito satisfaa s seguintes especificaes: VC = 9 V, VE = 3 V e IC = 2 mA; de
forma que esses valores independam razoavelmente dos parmetros do transistor utilizado.
Considere transistores bipolares BC546/7/8 e
VCC = 12 V.
Figura 1
[2.3] Simulaes
Usando uma anlise tipo DC Sweep, apresente um grfico com as curvas caractersticas IC x VCE @ IB = 0, 5, 10, 15, 20 A do transistor BC546 (varie a tenso
VCE de 0 a 5 V, com incrementos de 0,01 V).
Usando novamente uma anlise tipo DC Sweep, apresente um grfico com a curva
caracterstica VBE x IB @ VCE = 5 V do transistor BC546 (varie a corrente IB de 0 a
20 A, com incrementos de 0,1 A).
Simule o circuito projetado no item 2.2 e apresente os valores obtidos para VCE,
VBE e IC (use valores comerciais de resistores que sero empregados na construo
do circuito em laboratrio).
Experincia 01 Estudo do BJT (NPN)

Nome: ________________________________________________________
Nota
Nome: ________________________________________________________
Nome: ________________________________________________________
[1] Identifique os terminais de base (B), coletor (C) e emissor (E) do transistor recebido.
[2] Monte o circuito da Fig. 2.
Figura 2
[3] Mantendo fixo VCE = 5 V, ajuste IB atravs da variao de P1 e mea VBE, completando a
tabela abaixo e esboce o grfico da curva obtida a partir dessas medies (Observao: As
correntes podem ser medidas indiretamente pelas quedas de tenso sobre os respectivos
resistores).
IB (A)
VBE (V)
0,5
2,5
5,0
7,5
10
12,5
15
17,5
20
Comentrios sobre os Resultados Obtidos
[4] Monte o circuito da Fig. 3.
Figura 3
[5] Tendo ajustado todas as correntes IB atravs da variao de P1, ajuste VCE atravs da variao de P2 e mea IC, completando a tabela abaixo. Esboce os grficos das curvas caractersticas IC x VCE com os valores da tabela.
Correntes de Coletor IC (mA)
VCE (V)
IB (A)
0
5
10
15
20
[6] Tabele x IC @ VCE = 5 V e determine um mdio para a faixa de IC observada:

IB (mA)
0,005
0,01
0,015
0,02
IC (mA)
Valor Mdio de :
[7] Aps montar o circuito da Fig. 1 projetado do preparatrio, mea as tenses e correntes de
polarizao e compare com os valores previstos teoricamente e os obtidos por simulao e
comente os resultados.
Medies
Valor Terico
Valor Simulado
VBE (V)
VCE (V)
IC (mA)
Valor Experimental
2 AULA PRTICA
O TRANSISTOR BIPOLAR COMO AMPLIFICADOR
[1] Objetivo
Caracterizar o transistor bipolar de juno para a operao de pequenos sinais.
Comparar as caractersticas de pequenos sinais das trs configuraes bsicas
Projetar um amplificador de tenso em emissor-comum.

A partir de um esboo das curvas caractersticas de entrada e sada (iB x vBE e iC x
vCE @ iB), mostre a operao do transistor bipolar como amplificador de tenso (isto ,
mostre as variaes dos sinais sobre os grficos). Em seguida, descreva o modelo matemtico do transistor para pequenos sinais (atravs de gm ou , r e ro), apresentando um
circuito equivalente e as expresses para o clculo dos parmetros.
[2.2] Projeto
Para o circuito da Fig. 4, calcule os resistores R1, R2, RC e RE para que o amplificador na configurao emissor-comum (isto , Y em terra, entrada em X e sada em Z)
satisfaa s seguintes especificaes: IC = 2 mA, VCE = 5 V e |Av| 200, de forma que a
polarizao independa razoavelmente dos parmetros do transistor. Utilize um transistor
BC546/7/8 e considere VCC = 12 V. Encontre os valores de resistores comerciais (ou associaes srie/paralelo dos mesmos) que aproximam os valores calculados.
Calcule os capacitores de acoplamento usando as seguintes relaes: CB(R1//R2//r )
= 30 ms, CE(RE//re) = 3 ms e CCRC = 30 ms, adotando os piores casos dos parmetros
especificados pelo fabricante do transistor. Atribua valores comerciais aos capacitores.
Figura 4
[2.3] Anlise
Considerando o circuito projetado no item 2.2, calcule os valores tericos para o
ganho de tenso, os limites mximos de excurso de sinal na sada, a impedncia de entrada e a impedncia de sada de cada configurao (nos clculos tericos, considere valores mdios dos parmetros do transistor fornecidos pelo fabricante):
Emissor-comum (Y em terra, entrada em X e sada em Z);
Base-comum (X em terra, entrada em Y e sada em Z);
Coletor-comum (Z em terra, entrada em X e sada em Y).
[2.4] Simulaes
Aterrando todos os terminais X, Y e Z, obtenha a polarizao do circuito medindo
VBE, VCE e IC do transistor em uma anlise DC.
Para cada uma das trs configuraes bsicas (emissor-comum, base-comum e coletor-comum) realize as seguintes simulaes:
Aplique uma fonte de tenso senoidal com amplitude de 10 mV e frequncia de
1 kHz na entrada, conecte um resistor de 1 M ao terminal de sada (para simular a impedncia de entrada do osciloscpio) e apresente, em um mesmo grfico,
as formas de onda da tenso na entrada e na sada do amplificador. Medindo a
amplitude de ambas as formas de onda obtidas, calcule o ganho de tenso.
Aumente a amplitude do sinal aplicado entrada do amplificador at que o transistor deixe de operar na regio ativa em ambos os extremos da forma de onda da
tenso na sada. Mea os limites mximo e mnimo para a tenso na sada.
Ajustando novamente a amplitude do sinal de entrada em 10 mV, adicione um
resistor de teste em srie com a fonte de tenso na entrada do amplificador. Apresente um grfico com a forma de onda da tenso na sada quando o resistor de
teste assume valor igual ao calculado teoricamente para a impedncia de entrada
no item 2.3. Assim, calcule a impedncia de entrada do amplificador simulado
de acordo com o Apndice A.
Conectando agora o resistor de teste ao terminal de sada (substituindo o resistor
de 1 M empregado nos itens anteriores), apresente um grfico a forma de onda
da tenso na sada quando o resistor de teste assume o valor calculado teoricamente para a impedncia de sada do amplificador no item 2.3. Calcule a impedncia de sada do amplificador simulado de acordo com o Apndice A.
Experincia 02 O BJT como Amplificador

Nome: ________________________________________________________
Nota
Nome: ________________________________________________________
Nome: ________________________________________________________
[1] Polarizao:
Monte o circuito da Fig. 4 com os componentes calculados no item 2.2 do preparatrio e mea
a polarizao. Compare com os valores tericos e simulados e comente.
Medies
Valor Terico
Valor Simulado
Valor Experimental
VBE (V)
VCE (V)
IC (mA)
[2] Configurao Emissor-Comum

[2.1] Aplique um sinal de tenso senoidal entrada do circuito, com uma amplitude que satisfaa a condio de pequenos sinais e com frequncia de 1.0 kHz. Mea o ganho do amplificador e compare o valor medido com os valores terico e simulado. Comente os resultados obtidos.
10
Ganho de Tenso (V/V)

Valor Terico
Valor Simulado
Valor Experimental
[2.2] Varie a amplitude do sinal de entrada at atingir os limites mximos para excurso de
sinal na sada do amplificador. Mea a mxima excurso do sinal na sada e compare
com o valor previsto teoricamente e com o valor obtido na simulao. Comente os resultados obtidos.
Mxima Excurso de Sinal na Sada (Vpp)
Valor Terico
Valor Simulado
Valor Experimental
11
[2.3] Ajuste a amplitude do sinal de entrada de forma que o amplificador volte operao
linear. Mea as impedncias de entrada e de sada e complete a tabela abaixo. Compare
com os valores previstos teoricamente e os obtidos por meio de simulao e comente.
Medidas
Valor Terico
Valor Simulado
Valor Experimental
Impedncia de
Entrada ( )
Impedncia de
Sada ( )
[3] Configurao Base-Comum

Conecte o amplificador na configurao base-comum e, usando um sinal senoidal de 1,0 kHz,
mea o ganho de tenso, os limites mximos para a excurso de sinal na sada, a impedncia
de entrada e impedncia de sada. Preencha a tabela abaixo com os valores medidos e compare com os valores previstos teoricamente e com os obtidos atravs de simulao. Explique as
diferenas verificadas.
Medidas
Ganho de Tenso
(V/V)
Impedncia de Entrada ( )
Impedncia de
Sada ( )
Excurso Mxima
na Sada (VPP)
Valor Terico
Valor Simulado
Valor Experimental
12
[4] Configurao Coletor-Comum

Conecte o amplificador na configurao coletor-comum e, usando um sinal senoidal de 1.0
kHz, mea o ganho de tenso, os limites mximos para a excurso de sinal na sada, a impedncia de entrada e impedncia de sada. Preencha a tabela abaixo com os valores medidos e
compare com os valores previstos teoricamente e com os obtidos atravs de simulao. Explique as diferenas verificadas.
Medidas
Ganho de Tenso
(V/V)
Impedncia de
Sada ( )
Excurso Mxima
na Sada (VPP)
Valor Terico
Valor Simulado
Valor Experimental
13
14
3 AULA PRTICA
ESTUDO DO TRANSISTOR DE EFEITO DE CAMPO DE JUNO
[1] Objetivo
Obter as caractersticas de corrente contnua (CC) de um transistor de efeito de campo
de juno (JFET) de canal N.
Fazer um projeto de polarizao.

Descreva sucintamente o funcionamento fsico do transistor de efeito de campo de
juno de canal N, apresentando o seu modelo matemtico CC em particular, a corrente de dreno ID em funo das tenses VGS e VDS.
[2.2] Projeto
No circuito da Fig. 5, calcule os resistores RD e RS para que o circuito satisfaa s seguintes especificaes: VD = 10 V e ID = 1 mA.
Considere um JFET MPF102, RG = 1 M e
VDD = 15 V. Nos clculos do projeto, utilize
valores os valores medidos na aula prtica para
os parmetros do JFET (IDSS e VP).
Figura 5
[2.3] Simulaes
Usando uma anlise tipo DC Sweep, apresente um grfico com as curvas caractersticas ID x VDS @ VGS = -4, -2, -1, -0,5 e 0 V do transistor MPF102 (varie a tenso VDS de 0 a 10 V, com incrementos de 0,01 V).
Simule o circuito projetado no item 2.2 e apresente os valores obtidos para VD, VS
e ID (use valores comerciais de resistores que sero empregados na construo do
circuito em laboratrio e altere o modelo de simulao do JFET para que o transistor usado na simulao apresente os mesmos valores de IDSS e VP que foram medidos na aula prtica).
15
Experincia 03 Estudo do JFET (Canal N)

Nome: ________________________________________________________
Nota
Nome: ________________________________________________________
Nome: ________________________________________________________
[1] Monte o circuito apresentado na Fig. 6 abaixo.
Figura 6
[2] Fixando VDS = 15 V, eleve VA partindo de zero at que ID 1 A; nesse ponto, mea VGS e
tome-a como VP:
VP:
[3] Fixando VGS = 0, eleve VB partindo de zero at que VDS - VGS = -VP; nesse ponto, mea ID
e tome-a como IDSS:
IDSS:
Compare os valores medidos para VP e IDSS com as especificaes do fabricante e comente:
Comentrios
16
[4] Com o circuito da Fig. 6, mea a corrente ID nas condies indicadas nas tabelas a seguir:
Corrente de Dreno ID (mA)
VDS (V)
VGS (V)
- 0,2 VP
- 0,4 VP
- 0,6 VP
- 0,8 VP
- VP
- 2,8 VP
- 3,2 VP
0
0,2 VP
0,4 VP
0,6 VP
0,8 VP
VP
Corrente de Dreno ID (mA)
VDS (V)
VGS (V)
- 1,2 VP
- 1,6 VP
- 2,0 VP
- 2,4 VP
0
0,2 VP
0,4 VP
0,6 VP
0,8 VP
VP
Identifique, nas tabelas, as regies de operao: triodo e saturao. Para uma dada tenso VGS,
por que a corrente ID no , de fato, fixa na regio de saturao?
Resposta
17
Marque os pontos apresentados na tabela anterior no grfico abaixo e obtenha as curvas caractersticas ID x VDS do JFET.
[5] Com os pontos onde VDS - VGS = -VP, monte uma tabela de ID x VGS a partir das medies
feitas no item anterior. Alm disso, calcule, usando o modelo CC do JFET, os valores de
ID para cada uma das tenses VGS, usando os valores medidos para VP e IDSS. Compare os
resultados obtidos e comente.
ID (mA)
VGS (V)
Terico
0
0,2 VP
0,4 VP
0,6 VP
0,8 VP
VP
Experimental
18
[6] Monte o circuito projetado no item 2.2 do preparatrio e mea VD, VS e ID. Compare com
os valores previstos teoricamente e com os obtidos por simulao e comente.
Medies
Valor Terico
Valor Simulado
VD (V)
VS (V)
ID (mA)
Valor Experimental
19
4 AULA PRTICA
O JFET COMO AMPLIFICADOR
[1] Objetivo
Caracterizar o JFET para a operao de pequenos sinais.
Comparar as caractersticas de pequenos sinais das trs configuraes bsicas
Projetar um amplificador de tenso em fonte-comum.

A partir de um esboo das curvas caractersticas de entrada e sada (iD x vDS @
vGS), mostre a operao do JFET como amplificador de tenso (isto , mostre as variaes dos sinais sobre os grficos). Em seguida, descreva o modelo matemtico do transistor para pequenos sinais (atravs de gm e ro), apresentando um circuito equivalente e
as expresses para o clculo dos parmetros.
[2.2] Projeto
Para o circuito da Fig. 7, calcule os resistores RD e RS para que o amplificador na
configurao fonte-comum (isto , Y em terra, entrada em X e sada em Z) satisfaa s
seguintes especificaes: ID = 1 mA, e |Av| > 5, usando os parmetros do transistor
MPF102 medidos na aula anterior. Considere VCC = 15 V e RG = 1 M . Encontre os valores de resistores comerciais (ou associaes srie/paralelo dos mesmos) que aproximam os valores calculados.
Calcule os capacitores de acoplamento usando as seguintes relaes: CGRG =
30ms, CS (RS//(1/gm)) = 3ms e CD RD = 30ms. Atribua valores comerciais aos capacitores calculados.
Figura 7
20
[2.3] Anlise
Considerando o circuito projetado no item 2.2, calcule os valores tericos para o
ganho de tenso, a impedncia de entrada e a impedncia de sada de cada configurao
(nos clculos tericos, considere valores dos parmetros do transistor medidos na aula
prtica anterior):
Fonte-comum (Y em terra, entrada em X e sada em Z);
Porta-comum (X em terra, entrada em Y e sada em Z);
Dreno-comum (Z em terra, entrada em X e sada em Y).
Obtenha tambm os limites mximos de excurso de sinal na sada do amplificador na configurao fonte-comum.
[2.4] Simulaes
Aterrando todos os terminais X, Y e Z, obtenha a polarizao do circuito medindo
VD, VS e ID do transistor em uma anlise DC.
Para cada uma das trs configuraes bsicas (fonte-comum, porta-comum e dreno-comum) realize as seguintes simulaes:
Aplique uma fonte de tenso senoidal com amplitude de 10 mV e frequncia de
1 kHz na entrada, conecte um resistor de 1 M ao terminal de sada (para simular a impedncia de entrada do osciloscpio) e apresente, em um mesmo grfico,
as formas de onda da tenso na entrada e na sada do amplificador. Medindo a
amplitude de ambas as formas de onda obtidas, calcule o ganho de tenso.
Apenas para a configurao fonte-comum, aumente a amplitude do sinal aplicado entrada do amplificador at que o transistor deixe de operar na regio de saturao em ambos os extremos da forma de onda da tenso na sada. Mea os limites mximo e mnimo para a excurso de sinal na sada.
Ajustando novamente a amplitude do sinal de entrada em 10 mV, adicione um
resistor de teste em srie com a fonte de tenso na entrada do amplificador. Apresente um grfico com a forma de onda da tenso na sada quando o resistor de
teste assume o valor calculado teoricamente para a impedncia de entrada no item 2.3. Calcule a impedncia de entrada do amplificador simulado de acordo
com o Apndice A.
Conectando agora o resistor de teste ao terminal de sada (substituindo o resistor
de 1 M empregado nos itens anteriores), apresente um grfico com a forma de
onda da tenso na sada quando o resistor de teste assume o valor calculado teoricamente para a impedncia de sada do amplificador no item 2.3. Calcule a impedncia de sada do amplificador simulado de acordo com o Apndice A.
21
Experincia 04 O JFET como Amplificador

Nome: ________________________________________________________
Nota
Nome: ________________________________________________________
Nome: ________________________________________________________
[1] Polarizao:
Monte o circuito da Fig. 7 com os componentes calculados no item 2.2 do preparatrio e mea
a polarizao. Compare com os valores tericos e simulados e comente.
Medies
Valor Terico
Valor Simulado
Valor Experimental
VD (V)
VS (V)
ID (mA)
[2] Configurao Fonte-Comum

[2.1] Aplique um sinal de tenso senoidal de 1.0 kHz entrada do circuito e mea o ganho do
amplificador em operao linear. Compare o valor medido com os valores terico e simulado. Comente os resultados obtidos.
22
Ganho de Tenso (V/V)

Valor Terico
Valor Simulado
Valor Experimental
[2.2] Varie a amplitude do sinal de entrada at atingir os limites mximos da excurso de sinal
na sada do amplificador. Mea a mxima excurso e compare com o valor previsto teoricamente e com o valor obtido na simulao. Comente os resultados obtidos.
Valor Terico
Valor Simulado
Valor Experimental
23
[2.3] Ajuste a amplitude do sinal de entrada de forma que o amplificador volte operao
linear. Mea as impedncias de entrada e de sada e complete a tabela abaixo. Compare
com os valores previstos teoricamente e os obtidos por meio de simulao e comente.
Medidas
Valor Terico
Valor Simulado
Valor Experimental
Impedncia de
Sada ( )
[3] Configurao Porta-Comum

Conecte o amplificador na configurao porta-comum e, usando um sinal senoidal de 1.0
kHz, mea o ganho de tenso, a impedncia de entrada e impedncia de sada. Preencha a
tabela abaixo com os valores medidos e compare com os valores previstos teoricamente e com
os obtidos atravs de simulao. Comente os resultados.
Medidas
Ganho de Tenso
(V/V)
Impedncia de
Sada ( )
Valor Terico
Valor Simulado
Valor Experimental
24
[4] Configurao Dreno-Comum

Conecte o amplificador na configurao dreno-comum e, usando um sinal senoidal de 1,0
kHz, mea o ganho de tenso, a impedncia de entrada e impedncia de sada. Preencha a
tabela abaixo com os valores medidos e compare com os valores previstos teoricamente e com
os obtidos atravs de simulao. Comente os resultados.
Medidas
Ganho de Tenso
(V/V)
Impedncia de
Sada ( )
Valor Terico
Valor Simulado
Valor Experimental
25
26
5 AULA PRTICA
AMPLIFICADOR DE TENSO COM ENTRADA DIFERENCIAL
[1] Objetivo
Analisar o funcionamento de um amplificador de tenso com dois estgios e entrada
diferencial.
Ajustar a tenso de offset na sada de um amplificador diferencial.

[2.1] Anlise
No amplificador diferencial da Fig. 8, considere que os transistores Q1 e Q2 so
perfeitamente idnticos (os transistores utilizados so BC546, ou simulares, para Q1 e
Q2, e BC556, ou similar, para Q3). Assim, calcule:
As correntes de polarizao nos coletores de Q1, Q2 e Q3. Utilize os parmetros
mdios dos dispositivos, especificados pelo fabricante.
O ganho de tenso diferencial AVd = vo/(v+ - v-).
A impedncia diferencial de entrada Zid.
O ganho de modo comum AVCM = vo/vcm.
Os limites mximo e mnimo da excurso de sinal na sada.
Figura 8
[2.2] Simulaes
Aterrando os terminais de entrada, obtenha a polarizao do circuito medindo VBE,
VCE e IC de cada transistor em uma anlise DC.
Para medir o ganho de tenso diferencial ser necessrio aplicar apenas a parcela
diferencial de sinais entrada do amplificador, de forma que o ganho de modo
comum no influencie a medida. Para isso, deve ser utilizado o circuito apresenta-
27
do na Fig. 9, onde as fontes de tenso controladas so as responsveis por replicar

a tenso da fonte de sinal de forma balanceada em ambas as entradas v+ e v- do
amplificador. Ajuste a amplitude do sinal diferencial de entrada em 100 mV e simule o amplificador. Apresente, no mesmo grfico, a forma de onda da tenso diferencial de entrada e a da tenso na sada e mea o ganho de tenso diferencial.
Figura 9
Aumente a amplitude do sinal diferencial aplicado entrada do amplificador at

atingir os limites mximo e mnimo para a excurso de sinal na sada. Apresente o
grfico com a forma de onda da tenso na sada distorcida e mea os limites mximo e mnimo de excurso.
Usando novamente um sinal de entrada com amplitude de 100 mV, conecte um resistor de teste em srie com a entrada positiva e outro igual em srie com a entrada
negativa. Os valores de ambos os resistores devem ser iguais metade do valor estimado teoricamente para a impedncia diferencial de entrada. Esse esquema tem
como objetivo medir a impedncia de entrada sem desbalancear a entrada diferencial. Simule o circuito usando uma anlise no tempo e apresente o grfico da forma de onda da tenso na sada do amplificador. A partir da medida da amplitude
da tenso na sada do amplificador com os resistores de teste e da medida da amplitude da mesma forma de onda sem resistores de teste (realizada no primeiro item de simulaes), obtenha o valor medido para a impedncia diferencial de entrada do amplificador, usando o procedimento descrito no Apndice A.
Para medir o ganho de modo comum, descarte o esquema da Fig. 9 e aplique o sinal de entrada simultaneamente s duas entradas do amplificador. Simule o circuito e apresente, em um mesmo grfico, as forma de onda da tenso de entrada e a de
sada. Medindo a amplitude de ambas, obtenha o ganho de tenso de modo comum
do amplificador.
28
Experincia 05 Amplificador de Tenso com Entrada Diferencial

Nome: ________________________________________________________
Nota
Nome: ________________________________________________________
Nome: ________________________________________________________
[1] Monte o circuito da Fig. 10 e conecte ambas as entradas do amplificador terra. Ajuste o
potencimetro P1 at que a tenso de polarizao CC na sada do amplificador seja nula.
Explique o motivo do aparecimento de uma tenso de offset na sada do amplificador e
por que o uso do potencimetro P1 foi capaz de zer-la.
Figura 10
Resposta
29
[2] Agora, mea a polarizao do amplificador diferencial da Fig. 10 e preencha as tabelas

abaixo com VBE, VCE e IC para cada um dos transistores do amplificador. Compare os valores medidos com os valores previstos teoricamente e com os obtidos atravs de simulao. Comente os resultados e explique as diferenas verificadas nas tenses VBE.
Transistor NPN da Entrada Positiva
Medies
Valor Terico
Valor Simulado
Valor Experimental
VBE (V)
VCE (V)
IC (mA)
Transistor NPN da Entrada Negativa
Medies
Valor Terico
Valor Simulado
Valor Experimental
VBE (V)
VCE (V)
IC (mA)
Transistor PNP da Sada
Medies
Valor Terico
Valor Simulado
VBE (V)
VCE (V)
IC (mA)
Valor Experimental
30
[3] Aplicando um sinal senoidal diferencial de 1 kHz na entrada do amplificador, atravs do

circuito da Fig. 11 (necessrio para balancear os sinais aplicados na entrada), ajuste a amplitude do sinal de entrada at verificar os limites da excurso de sinal na sada. Preencha
a tabela abaixo com os limites medidos e compare com os limites previstos teoricamente e
os medidos na simulao. Comente os resultados obtidos.
Figura 10

Valor Terico
Valor Simulado
Valor Experimental
[4] Usando o circuito da Fig. 11 e mantendo a amplitude do sinal de entrada em um nvel suficiente para que o amplificador opere linearmente, mea o ganho de tenso e a impedncia de entrada diferencial. Compare com os valores previstos teoricamente e com os obtidos atravs das simulaes. Comente os resultados.
Medidas
Ganho de Tenso
(V/V)
Valor Terico
Valor Simulado
Valor Experimental
31
[5] Aplicando o sinal de entrada simultaneamente s duas entradas e mantendo a amplitude do

sinal de entrada em um nvel suficiente para que o amplificador opere linearmente, mea o
ganho de tenso e a impedncia de entrada de modo comum. Compare com os valores
previstos teoricamente e com os obtidos atravs das simulaes. Comente os resultados.
Medidas
Ganho de Tenso
(V/V)
Valor Terico
Valor Simulado
Valor Experimental
32
33
6 AULA PRTICA
AMPLIFICADOR DE DOIS ESTGIOS COM BOOTSTRAP
[1] Objetivo
Realizar o projeto de um amplificador de dois estgios incluindo um bootstrap no
primeiro estgio.
Verificar a vantagem do bootstrap.

[2.1] Anlise Preliminar
Para o amplificador da Fig. 12, encontre as expresses analticas listadas a seguir,
realizando as aproximaes sugeridas em cada caso.
Figura 12
A corrente de polarizao IC1, considerando 1 >> 1 e (R1 + R2//R3) << 1 R5;

A corrente de polarizao IC2, considerando 2 >> 1 e R6//R7 << 2 (R9 + R10);
O ganho de tenso do segundo estgio AV2, considerando 2 >> 1 e r 2 << 2 R9;
A impedncia de entrada ZIN2 do segundo estgio;
O ganho de tenso do primeiro estgio AV1, considerando 1 >> 1, R1 >> R2//R3//R5
e r 1 << 1 (R2//R3//R5);
A impedncia de entrada ZIN do amplificador (e do primeiro estgio), considerando
1 >> 1, R1 >> R2//R3//R5, r 1 << 1 (R2//R3//R5) e R1 >> r 1;
Os limites mximo e mnimo para a excurso de sinal na sada do amplificador;
O ganho de tenso e a impedncia de entrada do primeiro estgio quando o capacitor
de acoplamento C2 removido do circuito (ou seja, sem o bootstrap).
34
[2.2] Projeto
No circuito da Fig. 12, considere VCC = 10 V, Q1 = Q2 = BC546/8/9 e RL = 10 k .
Dessa forma, dimensione todos os resistores do circuito (empregando valores comerciais
e/ou associaes dos mesmos) de forma a satisfazer s seguintes especificaes:
Corrente de polarizao IC1 = 2 mA, independentemente de .
Mdulo do ganho do primeiro estgio |AV1| 2,5.
Impedncia de entrada ZIN 50 k .
Corrente de polarizao IC2 = 1 mA, independentemente de .
Mdulo do ganho do segundo estgio |AV2| 10.
Mxima amplitude do sinal na sada igual a 5 V pico a pico.
Uma vez que todos os resistores estejam calculados, obtenha os valores dos capacitores de acoplamento de acordo com as seguintes expresses:
ZIN C1 = 300 ms;
[R1//R2//R3 + R5//(r 1/( 1+1))] C2 = 10 ms;
[R4 + R6//R7//(r 2 + ( 2+1)R9)] C3 = 30 ms;
[R10//(R9 + (r 2 + R4//R6//R7)/( 2+1))] C4 = 3 ms;
(R8 + RL) C5 = 100 ms.
Sugesto: Para o projeto, use as expresses simplificadas obtidas no item 2.1 e inicie os clculos dimensionando os componentes do segundo estgio.
[2.3] Anlise do Circuito Projetado
A partir dos valores comerciais dos resistores projetados no item 2.2, calcule os
valores numricos de todos os ganhos, impedncias de entrada e limites de excurso de
sinal usando as expresses obtidas no item 2.1.
[2.4] Simulaes
Simule o circuito projetado e obtenha os seguintes resultados:
Aplique um sinal de 1 kHz suficientemente pequeno entrada do amplificador,
de forma a produzir uma baixa distoro na sada e apresente, em um mesmo
grfico, as formas de onda do sinal de entrada e da tenso na sada do primeiro
estgio. A partir desse grfico mea as amplitudes dos sinais e obtenha o valor
do ganho do primeiro estgio.
Apresente em um mesmo grfico as formas de onda da tenso na entrada do
segundo estgio e da tenso na sada do amplificador. A partir da medio da
amplitude de ambas as formas de onda, obtenha o ganho do segundo estgio.
Eleve a amplitude do sinal de entrada at que a tenso na sada atinja os limites
mnimo e mximo de excurso de sinal. Apresente o grfico com a forma de
onda da tenso na sada e mea os limites de excurso.
Conecte um resistor de teste em srie com a fonte de tenso de entrada, com
um valor igual ao estimado para a impedncia de entrada do amplificador. Apresente o grfico com a forma de onda da tenso na sada para esse caso. Medindo a amplitude dessa forma de onda e considerando a amplitude da tenso
35
na sada medida sem o resistor de teste no item anterior, obtenha o valor da

impedncia de entrada de acordo com o Apndice A.
Usando os mesmos procedimentos descritos acima, apresente os respectivos
grficos e mea o ganho de tenso e a impedncia de entrada do primeiro estgio quando o capacitor de acoplamento C2 removido do circuito.
36
Experincia 06 Amplificador com dois Estgios

Nome: ________________________________________________________
Nota
Nome: ________________________________________________________
Nome: ________________________________________________________
[1] Mea a polarizao de cada um dos transistores Q1 e Q2 do amplificador projetado no item

2.2. Compare os valores medidos com os previstos teoricamente e com os obtidos nas simulaes. Comente os resultados.
Transistor Q1
Medies
Valor Terico
Valor Simulado
Valor Experimental
VBE (V)
VCE (V)
IC (mA)
Transistor Q2
Medies
Valor Terico
Valor Simulado
VBE (V)
VCE (V)
IC (mA)
Valor Experimental
37
[2] Ajustando convenientemente a amplitude do sinal na entrada (senoidal com frequncia

de1 kHz), verificar as limitaes na excurso de sinal na sada. Compare com os resultados previstos teoricamente e com aqueles obtidos por simulao.
Valor Terico
Valor Simulado
Valor Experimental
[3] Ajustando a amplitude do sinal de entrada de forma a garantir uma operao com baixa
distoro, mea os ganhos de tenso AV1 e AV2. Compare com os valores previstos teoricamente e com os obtidos por simulao. Comente os resultados.
Medidas
Valor Terico
Valor Simulado
AV1 (V/V)
AV2 (V/V)
Valor Experimental
38
[4] Mea a impedncia de entrada do amplificador e compare com os valores previstos teoricamente e com aqueles obtidos por simulao. Comente os resultados.
Medidas
Valor Terico
Valor Simulado
Valor Experimental
[5] Retire o capacitor C2 do circuito e mea novamente o ganho AV1 e a impedncia de entrada do amplificador. Compare com os resultados previstos teoricamente e com os obtidos
por simulao. Comente os resultados.
Medidas
Valor Terico
Valor Simulado
Ganho AV1 (V/V)

Impedncia de
Entrada ( )
Valor Experimental
39
APNDICE A
MEDINDO IMPEDNCIAS DE ENTRADA E DE SADA
Um amplificador qualquer pode ser caracterizado pelos seus principais parmetros: o

ganho de tenso e as impedncias de entrada e de sada. Dessa forma, um amplificador pode
ser genericamente representado como na Fig. A1, onde AV o ganho de tenso sem carga, ZIN
a impedncia de entrada e ZO a impedncia de sada.
Figura A1
O processo de medio do ganho de tenso AV bastante intuitivo: aplicando um sinal

de tenso entrada do amplificador, sem conectar nenhuma carga na sada (para que a tenso
vo seja exatamente igual a AV vin), mede-se, com o auxlio de um osciloscpio, a amplitude da
tenso vin na entrada e a amplitude da tenso vo na sada. O ganho AV , ento, obtido efetuando-se a razo entre os dois valores de amplitude medidos: AV = vo/vin.
Por outro lado, a medio das impedncias de entrada e de sada no to direta assim.
Primeiramente, as impedncias que desejamos medir se devem ao comportamento de pequenos sinais do amplificador. Dessa forma, no possvel usar um simples ohmmetro para realizar a medida, j que este instrumento aplica uma tenso CC ao dispositivo testado e os capacitores de acoplamento do amplificador iro operar como circuitos abertos. Ao invs disso,
necessrio manter o amplificador polarizado em seu ponto de operao e verificar como este
se comporta quando um sinal lhe aplicado. Intuitivamente, algum poderia pensar em simplesmente medir a amplitude da forma de onda da tenso no terminal de entrada e dividir pela
amplitude da forma de onda da corrente entrando nesse mesmo terminal. No entanto, o osciloscpio realiza exclusivamente medies de tenso, inviabilizando essa abordagem.
Portanto, o objetivo deste apndice descrever a metodologia mais comumente empregada na medio das impedncias de entrada e de sada de um amplificador.
A.1 MEDINDO A IMPEDNCIA DE ENTRADA

Para medir a impedncia de entrada, montamos circuito apresentado na Fig. A2, onde
um resistor de teste conectado em srie com a entrada e a amplitude da fonte de sinal ajustada de forma que o amplificador opere em sua regio linear.
40
Figura A2
Primeiramente, mede-se a amplitude da forma de onda da tenso na sada quando RT

igual zero. Esse valor de amplitude ser designado por VO1, o qual ser dado por:
VO1
A V VIN
A V VS ,
(1)
onde VS a amplitude do sinal na fonte de sinal. Com um resistor de teste no nulo, a amplitude da tenso na sada passa a ser dada por:
VO2
A V VIN
AV
Z IN
VS
R T Z IN
Z IN
VO1 .
R T Z IN
(2)
O processo de medio da impedncia de entrada ZIN consiste simplesmente em ajustar

o resistor de teste RT at que a amplitude da forma de onda da tenso na sada VO2 atinja a
metade do valor medido com RT = 0. Assim, de acordo com (2), quando VO2 = 0,5 VO1, teremos que RT = ZIN. Consequentemente, uma vez que RT tenha sido ajustado, o valor de ZIN
poder ser obtido desconectando-se RT do circuito e medindo-o com um simples ohmmetro.
Caso no haja nenhum resistor varivel disponvel para ser empregado como resistor de
teste, a medio acima tambm pode ser realizada empregando-se um RT fixo, cujo valor
conhecido e prximo ao da impedncia a ser medida que pode ser estimada teoricamente.
Dessa forma, mede-se a amplitude das tenses VO1 e VO2 na sada, respectivamente sem (RT =
0) e com o resistor de teste conectado ao circuito, e calcula-se ZIN atravs de (2). Essa abordagem particularmente til quando se deseja aplicar o mtodo descrito acima em uma simulao numrica.
A.2 MEDINDO A IMPEDNCIA DE SADA

O procedimento mais comumente adotado na medio da impedncia de sada bastante
similar ao procedimento descrito na Seo A.1 para a medio da impedncia de entrada. Entretanto, para medir a impedncia de sada, o resistor de teste RT deve ser conectado sada
do amplificador como se fosse a sua resistncia de carga, conforme apresentado na Fig. A3.
Assim como no procedimento anterior, aplicamos uma fonte de sinal entrada com a
amplitude VS ajustada de forma a garantir a operao linear do amplificador. Sem conectar o
resistor de teste RT isto , com a sada em aberto medimos a amplitude da tenso na sada
41
do amplificador e a designamos por VO1. Da mesma forma que na seo anterior, essa amplitude ser dada por (1).
Figura A3
Uma vez que VO1 tenha sido medida, conectamos o resistor de teste RT conforme mostrado na Fig. A3. Assim, a nova amplitude da forma de onda de tenso na sada ser dada por:
VO2
AV
RT
VIN
ZO R T
AV
RT
VS
ZO R T
RT
VO1 ,
ZO R T
(3)
onde ZO a impedncia de sada do amplificador.

Analogamente, o mtodo de medio da impedncia de sada consiste em variar o resistor de teste RT at que a amplitude da forma de onda da tenso na sada VO2 atinja metade do
valor VO1 medido inicialmente. De acordo com (3), quando VO2 = 0,5 VO1, teremos que RT =
ZO. Dessa forma, uma vez ajustado o valor do resistor de teste, o valor da impedncia de sada
ser diretamente obtido medindo-se RT.
Assim como no caso da impedncia de entrada, a impedncia de sada tambm pode ser
medida empregando-se um resistor de teste fixo, cujo valor conhecido. Escolhendo-se um
valor de RT prximo daquele estimado teoricamente para a impedncia de sada, medem-se as
amplitudes VO1 e VO2, respectivamente sem (RT
) e com o resistor de teste. Ento, usando
(3), calcula-se o valor experimental de ZO.
A.3 MEDINDO A IMPEDNCIA DE ENTRADA DIFERENCIAL

Na Seo A.1, foi mostrado com realizar a medio da impedncia de entrada de um
amplificador com entrada simples. No entanto, frequentemente necessrio medir a impedncia de entrada de amplificadores diferenciais. Nesse tipo de amplificador, existem dois tipos
de impedncia de entrada: a impedncia de entrada diferencial, que afeta apenas a parcela
diferencial dos sinais de entrada, e a impedncia de entrada de modo comum.
Para medir a impedncia de entrada de modo comum, devemos conectar ambas as entradas do amplificador em um nico n e tratar o circuito como sendo um amplificador com
entrada simples. Dessa forma, o procedimento de medio ser exatamente o mesmo descrito
na Seo A.1.
No entanto, para medir a impedncia de entrada diferencial, devemos garantir que as entradas do circuito estejam balanceadas, mesmo com a incluso de resistores de teste. Essa
42
condio necessria para evitar que a resistncia de modo comum afete o valor medido para
a impedncia de entrada diferencial. Portanto, o circuito para a medio da impedncia de
entrada diferencial requer dois resistores de teste iguais, conforme mostrado na Fig. A4.
Figura A4
Inicialmente, aplica-se apenas a parcela diferencial do sinal entrada do amplificador,

sem os resistores de teste (RT = 0) e ajusta-se a amplitude deste at garantir a operao linear
do amplificador. Assim, mede-se a amplitude do sinal de tenso na sada VO1, que dada por:
VO1
A VD VD .
(4)
Ao se adicionar os resistores de teste, a amplitude da tenso na sada VO2 passar a ser

dada por:
VO2
A VD VIND
A VD
Z IND
VD
2 R T Z IND
Z IND
VO1 .
2 R T Z IND
(5)
Analogamente aos procedimentos descritos anteriormente, para encontrar o valor da impedncia de entrada diferencial, devem-se variar ambos os resistores de teste, de modo que os
dois permaneam iguais, at que a amplitude da forma de onda da tenso na sada VO2 seja
reduzida metade do valor VO1, medido sem os resistores de teste (RT = 0). De acordo com
(5), quando VO2 = 0,5 VO1, teremos que RT = 0,5 ZIND. Dessa forma, uma vez que os resistores
de teste tenham sido ajustados, o valor da impedncia de entrada diferencial pode ser obtido
medindo-se o valor de RT.
Entretanto, na prtica, relativamente complicado variar igualmente dois resistores isoladamente. Portanto, nesse caso, mais adequado realizar a medio acima empregando dois
resistores RT fixos, cujos valores so iguais e conhecidos. Novamente, o valor de resistncia
escolhido para RT deve ser prximo da metade da impedncia de entrada diferencial a ser medida a qual pode ser estimada teoricamente. Dessa forma, mede-se a amplitude das tenses
VO1 e VO2 na sada, respectivamente sem (RT = 0) e com os resistores de teste conectados ao
circuito, e calcula-se ZIND atravs de (5).
43
APNDICE B
VALORES COMERCIAIS DE RESISTORES
RESISTORES DE 5%
Valores de resistncias obtidos multiplicando-se os nmeros abaixo por potncias de dez.
Exemplo: 18 180 ; 1,8 k ; 18 k e outros.
10
11
12
13
15
16
18
20
22
24
27
30
33
36
39
43
47
51
56
62
33
39
47
56
68
82
- RESISTORES DE 10%
10
12
15
18
22
27
68
75
82
91

Eel410 GuiaLaboratorio

Încărcat de

Informații document

Descriere originală:

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Eel410 GuiaLaboratorio

Încărcat de

Drepturi de autor:

Formate disponibile

GUIA DE LABORATRIO

PARA AS AULAS PRTICAS DE

DEPARTAMENTO DE ENGENHARIA ELETRNICA E DE COMPUTAO

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

[2] Trabalho Preparatrio

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Experincia 01 Estudo do BJT (NPN)

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Comentrios sobre os Resultados Obtidos

[4] Monte o circuito da Fig. 3.

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Comentrios sobre os Resultados Obtidos

[6] Tabele x IC @ VCE = 5 V e determine um mdio para a faixa de IC observada:

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Comentrios sobre os Resultados Obtidos

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

[2] Trabalho Preparatrio

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Experincia 02 O BJT como Amplificador

Comentrios sobre os Resultados Obtidos

[2] Configurao Emissor-Comum

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Ganho de Tenso (V/V)

Comentrios sobre os Resultados Obtidos

Comentrios sobre os Resultados Obtidos

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

[3] Configurao Base-Comum

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Comentrios sobre os Resultados Obtidos

[4] Configurao Coletor-Comum

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Comentrios sobre os Resultados Obtidos

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

[2] Trabalho Preparatrio

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Experincia 03 Estudo do JFET (Canal N)

[1] Monte o circuito apresentado na Fig. 6 abaixo.

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Comentrios sobre os Resultados Obtidos

Comentrios sobre os Resultados Obtidos

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

[2] Trabalho Preparatrio

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Experincia 04 O JFET como Amplificador

Comentrios sobre os Resultados Obtidos

[2] Configurao Fonte-Comum

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Ganho de Tenso (V/V)

Comentrios sobre os Resultados Obtidos

Comentrios sobre os Resultados Obtidos

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

[3] Configurao Porta-Comum

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Comentrios sobre os Resultados Obtidos

[4] Configurao Dreno-Comum

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ

Comentrios sobre os Resultados Obtidos

Guia de Laboratrio - Eletrnica II - DEL/POLI/UFRJ